本發(fā)明涉及一種具有功率半導(dǎo)體用二極管構(gòu)造的半導(dǎo)體裝置。

背景技術(shù)：

就用于功率半導(dǎo)體的二極管而言，由于在縱向上流過(guò)大電流，因此由厚的alsi電極將主單元區(qū)域(maincellregion)的接觸孔填埋。另外，終端構(gòu)造采用flr(fieldlimitingring；場(chǎng)限環(huán))構(gòu)造，在gr(guardring；保護(hù)環(huán))和各flr(fieldlimitingring)形成fp(fieldplate；場(chǎng)板)電極，使耗盡層容易延伸(例如參照專(zhuān)利文獻(xiàn)1)。并且，為了使電位穩(wěn)定，在終端區(qū)域整個(gè)面形成有半絕緣性的保護(hù)膜。

近年來(lái)，在主單元區(qū)域流過(guò)電流的區(qū)域的接合方法從wb(wirebonding；導(dǎo)線(xiàn)接合)逐漸變化為dlb(directleadbonding；直接引線(xiàn)接合)。因此，在主電極之上形成用于進(jìn)行焊接的電極的情況不斷增多。

專(zhuān)利文獻(xiàn)1：日本特開(kāi)平09－023016號(hào)公報(bào)

近年來(lái)，就功率半導(dǎo)體而言，為了縮小無(wú)效區(qū)域，也需要對(duì)終端區(qū)域進(jìn)行微細(xì)化。但是，由于電極的膜厚大，因此不能形成微細(xì)圖案。另外，即使能夠形成微細(xì)且高臺(tái)階的高縱橫比的圖案，也會(huì)由于來(lái)自外部的封裝體的應(yīng)力，發(fā)生電極傾倒或者使電極臺(tái)階部處的保護(hù)膜產(chǎn)生裂紋，可靠性劣化。另一方面，如果使主單元區(qū)域的電極過(guò)薄，則會(huì)出現(xiàn)由局部電流集中所導(dǎo)致的破壞、由接觸端部的覆蓋率變差而導(dǎo)致的斷線(xiàn)、以及在形成用于對(duì)外部電極進(jìn)行焊接的電極時(shí)對(duì)si襯底造成損傷。由此，存在不能實(shí)現(xiàn)高可靠性這一問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明就是為了解決上述課題而提出的，其目的在于得到一種能夠?qū)崿F(xiàn)高可靠性的半導(dǎo)體裝置。

本發(fā)明所涉及的半導(dǎo)體裝置的特征在于，具有：半導(dǎo)體襯底，其具有主面；第1擴(kuò)散區(qū)域，其在主單元區(qū)域形成于所述主面；第2擴(kuò)散區(qū)域，其在所述主單元區(qū)域的外側(cè)的終端區(qū)域形成于所述主面；絕緣膜，其形成于所述主面之上，在所述第1及第2擴(kuò)散區(qū)域之上分別具有第1及第2接觸孔；第1電極，其形成于所述第1接觸孔內(nèi)，與所述第1擴(kuò)散區(qū)域連接；第2電極，其形成于所述第2接觸孔內(nèi)，與所述第2擴(kuò)散區(qū)域連接；半絕緣性膜，其將所述第2電極覆蓋；以及第3電極，其形成于所述第1電極之上，第1及第2電極是相同的材質(zhì)，所述第1電極不將所述第1接觸孔完全填埋，所述第2電極將所述第2接觸孔完全填埋，所述第3電極將所述第1接觸孔完全填埋。

發(fā)明的效果

在本發(fā)明中，第1電極不將第1接觸孔完全填埋，第2電極將第2接觸孔完全填埋。因此，在同時(shí)形成了相同材質(zhì)的第1及第2電極的情況下，能夠降低終端區(qū)域的電極的臺(tái)階，抑制電極傾倒以及電極臺(tái)階部處的保護(hù)膜的裂紋的發(fā)生。另外，由于第3電極將第1接觸孔完全填埋，因此還不會(huì)發(fā)生電流集中。由此，能夠?qū)崿F(xiàn)高可靠性。

附圖說(shuō)明

圖1是表示本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體裝置的剖視圖。

圖2是表示對(duì)比例所涉及的半導(dǎo)體裝置的剖視圖。

圖3是表示本發(fā)明的實(shí)施方式2所涉及的半導(dǎo)體裝置的剖視圖。

標(biāo)號(hào)的說(shuō)明

1si襯底(半導(dǎo)體襯底)，2p型陽(yáng)極區(qū)域(第1擴(kuò)散區(qū)域)，3p型環(huán)形區(qū)域(第2擴(kuò)散區(qū)域)，5sio2氧化膜(絕緣膜)，6teos氧化膜(絕緣膜)，7第1接觸孔，8第2接觸孔，9alsi電極(第1電極)，10alsi電極(第2電極)，11sin半絕緣性膜(半絕緣性膜)，14ni電極(第3電極)

具體實(shí)施方式

參照附圖，對(duì)本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置進(jìn)行說(shuō)明。對(duì)相同或者相對(duì)應(yīng)的結(jié)構(gòu)要素標(biāo)注相同的標(biāo)號(hào)，有時(shí)省略重復(fù)的說(shuō)明。

實(shí)施方式1

圖1是表示本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體裝置的剖視圖。在主單元區(qū)域，在si襯底1的主面形成有p型陽(yáng)極區(qū)域2，在主單元區(qū)域的外側(cè)的終端區(qū)域，在si襯底1的主面形成有多個(gè)p型環(huán)形區(qū)域3及n⁺型環(huán)形區(qū)域4。sio2氧化膜5及teos氧化膜6形成于si襯底1的主面之上。sio2氧化膜5及teos氧化膜6在p型陽(yáng)極區(qū)域2及p型環(huán)形區(qū)域3之上分別具有第1及第2接觸孔7、8。

alsi電極9形成于第1接觸孔7內(nèi)，與p型陽(yáng)極區(qū)域2連接。多個(gè)alsi電極10分別形成于多個(gè)第2接觸孔8內(nèi)，分別與多個(gè)p型環(huán)形區(qū)域3連接。作為保護(hù)膜，sin半絕緣性膜11及sin絕緣膜12將多個(gè)alsi電極10覆蓋。聚酰亞胺13將除焊接用電極形成部以外的整個(gè)面覆蓋。作為用于對(duì)外部電極進(jìn)行焊接的焊接用電極，ni電極14及au電極15依次形成于alsi電極9之上。在si襯底1的背面形成有n⁺型陰極層16。

在這里，alsi電極9、10是相同的材質(zhì)，是同時(shí)形成的。但是，alsi電極9不將第1接觸孔7完全填埋，而alsi電極10將第2接觸孔8完全填埋。即，第1接觸孔7處的alsi電極9的厚度比第1接觸孔7的深度小，但第2接觸孔8處的alsi電極10的厚度比第2接觸孔8的深度大。并且，ni電極14將第1接觸孔7完全填埋。即，第1接觸孔7處的alsi電極9及ni電極14的合計(jì)厚度比第1接觸孔7的深度大。

接下來(lái)，對(duì)本實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法進(jìn)行說(shuō)明。首先，在si襯底1之上熱形成厚度為的sio2氧化膜5，在通過(guò)照相制版和蝕刻而形成圖案后，進(jìn)行1e13～1e16[1/cm²]的硼注入和驅(qū)動(dòng)(900℃～1200℃：30min～120min)，同時(shí)形成主單元區(qū)域和終端區(qū)域的p型陽(yáng)極區(qū)域2及p型環(huán)形區(qū)域3。

然后，在通過(guò)照相制版和蝕刻而形成圖案后，進(jìn)行1e14～1e16[1/cm²]的as注入和驅(qū)動(dòng)(900℃～1200℃：30min～120min)，形成終端區(qū)域的最外周的n⁺型環(huán)形區(qū)域4。

然后，堆積厚度為的teos氧化膜6，進(jìn)行圖案化而形成第1及第2接觸孔7、8。然后，以不將主單元區(qū)域的第1接觸孔7完全填埋、而將終端區(qū)域的第2接觸孔填埋的厚度對(duì)alsi膜進(jìn)行濺射或者蒸鍍。對(duì)alsi膜進(jìn)行圖案化而形成場(chǎng)板(fieldplate)和alsi電極9、10。

然后，依次對(duì)/折射率為2.2～2.7的sin半絕緣性膜11和/折射率為1.8～2.2的sin絕緣膜12進(jìn)行成膜而作為保護(hù)膜，去除主單元區(qū)域的保護(hù)膜。

然后，對(duì)整個(gè)面涂敷幾μm的聚酰亞胺13，僅去除電極形成區(qū)域的聚酰亞胺13。然后，從背面起將si襯底1研磨為所期望的厚度，通過(guò)離子注入(注入1e13～1e16[1/cm²]的磷或者砷)和熱處理(激光退火等)而形成n⁺型陰極層16。最后，通過(guò)鍍敷或者濺射/蒸鍍而形成幾μm的ni電極14及au電極15。

接下來(lái)，與對(duì)比例進(jìn)行比較而說(shuō)明本實(shí)施方式的效果。圖2是表示對(duì)比例所涉及的半導(dǎo)體裝置的剖視圖。在對(duì)比例中，alsi電極9、10以將第1及第2接觸孔7、8完全填埋的方式形成得較厚。因此，由于來(lái)自外部的封裝體的應(yīng)力而發(fā)生電極傾倒或者使電極臺(tái)階部處的保護(hù)膜產(chǎn)生裂紋，可靠性劣化。

與此相對(duì)，在本實(shí)施方式中，alsi電極9不將第1接觸孔7完全填埋，alsi電極10將第2接觸孔8完全填埋。因此，在同時(shí)形成相同材質(zhì)的alsi電極9、10的情況下，能夠降低終端區(qū)域的電極的臺(tái)階，抑制電極傾倒以及電極臺(tái)階部處的保護(hù)膜的裂紋的發(fā)生。另外，由于ni電極14將第1接觸孔7完全填埋，因此還不會(huì)發(fā)生電流集中。由此，能夠?qū)崿F(xiàn)高可靠性。

實(shí)施方式2

圖3是表示本發(fā)明的實(shí)施方式2所涉及的半導(dǎo)體裝置的剖視圖。與實(shí)施方式1不同，alsi電極10不將第2接觸孔8完全填埋，sin半絕緣性膜11將第2接觸孔8完全填埋。由此，即使終端區(qū)域的接觸覆蓋率變差而導(dǎo)致斷線(xiàn)，也被sin半絕緣性膜11填埋而成為相同電位。因此，能夠使反向偏置時(shí)的電位由flr和fp分擔(dān)，使耐壓得以穩(wěn)定化。其他結(jié)構(gòu)及效果與實(shí)施方式1相同。

此外，在實(shí)施方式1、2中，也可以在alsi電極9、10之下形成tin或者tiw等阻擋金屬。由此，能夠抑制形成用于對(duì)外部電極進(jìn)行焊接的電極時(shí)的損傷，降低泄漏電流。另外，也可以取代alsi電極9、10而形成tin或者tiw等阻擋金屬。由此，能夠使電極厚度小，因此能夠?qū)崿F(xiàn)微細(xì)化。另外，實(shí)施方式1、2的pin二極管構(gòu)造在導(dǎo)電型顛倒的情況下也是成立的。

另外，不限于si襯底1，也可以使用由與硅相比帶隙更大的寬帶隙半導(dǎo)體形成的半導(dǎo)體襯底。寬帶隙半導(dǎo)體例如是碳化硅、氮化鎵類(lèi)材料或者金剛石。由于由上述寬帶隙半導(dǎo)體形成的功率半導(dǎo)體元件的耐電壓性、容許電流密度高，因此能夠小型化。通過(guò)使用該小型化后的元件，從而組裝了該元件的半導(dǎo)體模塊也能夠小型化。另外，由于元件的耐熱性高，因此能夠?qū)⑸崞鞯纳狯捚⌒突軌驅(qū)λ洳窟M(jìn)行空冷化，因而能夠?qū)雽?dǎo)體模塊進(jìn)一步小型化。另外，由于元件的電力損耗低，且效率高，因此能夠?qū)雽?dǎo)體模塊高效化。