本發(fā)明涉及溝槽柵型的半導(dǎo)體裝置。

背景技術(shù)：

作為控制向馬達(dá)等負(fù)載的電力供給的開關(guān)元件，在電力電子設(shè)備中廣泛使用IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導(dǎo)體場效應(yīng)晶體管)等絕緣柵型半導(dǎo)體裝置。作為電力控制用的縱向MOSFET之一，具有將柵極電極埋入于半導(dǎo)體層而形成的溝槽柵型MOSFET(例如下述專利文獻(xiàn)1、2)。在電力控制用的MOSFET中，需要使導(dǎo)通動(dòng)作時(shí)的電阻小，使截止動(dòng)作時(shí)的耐壓高，但一般在溝槽柵型MOSFET中，高耐壓化與低導(dǎo)通電阻化處于折衷選擇的關(guān)系。

另一方面，作為能夠?qū)崿F(xiàn)高耐壓以及低損耗的下一代的開關(guān)元件，使用碳化硅(SiC)等寬帶隙半導(dǎo)體的MOSFET、IGBT等受到重視，被認(rèn)為有希望應(yīng)用于處理1kV左右或者1kV以上的高電壓的技術(shù)領(lǐng)域。作為寬帶隙半導(dǎo)體，除了SiC之外，還具有例如氮化鎵(GaN)系材料、金剛石等。

在電力控制用的縱向MOSFET中，存在并聯(lián)連接多個(gè)單位MOSFET而作為一個(gè)MOSFET對(duì)待的情況。MOSFET能夠根據(jù)構(gòu)成它的各個(gè)單位MOSFET的配置圖案進(jìn)行分類。作為代表性的MOSFET，具有由按正方形狀的圖案形成源極區(qū)域并將其周圍利用柵極溝槽包圍而成的一個(gè)單位MOSFET(單元)構(gòu)成的單元型、按細(xì)長的條狀的圖案形成源極區(qū)域并在兩個(gè)圖案之間配設(shè)柵極溝槽的條型等。

在包含多個(gè)單位MOSFET(單元)的MOSFET區(qū)域，在MOSFET區(qū)域的外周部，電場的狀態(tài)與MOSFET區(qū)域的內(nèi)部不同。因此，在做成在MOSFET區(qū)域的外周部配設(shè)與MOSFET區(qū)域的內(nèi)部相同的構(gòu)造的單元的結(jié)構(gòu)中，有時(shí)在外周部發(fā)生雪崩擊穿。作為MOSFET整體的耐壓由各個(gè)單元的耐壓中的最低的耐壓來決定，所以在配設(shè)于電場狀態(tài)不同的外周部的單元中也需要具有與內(nèi)部的單元同等的耐壓。因此，以高耐壓化為目的，提出了將配設(shè)在外周部的單元做成與配設(shè)在內(nèi)部的單元不同的構(gòu)造或者尺寸。

例如，在專利文獻(xiàn)1中，示出了如下技術(shù)：通過使配設(shè)在外周部的單元的溝槽延伸而到達(dá)電場緩和部，抑制在外周部產(chǎn)生高電場。另外，在專利文獻(xiàn)2中，示出了從配設(shè)在外周部的全部的單元省去柵極溝槽等的、在外周部形成電場緩和專用的構(gòu)造的技術(shù)。根據(jù)這些技術(shù)，容易發(fā)生雪崩擊穿的外周部單元中的耐壓提高，能夠使作為MOSFET整體的耐壓提高。

專利文獻(xiàn)1：日本特開2005-322949號(hào)公報(bào)

專利文獻(xiàn)2：日本特開2011-100877號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)要素：

用于引出MOSFET的柵極電極以及源極電極的布線分別連接于柵極焊盤以及源極焊盤。關(guān)于柵極焊盤以及源極焊盤，有時(shí)為了避免電場集中，它們的角部形成為曲線狀。根據(jù)發(fā)明者們的解析，發(fā)現(xiàn)即使在外周部的單元中，在形成于與該柵極焊盤的角部(彎曲部)對(duì)置的區(qū)域的單元中也經(jīng)常發(fā)生雪崩擊穿的傾向。

另一方面，在專利文獻(xiàn)1以及2中，公開了與外周部的單元相關(guān)的技術(shù)，但未公開抑制經(jīng)常發(fā)生雪崩擊穿的單元、即與柵極焊盤的角部(彎曲部)對(duì)置的單元中的雪崩擊穿。

因此，本發(fā)明是鑒于如上所述的問題點(diǎn)而完成的，其目的在于提供能夠抑制與柵極焊盤的角部對(duì)置的單元中的雪崩擊穿的技術(shù)。

本發(fā)明涉及一種半導(dǎo)體裝置，具備：柵極焊盤；第1單元，配設(shè)于在俯視時(shí)與所述柵極焊盤的角部對(duì)置的區(qū)域；以及第2單元，配設(shè)于在俯視時(shí)相對(duì)所述第1單元而與所述柵極焊盤相反的一側(cè)的區(qū)域。所述第1單元以及第2單元分別具備：第1導(dǎo)電類型的半導(dǎo)體層；第2導(dǎo)電類型的基區(qū)，形成于所述半導(dǎo)體層的上部；柵極電極，隔著柵極絕緣膜而配設(shè)于貫通所述基區(qū)而到達(dá)所述基區(qū)下的所述半導(dǎo)體層的溝槽內(nèi)，并且具有與所述第1單元以及第2單元的俯視時(shí)的外輪廓形狀對(duì)應(yīng)的圖案，且所述柵極電極與所述柵極焊盤電連接；以及第2導(dǎo)電類型的保護(hù)擴(kuò)散層，形成于所述溝槽的底部。所述第1單元以及第2單元中的至少所述第2單元還具備：第1導(dǎo)電類型的源極區(qū)域，形成于所述基區(qū)的上部中的與所述柵極絕緣膜鄰接的部分；以及源極電極，與所述基區(qū)以及所述源極區(qū)域電連接。所述第1單元以及第2單元的所述外輪廓形狀為四邊形以上的多邊形狀，在所述第1單元的所述外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為所述第2單元的均等的一邊或者短邊的長度的2倍以下。

根據(jù)本發(fā)明，具備配設(shè)于在俯視時(shí)與柵極焊盤的角部對(duì)置的區(qū)域的第1單元以及配設(shè)于相對(duì)第1單元而與柵極焊盤相反的一側(cè)的區(qū)域的第2單元，在第1單元的外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為第2單元的均等的一邊或者短邊的長度的2倍以下。因此，能夠抑制與柵極焊盤的角部對(duì)置的第1單元中的雪崩擊穿。

關(guān)于本發(fā)明的目的、特征、方式以及優(yōu)點(diǎn)，通過以下的詳細(xì)說明和附圖而變得更清楚。

附圖說明

圖1是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的俯視圖。

圖2是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的俯視圖。

圖3是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的俯視圖。

圖4是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的剖視圖。

圖5是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的剖視圖。

圖6是示出關(guān)聯(lián)MOSFET的一部分的結(jié)構(gòu)的俯視圖。

圖7是示出關(guān)聯(lián)MOSFET的一部分的結(jié)構(gòu)的剖視圖。

圖8是示出單元尺寸比與電場強(qiáng)度的關(guān)系的圖。

圖9是示出實(shí)施方式1的MOSFET的結(jié)構(gòu)的俯視圖。

圖10是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖11是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖12是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖13是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖14是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖15是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖16是示出實(shí)施方式1的MOSFET的制造方法的剖視圖。

圖17是示出實(shí)施方式1的變形例的MOSFET的結(jié)構(gòu)的俯視圖。

圖18是示出實(shí)施方式1的變形例的MOSFET的結(jié)構(gòu)的俯視圖。

圖19是示出實(shí)施方式2的MOSFET的結(jié)構(gòu)的俯視圖。

圖20是示出實(shí)施方式2的MOSFET的結(jié)構(gòu)的剖視圖。

圖21是示出實(shí)施方式3的MOSFET的結(jié)構(gòu)的剖視圖。

圖22是示出實(shí)施方式4的MOSFET的結(jié)構(gòu)的俯視圖。

圖23是示出實(shí)施方式4的MOSFET的結(jié)構(gòu)的剖視圖。

符號(hào)說明

2：外延層；3：基區(qū)；4：源極區(qū)域；5、51：溝槽；6：柵極絕緣膜；7、52：保護(hù)擴(kuò)散層；8：柵極電極；10：源極電極；13：柵極焊盤；14：內(nèi)部單元；17、19、20：拐角單元；41：區(qū)域；42：無效區(qū)域。

具體實(shí)施方式

以下，基于附圖詳細(xì)地說明本發(fā)明的半導(dǎo)體裝置的實(shí)施方式。另外，本發(fā)明不限于以下的敘述，能夠在不脫離本發(fā)明的要旨的范圍內(nèi)適當(dāng)?shù)刈兏Ａ硗?，在以下所示的附圖中，為了易于理解，有時(shí)各部件的比例尺與實(shí)際不同。在各附圖之間也一樣。

<實(shí)施方式1>

<結(jié)構(gòu)>

以下，關(guān)于本實(shí)施方式1的半導(dǎo)體裝置，以作為碳化硅(SiC)半導(dǎo)體裝置的溝槽柵型MOSFET的情況為例子進(jìn)行說明。圖1是示出本實(shí)施方式1的MOSFET的整體結(jié)構(gòu)的俯視圖。

圖1的MOSFET具備柵極焊盤13和單元區(qū)域31，作為整體而具有大致四邊形狀。通過這樣將MOSFET的外輪廓形狀做成四邊形狀，能夠易于通過切割實(shí)現(xiàn)芯片化或者能夠減小柵極焊盤13占MOSFET整體的面積。

單元區(qū)域31的外輪廓形狀對(duì)應(yīng)于源極焊盤的外輪廓形狀。如圖1所示，關(guān)于柵極焊盤13以及源極焊盤(單元區(qū)域31)，為了避免電場集中，它們的外輪廓形狀的角部形成為曲線狀。關(guān)于柵極焊盤13以及源極焊盤的角部，宏觀上看為尖狀，但微觀上看為具有圓形的彎曲部。

圖2是示出本實(shí)施方式1的MOSFET的結(jié)構(gòu)的一部分的俯視圖，具體而言，是放大用圖1的虛線包圍的區(qū)域而得到的俯視圖。在圖1的單元區(qū)域31，配設(shè)有用圖2的虛線表示的多個(gè)單元(單元14、15、17)。

單元15是配設(shè)于在俯視時(shí)單元區(qū)域31中的、不與柵極焊盤13對(duì)置的外周部的區(qū)域和與柵極焊盤13的邊部(直線部分)對(duì)置的區(qū)域的單元(以下記載為“外周部單元15”)。此處，外周部單元15的俯視時(shí)的外輪廓形狀為長方形形狀。通過使該外周部單元15的尺寸比單元14的尺寸大，從而能夠緩和施加到外周部單元15的電場。

單元17(第1單元)是配設(shè)于在俯視時(shí)單元區(qū)域31中的、與柵極焊盤13的角部(彎曲部)對(duì)置的區(qū)域(內(nèi)側(cè)拐角部)的單元(以下記載為“拐角單元17”)。此處，拐角單元17的俯視時(shí)的外輪廓形狀為兩種五邊形形狀(四邊形以上的多邊形狀)。另外，拐角單元17的五邊形形狀的內(nèi)角全部為90°以上。

圖3是示出配設(shè)有拐角單元17的與柵極焊盤13的角部對(duì)置的區(qū)域41的圖。與柵極焊盤13的角部對(duì)置的區(qū)域41相當(dāng)于被圖3的點(diǎn)劃線包圍的區(qū)域。在本實(shí)施方式1中，在以柵極焊盤13的一個(gè)角部為中心使柵極焊盤13的區(qū)域在俯視時(shí)旋轉(zhuǎn)了180度的情況下，將與該區(qū)域重疊的單元區(qū)域31規(guī)定為第1區(qū)域。另外，將以如下的線作為對(duì)角線的正方形或者長方形的區(qū)域規(guī)定為第2區(qū)域，該線是將與柵極焊盤13以及第1區(qū)域鄰接的兩個(gè)外部單元15a的端部中的、與柵極焊盤13相反的一側(cè)的端部彼此連結(jié)的線。另外，將第1區(qū)域與第2區(qū)域重疊的區(qū)域規(guī)定為本實(shí)施方式1的與柵極焊盤13的角部對(duì)置的區(qū)域41。

返回到圖2，單元14(第2單元)是配設(shè)于在俯視時(shí)單元區(qū)域31中的、相對(duì)外周部單元15或者拐角單元17而與柵極焊盤13相反的一側(cè)的區(qū)域等的內(nèi)部的區(qū)域的單元(以下記載為“內(nèi)部單元14”)。該內(nèi)部單元14在配設(shè)于單元區(qū)域31的單元中占多數(shù)。此處內(nèi)部單元14的俯視時(shí)的外輪廓形狀為正四邊形狀(四邊形以上的多邊形狀)。此處，內(nèi)部單元14的俯視時(shí)的外輪廓形狀也可以是長方形或者正方形。另外，拐角單元17的多邊形狀的頂點(diǎn)比內(nèi)部單元14的多邊形狀的頂點(diǎn)多。

圖4以及圖5是示出本實(shí)施方式1的MOSFET的結(jié)構(gòu)的一部分的剖視圖。具體而言，圖4是沿著圖2的A-A線的剖視圖，示出內(nèi)部單元14的剖面結(jié)構(gòu)。圖5是沿著圖2的B-B線的剖視圖，示出內(nèi)部單元14以及拐角單元17的剖面結(jié)構(gòu)。

在本實(shí)施方式1中，內(nèi)部單元14以及拐角單元17具備n型的SiC基板1、n型(第1導(dǎo)電類型)的外延層(半導(dǎo)體層)2、p型(第2導(dǎo)電類型)的基區(qū)3、n型的源極區(qū)域4、柵極絕緣膜6、保護(hù)擴(kuò)散層7、柵極電極8、層間絕緣膜9、源極電極10、歐姆電極11、漏極電極12。另外，內(nèi)部單元14以及拐角單元17都單獨(dú)地具有MOSFET(開關(guān)元件)的功能。另外，外周部單元15也與內(nèi)部單元14以及拐角單元17同樣地構(gòu)成，單獨(dú)地具有MOSFET的功能。

接下來，詳細(xì)地說明內(nèi)部單元14以及拐角單元17的結(jié)構(gòu)。

外延層2通過在SiC基板1上使SiC層外延生長而形成。例如，將使外延層2預(yù)先生長于SiC基板1而成的外延基板應(yīng)用于SiC基板1以及外延層2。

基區(qū)3具有與外延層2相反的導(dǎo)電類型，形成于外延層2的上部(上表面)。另外，未形成基區(qū)3的殘余的外延層2成為漂移層2a。在外延層2以及基區(qū)3形成有溝槽(柵極溝槽)5。該溝槽5貫通基區(qū)3，溝槽5的底部到達(dá)漂移層2a(基區(qū)3下的外延層2)。

柵極絕緣膜6設(shè)置于溝槽5的內(nèi)表面(底面以及側(cè)面)上，柵極電極8隔著柵極絕緣膜6而配設(shè)在溝槽5內(nèi)。另外，如圖2所示，示出溝槽5具有與內(nèi)部單元14、外周部單元15以及拐角單元17的外輪廓形狀對(duì)應(yīng)的圖案(大致格子狀的圖案)。在圖2中，根據(jù)使圖簡化的觀點(diǎn)，省略柵極絕緣膜6以及柵極電極8(進(jìn)而，后述的層間絕緣膜9以及源極電極10)的圖示，但配設(shè)在溝槽5內(nèi)的柵極電極8也與溝槽5同樣地具有與內(nèi)部單元14、外周部單元15以及拐角單元17的俯視時(shí)的外輪廓形狀對(duì)應(yīng)的圖案(大致格子狀的圖案)。

另外，在圖2所示的、配設(shè)在柵極焊盤13與單元區(qū)域31之間的柵極焊盤下阱32中，將均未圖示的硅氧化膜、柵極布線(多晶硅)以及硅膜依次配設(shè)于SiC基板1上。另外，在與柵極焊盤下阱32鄰接的柵極絕緣膜6的下部設(shè)置有接觸孔，柵極電極8經(jīng)由該接觸孔以及柵極布線而與柵極焊盤13電連接。

如圖4以及圖5所示，保護(hù)擴(kuò)散層7形成于溝槽5的底部、即與溝槽5的下部鄰接的漂移層2a。該保護(hù)擴(kuò)散層7也與柵極電極8同樣地具有在俯視時(shí)大致格子狀的圖案。另外，保護(hù)擴(kuò)散層7具有在MOSFET的截止時(shí)促進(jìn)漂移層2a的耗盡化、并且緩和向溝槽5的底部的電場集中來抑制柵極絕緣膜6的損壞的功能。

在基區(qū)3的上部中的、與柵極絕緣膜6鄰接的部分形成有源極區(qū)域4。

層間絕緣膜9以覆蓋源極區(qū)域4中的接近柵極絕緣膜6的部分和柵極絕緣膜6以及柵極電極8的方式配設(shè)在它們之上。在層間絕緣膜9中，設(shè)置有到達(dá)源極區(qū)域4中的遠(yuǎn)離柵極絕緣膜6的部分以及基區(qū)3的接觸孔，在該接觸孔內(nèi)，配設(shè)有低電阻的歐姆電極11。

構(gòu)成源極焊盤的源極電極10配設(shè)在層間絕緣膜9上，并且經(jīng)由歐姆電極11而與源極區(qū)域4以及基區(qū)3電連接。漏極電極12配設(shè)在SiC基板1的下表面。

此處，在本實(shí)施方式1中，構(gòu)成為在拐角單元17的俯視時(shí)的外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為例如內(nèi)部單元14的均等的一邊的2倍以下。接下來，為了說明如以上那樣構(gòu)成的本實(shí)施方式1的MOSFET的效果，說明與其關(guān)聯(lián)的MOSFET(以下記載為“關(guān)聯(lián)MOSFET”)。

<關(guān)聯(lián)MOSFET>

圖6是與圖2同樣地示出關(guān)聯(lián)MOSFET的一部分的結(jié)構(gòu)的俯視圖。以下，在關(guān)聯(lián)MOSFET中，針對(duì)與以上說明的結(jié)構(gòu)要素相同的部分，附加相同的附圖標(biāo)記，說明關(guān)聯(lián)MOSFET中的與上述結(jié)構(gòu)要素不同的結(jié)構(gòu)要素和問題點(diǎn)。

如圖6所示，關(guān)聯(lián)MOSFET具備一個(gè)關(guān)聯(lián)拐角單元16來代替上述拐角單元17。此處，關(guān)聯(lián)拐角單元16的俯視時(shí)的外輪廓形狀具有比外周部單元15的長邊長的邊。

另外，與實(shí)施方式1的MOSFET同樣地，在關(guān)聯(lián)MOSFET中，也是為了緩和施加到外周部單元15的電場而使外周部單元15的尺寸與內(nèi)部單元14的尺寸不同，并且為了緩和電場集中而使柵極焊盤13等的外輪廓形狀的角部具有一定的曲率。

在如以上那樣的關(guān)聯(lián)MOSFET中進(jìn)行解析后，發(fā)明者發(fā)現(xiàn)在關(guān)聯(lián)拐角單元16中經(jīng)常發(fā)生雪崩擊穿的傾向。因此，發(fā)明者認(rèn)為在關(guān)聯(lián)拐角單元16中發(fā)生雪崩擊穿的理由與在圖1的MOSFET整體的終端區(qū)域側(cè)的單元(例如配設(shè)于單元區(qū)域31的其他拐角或者邊部的外周部單元15)中發(fā)生雪崩擊穿的理由不同。另外，在此基礎(chǔ)上，發(fā)明者如接下來那樣考察在關(guān)聯(lián)拐角單元16中發(fā)生雪崩擊穿的原因。

圖7是示出關(guān)聯(lián)MOSFET的結(jié)構(gòu)的一部分的剖視圖，具體而言，是沿著圖6的C-C線的剖視圖。另外，圖7示出在關(guān)聯(lián)MOSFET中設(shè)想的耗盡層端18。

在采用如以上那樣的結(jié)構(gòu)的關(guān)聯(lián)MOSFET中，關(guān)聯(lián)拐角單元16的尺寸以及形狀與內(nèi)部單元14相比有很大不同，關(guān)聯(lián)拐角單元16的外輪廓形狀的對(duì)置的兩條邊之間的距離比較大。因此，如圖7所示，耗盡層端18在關(guān)聯(lián)拐角單元16的中央部，與基區(qū)3接近。與此相伴地，關(guān)聯(lián)拐角單元16的中心部處的電場強(qiáng)度變高，被認(rèn)為容易發(fā)生雪崩擊穿。另外，在單元區(qū)域31的終端區(qū)域，由于終端構(gòu)造的效果而電場被抑制，但在遠(yuǎn)離終端區(qū)域的內(nèi)側(cè)拐角部，成為奇異的電場狀態(tài)，該情況也被認(rèn)為多少會(huì)對(duì)在關(guān)聯(lián)拐角單元16中容易引起雪崩擊穿這一情況造成影響。

基于這些情況，發(fā)明者調(diào)查了關(guān)聯(lián)拐角單元16的短邊的長度相對(duì)內(nèi)部單元14的均等的一邊之比與關(guān)聯(lián)拐角單元16的中心部處的電場強(qiáng)度的關(guān)系。圖8是示出其結(jié)果的圖。如圖8所示，在單元尺寸比小的范圍(2以下等的范圍)，單元尺寸比與電場強(qiáng)度的關(guān)系不是線性的。這被認(rèn)為是由于從溝槽5以及保護(hù)擴(kuò)散層7延伸的耗盡層到達(dá)至關(guān)聯(lián)拐角單元16的中心部。相反地，在尺寸以及形狀大的關(guān)聯(lián)MOSFET中，耗盡層厚度小到從溝槽5以及保護(hù)擴(kuò)散層7延伸的耗盡層未到達(dá)至關(guān)聯(lián)拐角單元16的中心部的程度，作為其結(jié)果，被認(rèn)為在關(guān)聯(lián)拐角單元16中經(jīng)常發(fā)生雪崩擊穿。

<實(shí)施方式1的MOSFET的尺寸>

因此，發(fā)明者通過利用這一點(diǎn)，想到抑制配設(shè)于在俯視時(shí)與柵極焊盤13的彎曲部對(duì)置的區(qū)域41的單元中心部處的耗盡層厚度的減少。

具體而言，在圖2所示的拐角單元17的俯視時(shí)的外輪廓形狀中，適當(dāng)?shù)乜s短最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離。此處，考慮圖8的關(guān)系，在內(nèi)部單元14的外輪廓形狀為正四邊形的情況下，將應(yīng)適當(dāng)?shù)乜s短的距離設(shè)為內(nèi)部單元14的均等的一邊的長度的2倍以下，在內(nèi)部單元14的外輪廓形狀為長方形等的情況下，將應(yīng)適當(dāng)?shù)乜s短的距離設(shè)為內(nèi)部單元14的短邊的長度的2倍以下。在圖2中，作為其的一個(gè)例子，將拐角單元17中的應(yīng)適當(dāng)?shù)乜s短的距離設(shè)為內(nèi)部單元14的均等的一邊的長度的1.5倍。

根據(jù)如以上那樣的結(jié)構(gòu)，能夠利用從長邊側(cè)的溝槽5以及保護(hù)擴(kuò)散層7延伸的耗盡層，抑制在拐角單元17的中心部處耗盡層厚度減少這一情況。

此處，具體地說明在拐角單元17中應(yīng)適當(dāng)?shù)乜s短的距離。圖9是用于說明在圖2所示的拐角單元17之一中應(yīng)適當(dāng)?shù)乜s短的距離的圖。在圖9中，拐角單元17的長邊17a用實(shí)線表示，與長邊17a對(duì)置的邊17b、17c分別用雙點(diǎn)劃線以及單點(diǎn)劃線表示。

長邊17a與對(duì)置的邊17b的最短距離(長邊17a上的任意的點(diǎn)與邊17b上的任意的點(diǎn)之間的距離中的最短的距離)為L1。長邊17a與對(duì)置的邊17c的最短距離(長邊17a上的任意的點(diǎn)與邊17c上的任意的點(diǎn)之間的距離中的最短的距離)為L2。這些最短距離(L1、L2)中的最長的距離為L2。因此，在圖9所示的拐角單元17中，應(yīng)適當(dāng)?shù)乜s短的距離為L2。

<制造方法>

接下來，說明本實(shí)施方式1的MOSFET的制造方法。圖10～圖16是示出該制造方法的工序的圖，具體而言，與圖5同樣地是沿著圖2的B-B線的剖視圖。

首先，圖10所示，在SiC基板1上形成外延層(半導(dǎo)體層)2。此處，作為一個(gè)例子，準(zhǔn)備具有4H的多形體的n型且低電阻的SiC基板1，在它之上通過化學(xué)氣相沉積(CVD：Chemical Vapor Deposition)法使n型的外延層2外延生長。然后，以能夠確保最終形成的漂移層2a具有1×10¹⁴cm^-3～1×10¹⁷cm^-3的雜質(zhì)濃度以及5～200μm的厚度的方式，形成外延層2。

接下來，通過將預(yù)先決定的摻雜物離子注入到外延層2的表面，形成基區(qū)3以及源極區(qū)域4。由此，能夠得到圖10所示的構(gòu)造。

基區(qū)3通過離子注入作為p型雜質(zhì)的鋁(Al)而形成。將Al的離子注入的深度設(shè)為不超過外延層2的厚度的深度(例如0.5～3μm左右)。使注入的Al的雜質(zhì)濃度比外延層2的n型雜質(zhì)濃度高。此時(shí)，比Al的注入深度深的外延層2的區(qū)域作為n型的漂移層2a而殘留。

另外，基區(qū)3也可以通過p型的外延生長而形成。在該情況下，也將基區(qū)3的雜質(zhì)濃度以及厚度設(shè)為與通過離子注入而形成的情況等同。

源極區(qū)域4通過將氮(N)選擇性地離子注入到基區(qū)3的表面而形成。源極區(qū)域4的俯視時(shí)的外輪廓形狀形成為按照在之后的工序中形成的柵極電極8(溝槽5)的布局的圖案(參照?qǐng)D2)。由此，在形成有柵極電極8時(shí)，在柵極電極8的兩側(cè)配設(shè)源極區(qū)域4。使該工序中的N的離子注入的深度比基區(qū)3的厚度淺。使注入的N的雜質(zhì)濃度比基區(qū)3的p型雜質(zhì)濃度高，例如設(shè)為1×10¹⁸cm^-3～1×10²¹cm^-3的范圍。

另外，關(guān)于形成上述雜質(zhì)區(qū)域的離子注入的順序，只要最終能夠得到圖5的構(gòu)造，則也可以不按上述方式。另外，也可以在基區(qū)3的下部設(shè)置通過離子注入作為n型雜質(zhì)的氮(N)或者磷(P)而形成的耗盡化抑制層(未圖示)。在未設(shè)置耗盡化抑制層的圖4以及圖5的構(gòu)造中，通過從基區(qū)3以及保護(hù)擴(kuò)散層7這兩者延伸的耗盡層奪取電流路徑的所謂的JFET電阻在兩者之間產(chǎn)生。相對(duì)于此，在設(shè)置上述耗盡化抑制層的結(jié)構(gòu)中，抑制在導(dǎo)通時(shí)耗盡層從基區(qū)3等延伸，所以能夠降低JFET電阻。另外，耗盡化抑制層的深度比基區(qū)3深，在不超過外延層2的厚度的范圍，厚度最好設(shè)為例如0.5～3μm左右。該工序中的N的雜質(zhì)濃度最好比外延層2的n型雜質(zhì)濃度高，并且為1×10¹⁷cm^-3以上。另外，耗盡化抑制層也可以通過n型的外延生長而形成。將該情況下的耗盡化抑制層的雜質(zhì)濃度以及厚度設(shè)為與通過離子注入而形成的情況等同。

接著，如圖11所示，在外延層2的表面將硅氧化膜21沉積1～2μm左右，在它之上形成由抗蝕劑材料構(gòu)成的蝕刻掩模22。在蝕刻掩模22中，利用光刻技術(shù)，形成為使源極區(qū)域4中的溝槽5的形成區(qū)域開口的圖案。溝槽5在俯視時(shí)具有大致格子狀的圖案，所以蝕刻掩模22的圖案包含使該圖案反轉(zhuǎn)而得到的矩陣狀的圖案。

然后，通過將蝕刻掩模22設(shè)為掩模的反應(yīng)性離子蝕刻(RIE：Reactive Ion Etching)處理，對(duì)硅氧化膜21進(jìn)行構(gòu)圖。即，將蝕刻掩模22的圖案轉(zhuǎn)印到硅氧化膜21。由此，能夠得到圖11所示的構(gòu)造。經(jīng)構(gòu)圖的硅氧化膜21成為接下來的工序的蝕刻掩模。

接下來，如圖12所示，通過將經(jīng)構(gòu)圖的硅氧化膜21設(shè)為掩模的RIE處理，形成貫通源極區(qū)域4以及基區(qū)3而到達(dá)漂移層2a的溝槽5。溝槽5的深度為基區(qū)3的深度以上，例如設(shè)為1.0～6.0μm左右。

之后，如圖13所示，形成具有使溝槽5露出的圖案(與蝕刻掩模22同樣的圖案)的注入掩模23，進(jìn)行將它設(shè)為掩模的離子注入，從而在溝槽5的底部形成p型的保護(hù)擴(kuò)散層7。將Al用作保護(hù)擴(kuò)散層7的p型雜質(zhì)。在該工序中注入的Al的雜質(zhì)濃度最好是例如1×10¹⁷cm^-3～1×10¹⁹cm^-3的范圍。

另外，也可以代替注入掩模23而使用作為形成溝槽5時(shí)的蝕刻掩模的(經(jīng)構(gòu)圖的)硅氧化膜21。由此能夠?qū)崿F(xiàn)制造工序的簡化以及成本削減。在代替注入掩模23而使用硅氧化膜21的情況下，在形成溝槽5之后，需要調(diào)整硅氧化膜21的厚度、蝕刻條件，以殘存一定程度的厚度的硅氧化膜21。

在如以上那樣形成保護(hù)擴(kuò)散層7之后，去除注入掩模23。之后，使用熱處理裝置，進(jìn)行使在上述工序中離子注入了的雜質(zhì)活化的退火。該退火在例如氬(Ar)氣等惰性氣體環(huán)境中、真空中，在1300～1900℃、30秒～1小時(shí)的處理?xiàng)l件下進(jìn)行。

然后，當(dāng)在外延層2的整個(gè)面(還包括溝槽5的內(nèi)表面)形成硅氧化膜之后，以填埋溝槽5的方式利用減壓CVD法沉積多晶硅。然后，通過對(duì)它們進(jìn)行構(gòu)圖或者回蝕，如圖14所示，在溝槽5內(nèi)形成柵極絕緣膜6以及柵極電極8。關(guān)于作為柵極絕緣膜6的硅氧化膜，既可以對(duì)外延層2的表面進(jìn)行熱氧化而形成，也可以在外延層2上沉積而形成。

接著，利用減壓CVD法，在外延層2的整個(gè)面上形成覆蓋柵極電極8的層間絕緣膜9。然后，如圖15所示，通過對(duì)層間絕緣膜9進(jìn)行構(gòu)圖，形成到達(dá)源極區(qū)域4以及基區(qū)3的接觸孔。

接著，如圖15所示，將歐姆電極11形成于在接觸孔的底露出的外延層2(源極區(qū)域4以及基區(qū)3)上。作為歐姆電極11的形成方法，例如，在接觸孔的底露出的外延層2的整個(gè)面，形成以鎳(Ni)為主要成分的金屬膜，通過600～1100℃的熱處理而與碳化硅發(fā)生反應(yīng)，形成作為歐姆電極11的硅化物膜。之后，通過使用硝酸、硫酸或鹽酸、或者它們與過氧化氫溶液的混合液等的濕蝕刻來去除殘留在層間絕緣膜9上的未反應(yīng)的金屬膜。另外，也可以在去除殘留在層間絕緣膜9上的金屬膜之后，再次進(jìn)行熱處理。在該情況下，如果在比先前的熱處理高的溫度下進(jìn)行，則形成進(jìn)一步低接觸電阻的歐姆接觸。

然后，如圖16所示，在圖15中得到的構(gòu)造之上沉積Al合金等電極材料，從而在層間絕緣膜9上以及接觸孔內(nèi)形成源極電極10。最后，通過在SiC基板1的下表面沉積Al合金等電極材料，形成漏極電極12。根據(jù)以上所述，能夠得到圖5所示的構(gòu)造、即本實(shí)施方式1的MOSFET。

<效果>

在以上構(gòu)成的本實(shí)施方式1的MOSFET中，構(gòu)成為在拐角單元17的俯視時(shí)的外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為內(nèi)部單元14的均等的一邊或者短邊的長度的2倍以下。由此，在拐角單元17中也能夠得到與內(nèi)部單元14同等的耗盡層厚，所以能夠抑制雪崩擊穿。

另外，在本實(shí)施方式1中，拐角單元17的多邊形上的頂點(diǎn)比內(nèi)部單元14的多邊形上的頂點(diǎn)多。由此，能夠比內(nèi)部單元14更容易地設(shè)計(jì)拐角單元17的布局。

另外，在本實(shí)施方式1中，拐角單元17的多邊形上的內(nèi)角全部為90°以上。由此能夠抑制電場集中所導(dǎo)致的拐角單元17中的雪崩擊穿，所以能夠使耐壓提高。

另外，在本實(shí)施方式1中，拐角單元17具備源極區(qū)域4以及源極電極10，單獨(dú)地具有MOSFET的功能。由此，與專利文獻(xiàn)1以及2所記載的、在外周部形成電場緩和專用的構(gòu)造的技術(shù)、即在外周部不具有MOSFET的功能的技術(shù)不同，不伴隨導(dǎo)通電阻的增加，能夠?qū)崿F(xiàn)高耐壓化。

另外，在本實(shí)施方式1中，外延層(半導(dǎo)體層)2包括SiC等寬帶隙半導(dǎo)體。由此，能夠?qū)崿F(xiàn)MOSFET的高耐壓以及低損耗。另外，寬帶隙不限于SiC，例如也可以是GaN系材料、金剛石等。

<變形例>

另外，在以上的說明中，敘述了漂移層2a與作為緩沖層的SiC基板1具有相同的導(dǎo)電類型的構(gòu)造的MOSFET，但也能夠應(yīng)用于漂移層2a與SiC基板1具有不同的導(dǎo)電類型的構(gòu)造的IGBT。例如，在圖4以及圖5所示的結(jié)構(gòu)中，如果將SiC基板1的n導(dǎo)電類型代替為p導(dǎo)電類型，則變成IGBT的結(jié)構(gòu)。另外，在這樣的結(jié)構(gòu)中，MOSFET的源極區(qū)域4以及源極電極10分別對(duì)應(yīng)于IGBT的發(fā)射極區(qū)域以及發(fā)射極電極，MOSFET的漏極電極12對(duì)應(yīng)于集電極電極。

另外，在本實(shí)施方式1中，柵極電極8(單元的外輪廓形狀)具有大致格子狀的圖案，但不限于此。柵極電極8(單元的外輪廓形狀)既可以如例如圖17所示具有大致六邊形形狀的圖案，也可以如例如圖18所示具有條狀的圖案，也可以是其他圖案。關(guān)于柵極電極8(單元的外輪廓形狀)，無論哪種圖案都能夠得到與上述同樣的效果。

另外，在實(shí)施方式1中，說明由作為寬帶隙半導(dǎo)體之一的SiC構(gòu)成的半導(dǎo)體裝置。但不限于此，對(duì)于由氮化鎵(GaN)系材料、金剛石等其他寬帶隙半導(dǎo)體構(gòu)成的半導(dǎo)體裝置也能夠應(yīng)用。

<實(shí)施方式2>

<結(jié)構(gòu)>

圖19是與圖2同樣地示出本發(fā)明的實(shí)施方式2的MOSFET的結(jié)構(gòu)的一部分的俯視圖。圖20是示出本實(shí)施方式2的MOSFET的結(jié)構(gòu)的一部分的剖視圖，具體而言，是沿著圖19的D-D線的剖視圖，示出內(nèi)部單元14以及拐角單元17的剖面結(jié)構(gòu)。以下，在本實(shí)施方式2的MOSFET中，針對(duì)與以上說明的結(jié)構(gòu)要素相同或者類似的結(jié)構(gòu)要素，附加相同的附圖標(biāo)記，主要說明不同部分。

本實(shí)施方式2的MOSFET的不同點(diǎn)在于，具備拐角單元19來代替在實(shí)施方式1中說明的拐角單元17。另外，如圖5所示，實(shí)施方式1的拐角單元17具備源極區(qū)域4，但如圖20所示，本實(shí)施方式2的拐角單元19構(gòu)成為不具備源極區(qū)域4。

<效果>

參照?qǐng)D5以及圖20，說明本實(shí)施方式2的拐角單元19的效果。在配設(shè)有拐角單元17、19的內(nèi)側(cè)拐角部，由于電場狀態(tài)為與單元區(qū)域31的內(nèi)部、其它外周部不同的狀態(tài)，所以耗盡層的延伸不同。與此相伴地，在具備源極區(qū)域4的實(shí)施方式1的拐角單元17處，或多或少有可能發(fā)生：在基區(qū)3內(nèi)從上部的源極區(qū)域4延伸的耗盡層與從下部的漂移層2a延伸的耗盡層接觸，漂移層2a與源極區(qū)域4之間的絕緣被破壞，載流子流過的穿通現(xiàn)象。

相對(duì)于此，本實(shí)施方式2的拐角單元19不具備源極區(qū)域4，所以能夠抑制穿通現(xiàn)象。

另外，為了抑制拐角單元19處的穿通現(xiàn)象，還能夠采取增高基區(qū)3的雜質(zhì)濃度來減小在基區(qū)3中延伸的耗盡層的方法，但在該情況下，構(gòu)圖以及離子注入的次數(shù)增加。相對(duì)于此，根據(jù)本實(shí)施方式2，拐角單元19不具備源極區(qū)域4，所以作為其制造方法，在實(shí)施方式1的圖10的工序中，變更形成源極區(qū)域4時(shí)的圖案中的拐角單元19的圖案即可。因此，能夠按照與實(shí)施方式1相同的工時(shí)來形成MOSFET。

另一方面，本實(shí)施方式2的拐角單元19不單獨(dú)地具有MOSFET的功能，所以MOSFET的導(dǎo)通電阻與實(shí)施方式1的該導(dǎo)通電阻相比，增加拐角單元19占單元區(qū)域31整體的面積量，但這小到與MOSFET制造時(shí)的偏差相比能夠忽略的程度。相對(duì)于此，在專利文獻(xiàn)1以及2所記載的技術(shù)中，單元區(qū)域31的外周部的單元全部失去MOSFET的功能，所以遠(yuǎn)大于本實(shí)施方式2的MOSFET的導(dǎo)通電阻的增加量。

綜上所述，根據(jù)本實(shí)施方式2，拐角單元19構(gòu)成為不具備源極區(qū)域4。由此，雖然有可能伴隨著幾乎能夠忽略的程度的導(dǎo)通電阻的增加，但能夠抑制穿通現(xiàn)象的發(fā)生來實(shí)現(xiàn)高耐壓化。

另外，在本實(shí)施方式2中，也可以不構(gòu)成為在拐角單元19的俯視時(shí)的外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為內(nèi)部單元14的短邊的長度的2倍以下。

<實(shí)施方式3>

<結(jié)構(gòu)>

圖21是與圖20同樣地示出本實(shí)施方式3的MOSFET的結(jié)構(gòu)的一部分的剖視圖。以下，在本實(shí)施方式3的MOSFET中，針對(duì)與以上說明的結(jié)構(gòu)要素相同或者類似的結(jié)構(gòu)要素，附加相同的附圖標(biāo)記，主要說明不同的部分。

本實(shí)施方式3的MOSFET的不同點(diǎn)在于，具備拐角單元20來代替在實(shí)施方式1中說明的拐角單元17。另外，如圖5所示，在實(shí)施方式1中，在拐角單元17處，源極電極10與源極區(qū)域4以及基區(qū)3電連接，但如圖21所示，在本實(shí)施方式3中，在拐角單元20處，源極電極10與源極區(qū)域4以及基區(qū)3電絕緣。另外，如圖21所示，本實(shí)施方式3的拐角單元20也可以與實(shí)施方式2同樣地構(gòu)成為不具備源極區(qū)域4。

<效果>

參照?qǐng)D21，說明本實(shí)施方式3的拐角單元20的效果。雪崩電流流到拐角單元20等各種單元的路徑是在漏極電極12與源極電極10之間。因此，根據(jù)在耐壓低的拐角單元20處源極電極10與源極區(qū)域4以及基區(qū)3電絕緣的本實(shí)施方式3，能夠使整體的耐壓提高。另外，作為本實(shí)施方式3的MOSFET的制造方法，在實(shí)施方式1的圖15的工序中，只要避免去除拐角單元20處的層間絕緣膜9即可，能夠容易地實(shí)現(xiàn)。另外，本實(shí)施方式3的拐角單元20不單獨(dú)地具有MOSFET的功能，但與此相伴的導(dǎo)通電阻的增加量與實(shí)施方式2同樣地，是實(shí)質(zhì)上幾乎能夠忽略的程度。

綜上所述，根據(jù)本實(shí)施方式3，構(gòu)成為在拐角單元20處，源極電極10與源極區(qū)域4以及基區(qū)3電絕緣。由此，雖然有可能伴隨著幾乎能夠忽略的程度的導(dǎo)通電阻的增加，但能夠抑制穿通現(xiàn)象的發(fā)生來實(shí)現(xiàn)高耐壓化。

另外，在本實(shí)施方式3中，也可以不構(gòu)成為在拐角單元20的俯視時(shí)的外輪廓形狀中，最長的邊和與該邊對(duì)置的各邊之間的各最短距離中的最長的距離為內(nèi)部單元14的短邊的長度的2倍以下。

另外，本發(fā)明能夠在其發(fā)明的范圍內(nèi)自由地組合各實(shí)施方式以及各變形例，或者將各實(shí)施方式以及各變形例適當(dāng)?shù)刈冃?、省略?/p>

<實(shí)施方式4>

<結(jié)構(gòu)>

圖22是與圖2同樣地示出本發(fā)明的實(shí)施方式4的MOSFET的結(jié)構(gòu)的一部分的俯視圖。圖23是與圖20同樣地示出本實(shí)施方式4的MOSFET的結(jié)構(gòu)的一部分的剖視圖，具體而言是沿著圖22的C-C線的剖視圖。以下，在本實(shí)施方式4的MOSFET中，針對(duì)與以上說明的結(jié)構(gòu)要素相同或者類似的結(jié)構(gòu)要素，附加相同的附圖標(biāo)記，主要說明不同的部分。

本實(shí)施方式4的MOSFET的不同點(diǎn)在于，具備不存在單元(內(nèi)部單元14、外周部單元15、拐角單元17)的無效區(qū)域42來代替在實(shí)施方式1中說明的拐角單元17。即，如圖4所示，在實(shí)施方式1中，在與柵極焊盤13對(duì)置的區(qū)域41中配設(shè)有拐角單元17，但如圖22所示，在本實(shí)施方式4中，在該區(qū)域41中配設(shè)有無效區(qū)域42。

如圖23所示，在無效區(qū)域42中，配設(shè)有作為貫通內(nèi)部單元14等的基區(qū)3而到達(dá)基區(qū)3下的外延層2的第2溝槽的溝槽51。另外，該溝槽51的寬度比作為第1溝槽的溝槽5大。

另外，無效區(qū)域42具備作為第2保護(hù)擴(kuò)散層的n型的保護(hù)擴(kuò)散層52。另外，該保護(hù)擴(kuò)散層52與作為第1保護(hù)擴(kuò)散層的保護(hù)擴(kuò)散層7同樣地，形成于溝槽51的底部。

<效果>

參照?qǐng)D21，說明本實(shí)施方式4的無效區(qū)域42的效果。配設(shè)拐角單元17等的區(qū)域41(圖3)占單元區(qū)域31的比例是實(shí)質(zhì)上能夠忽略的程度。但是，該區(qū)域41如此前說明那樣容易發(fā)生雪崩擊穿，所以難以配設(shè)通常的單元。因此，將該區(qū)域41整體作為溝槽51，在其底部設(shè)置保護(hù)擴(kuò)散層52，從而能夠防止該區(qū)域41中的耐壓下降，使整體的耐壓提高。

另外，作為本實(shí)施方式4的MOSFET的制造方法，在實(shí)施方式1的圖11的工序中，去除區(qū)域41上的蝕刻掩模22，通過RIE去除硅氧化膜21即可。由此，在圖12中在進(jìn)行將硅氧化膜21設(shè)為掩模的RIE時(shí)，在該區(qū)域41中全部配設(shè)溝槽51，通過之后的離子注入而在相當(dāng)于該區(qū)域41的溝槽51的整個(gè)底部形成保護(hù)擴(kuò)散層52。由此，能夠形成無效區(qū)域42。

另外，本實(shí)施方式4的無效區(qū)域42不單獨(dú)地具有MOSFET的功能，但與此相伴的導(dǎo)通電阻的增加量與實(shí)施方式2以及3同樣地，是實(shí)質(zhì)上幾乎能夠忽略的程度。

綜上所述，根據(jù)本實(shí)施方式4，在與柵極焊盤13對(duì)置的區(qū)域41中，配設(shè)有具備形成于溝槽51的底部的保護(hù)擴(kuò)散層52的無效區(qū)域42。由此，雖然有可能伴隨著幾乎能夠忽略的程度的導(dǎo)通電阻的增加，但能夠?qū)崿F(xiàn)高耐壓化。

詳細(xì)地說明了本發(fā)明，但上述說明在所有方式中都是示例，本發(fā)明不限于此。應(yīng)該理解，在不脫離本發(fā)明的范圍的情況下能夠設(shè)想未例示出的無數(shù)的變形例。