襯底上的電路器件(包括在半導(dǎo)體襯底上形成的晶體管、二極管、電阻器、電容器和其它無源電子器件和有源電子器件)的提高的性能和增大的產(chǎn)量通常是在這些器件的設(shè)計(jì)、制造和操作期間考慮的主要因素。例如，在金屬氧化物半導(dǎo)體(MOS)晶體管半導(dǎo)體器件(例如，在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件中所使用的這些器件)的設(shè)計(jì)和制造或形成期間，常常期望提高電子(載流子)在n型MOS器件(n-MOS)溝道中的移動(dòng)，并且期望提高帶正電荷的空穴(載流子)在p型MOS器件(p-MOS)溝道中的移動(dòng)。

附圖說明

圖1例示了根據(jù)本公開內(nèi)容的一個(gè)或多個(gè)實(shí)施例的形成集成電路的方法。

圖2A-H例示了根據(jù)各個(gè)實(shí)施例的在執(zhí)行圖1的方法時(shí)形成的示例性結(jié)構(gòu)。

圖3A例示了根據(jù)實(shí)施例的包括具有鰭式構(gòu)造的兩個(gè)晶體管的集成電路，第一晶體管包括Ge/SiGe或III-V族材料，并且第二晶體管包括Ge/SiGe或III-V族材料中的另一種材料。

圖3B例示了根據(jù)實(shí)施例的包括具有鰭式構(gòu)造的兩個(gè)晶體管的集成電路，第一晶體管包括Ge/SiGe或III-V族材料，并且第二晶體管包括源極區(qū)/漏極區(qū)和溝道區(qū)，該源極區(qū)/漏極區(qū)包括Ge/SiGe或III-V族材料，該溝道區(qū)包括Ge/SiGe或III-V族材料中的另一種材料。

圖4A例示了根據(jù)實(shí)施例的與圖3A中所示的集成電路類似的集成電路，除了晶體管具有納米線構(gòu)造之外。

圖4B例示了根據(jù)實(shí)施例的與圖3B中所示的集成電路類似的集成電路，除了晶體管具有納米線構(gòu)造之外。

圖5A-B分別例示了根據(jù)一些實(shí)施例的與圖3A-B中所示的集成電路類似的集成電路，除了晶體管中的一個(gè)晶體管具有鰭式構(gòu)造，而另一個(gè)晶體管具有納米線構(gòu)造之外。

圖6例示了根據(jù)示例性實(shí)施例的借助于使用本文所公開的技術(shù)形成的集成電路結(jié)構(gòu)或器件實(shí)施的計(jì)算系統(tǒng)。

具體實(shí)施方式

公開了一種用于在相同管芯上形成Ge/SiGe溝道和III-V族溝道晶體管的技術(shù)。該技術(shù)包括在Si或絕緣體襯底上沉積Ge/SiGe或III-V族材料的偽襯底。然后可以將偽襯底圖案化成鰭狀部，并且鰭狀部的子集可以被Ge/SiGe或III-V族材料中的另一種材料替換。Ge/SiGe鰭狀部可以用于p-MOS晶體管，并且III-V族材料鰭狀部可以用于n-MOS晶體管，并且兩組鰭狀部都可以用于CMOS器件。在一些實(shí)例中，在例如替換柵極工藝期間僅替換鰭狀部的子集的溝道區(qū)。在一些實(shí)例中，一些或所有鰭狀部可以形成為一個(gè)或多個(gè)納米線或納米帶或者被一個(gè)或多個(gè)納米線或納米帶替換。根據(jù)本公開內(nèi)容，許多構(gòu)造和變化將是顯而易見的。

概述

在一些應(yīng)用中可能期望形成具有鍺(Ge)或硅鍺(SiGe)溝道的晶體管(例如，用于p-MOS器件)以及具有III-V族材料溝道的晶體管(例如，用于n-MOS器件)。包括Ge/SiGe溝道和III-V族溝道晶體管器件的結(jié)構(gòu)和器件(例如，CMOS器件)的形成涉及可以影響例如性能和產(chǎn)量的重大挑戰(zhàn)。雖然硅(Si)是相對(duì)普通、便宜且充裕的晶圓材料，但它可能不足以支持直接構(gòu)建在其上的Ge/SiGe溝道和III-V族溝道晶體管器件兩者。例如，由于當(dāng)直接在Si襯底上沉積Ge/SiGe和III-V族材料兩者時(shí)引起的顯著缺陷密度而可能導(dǎo)致出現(xiàn)一些問題，例如界面捕獲密度、電載流子遷移率的降低以及摻雜劑遷移/隔離成位錯(cuò)的可能性(并且潛在地由此導(dǎo)致總體短路)。

因此，根據(jù)本公開內(nèi)容的一個(gè)或多個(gè)實(shí)施例，公開了一種用于在相同管芯上形成Ge/SiGe溝道和III-V族溝道晶體管的技術(shù)。在一些實(shí)施例中，該技術(shù)包括在Si襯底上的Ge/SiGe或III-V族偽襯底的初始均厚沉積，隨后在偽襯底中形成Ge/SiGe或III-V族材料中的另一種。例如，如果將Ge或SiGe均厚沉積在Si襯底上(例如，以形成p-MOS器件)，則Ge/SiGe偽襯底可以用作用于沉積III-V族材料的襯底(例如，以形成n-MOS器件)。在另一示例中，如果將III-V族材料均厚沉積在Si襯底上(例如，以形成n-MOS器件)，那么III-V族層可以用作用于沉積Ge/SiGe材料的偽襯底(例如，以形成p-MOS器件)。通過以均厚的形式在Si襯底上執(zhí)行Ge/SiGe或III-V族材料中的一種材料的初始沉積，可以實(shí)現(xiàn)較高質(zhì)量的沉積(與例如材料的非均厚沉積相比，例如在Si襯底上僅制造材料的鰭狀部結(jié)構(gòu)或溝道區(qū))。與在例如經(jīng)圖案化的Si晶圓上執(zhí)行蝕刻和熱處理相比，均厚沉積還在在偽襯底上執(zhí)行蝕刻和熱處理方面提供了較大的靈活性。另外，與在Si上沉積Ge/SiGe或III-V族材料相比，在III-V族材料上沉積Ge/SiGe以及在Ge/SiGe上沉積III-V族材料可以是有利的(例如，從至少兼容性的觀點(diǎn)來看)。

在其它實(shí)施例中，Ge/SiGe或III-V族材料的初始均厚沉積可以在與Si襯底相反的絕緣體襯底上執(zhí)行，以形成例如絕緣體上Ge(GOI)、絕緣體上SiGe(SGOI)或絕緣體上III-V族材料(例如，GaAsOI)結(jié)構(gòu)。在這樣的實(shí)施例中，隨后可以在形成的結(jié)構(gòu)上沉積Ge/SiGe或III-V族材料中的另一種材料，以例如在相同管芯上集成p-MOS和n-MOS器件兩者。如根據(jù)本公開內(nèi)容內(nèi)容將顯而易見的，本文公開的技術(shù)可以用于形成平面、鰭式和/或納米線晶體管構(gòu)造。在一些實(shí)施例中，使用本文所述的技術(shù)可以在相同管芯或集成電路上使用不同晶體管構(gòu)造的組合。例如，在實(shí)施例中，CMOS器件可以形成為包括Ge/SiGe溝道p-MOS器件和III-V族溝道n-MOS器件，其中，p-MOS或n-MOS器件其中之一具有鰭式構(gòu)造，并且另一個(gè)具有納米線構(gòu)造，如本文將更詳細(xì)地討論的。如本文中不同地使用的，均厚沉積包括材料(例如，偽襯底材料)的沉積或生長，其中，沉積的/生長的材料覆蓋了將使用本文所述技術(shù)來形成多個(gè)晶體管的襯底區(qū)域的相當(dāng)大的部分。在一些情況下，均厚沉積可以覆蓋整個(gè)晶圓或管芯或其它適當(dāng)尺寸的襯底，而在其它情況下，均厚沉積可以僅覆蓋將在其中形成晶體管的晶圓/管芯/襯底的區(qū)域。

在一些實(shí)施例中，Ge/SiGe材料(無論是均厚沉積在Si或絕緣體襯底上，還是沉積在III-V族偽襯底上)可以包括Ge和/或Si_1-xGe_x(例如，其中，x>0.8或0.4>x>0.2)。在一些實(shí)施例中，III-V族層(無論是均厚沉積在Si或絕緣體襯底上，還是沉積在Ge/SiGe偽襯底上)可以包括單一III-V族材料或III-V族材料的疊置體。例如，在一些實(shí)施例中，III-V族層可以包括砷化鎵(GaAs)或磷化銦(InP)的單層或者諸如InP/InGaAs/InAs之類的III-V族材料的多層疊置體。根據(jù)本公開內(nèi)容，許多其它Ge/SiGe和III-V族材料構(gòu)造將是顯而易見的。如本文中不同地論述的，取決于最終用途或目標(biāo)應(yīng)用，Ge/SiGe和III-V族材料可以是應(yīng)變的和/或包括摻雜。在一些實(shí)施例中，III-V族材料(無論是單層還是多層疊置體)可以包括靠近底部的p型摻雜和靠近頂部的n型摻雜，以例如產(chǎn)生內(nèi)置二極管，其阻止或阻礙漏電流流動(dòng)到III-V族材料沉積于其上的襯底/層。

在一些實(shí)施例中，在形成Ge/SiGe或III-V族偽襯底(例如，借助在Si或絕緣體層上的均厚沉積)之后，在襯底中形成鰭狀部并且執(zhí)行淺溝槽隔離。然后可以蝕刻掉期望被替換的鰭狀部的子集，并通過沉積Ge/SiGe或III-V族材料中的另一種材料來替換該鰭狀部的子集。在一些實(shí)施例中，可以針對(duì)該子集內(nèi)的每個(gè)鰭狀部的相當(dāng)大的部分或整體來執(zhí)行替換。然而，在其它實(shí)施例中，在例如替換金屬柵極(RMG)處理期間，可以僅僅替換該子集的溝道區(qū)。在一些這樣的實(shí)施例中，鰭狀部的子集(其溝道區(qū)被替換)的源極區(qū)和漏極區(qū)可以保持為原始的Ge/SiGe或III-V族襯底材料。

經(jīng)過分析(例如，使用掃描/透射電子顯微法(SEM/TEM)和/或組合映射)，根據(jù)一個(gè)或多個(gè)實(shí)施例配置的結(jié)構(gòu)或器件將有效地示出包括Si或絕緣體襯底的管芯包括Ge/SiGe溝道器件(例如，p-MOS器件)和III-V族溝道器件(例如，n-MOS器件)兩者，其中材料中的一種材料沉積在另一種材料上(例如，沉積在III-V族材料偽襯底上的Ge/SiGe，或沉積在Ge/SiGe偽襯底上的III-V族材料)。在一些情況下，器件可以是包括Ge/SiGe溝道器件(例如，p-MOS器件)和III-V族溝道器件(例如，n-MOS器件)兩者的CMOS器件。在一些實(shí)施例中，與例如選擇性地沉積Ge/SiGe或III-V族材料相比(例如，僅形成這種材料的鰭狀部)，在Si或絕緣體襯底上均厚沉積Ge/SiGe或III-V族偽襯底可以實(shí)現(xiàn)性能益處。與在Si襯底上沉積Ge/SiGe或III-V族材料相比，在III-V族偽襯底上沉積Ge/SiGe或者在Ge/SiGe偽襯底上沉積III-V族材料(例如，當(dāng)替換偽襯底鰭狀部的子集時(shí))也可以實(shí)現(xiàn)性能益處。這種性能益處可以包括改善的電載流子遷移率、提高的界面捕獲密度、以及摻雜劑遷移/隔離成位錯(cuò)的可能性(并潛在地由此導(dǎo)致總體短路)的減小或消除。根據(jù)本公開內(nèi)容，許多構(gòu)造和變化將是顯而易見的。

架構(gòu)和方法

圖1例示了根據(jù)本公開內(nèi)容的一個(gè)或多個(gè)實(shí)施例的形成集成電路的方法100。圖2A-H例示了根據(jù)各個(gè)實(shí)施例的在執(zhí)行圖1的方法100時(shí)形成的示例性結(jié)構(gòu)。盡管主要在形成鰭式晶體管構(gòu)造(例如，三柵極或finFET)的背景下描繪和說明了圖2A-H的結(jié)構(gòu)，但是本公開內(nèi)容不必受限于此。例如，根據(jù)本公開內(nèi)容顯而易見的是，這些技術(shù)可以用于形成平面、雙柵極、鰭式和/或納米線(或環(huán)柵或納米帶)晶體管構(gòu)造或其它適當(dāng)?shù)臉?gòu)造。圖3A-B，圖4A-B和圖5A-B例示了根據(jù)一些實(shí)施例的包括使用本文所述的技術(shù)形成的各種晶體管構(gòu)造的集成電路。

如在圖1中可見的，根據(jù)實(shí)施例，方法100包括執(zhí)行102，即Ge/SiGe或III-V族偽襯底210在Si或絕緣體襯底200上的均厚沉積，以形成圖2A中所示的示例性所得到的結(jié)構(gòu)。襯底200可以包括Si體襯底、絕緣體上硅(SOI)結(jié)構(gòu)或一些其它適當(dāng)?shù)亩鄬咏Y(jié)構(gòu)，其中，頂部層是Si，并且可以用作可以在其之上沉積偽襯底210的襯底。襯底200還可以是絕緣體，例如氧化物材料或電介質(zhì)材料或一些其它電絕緣材料，在其之上形成偽襯底210。在襯底200是絕緣體的實(shí)施例中，例如偽襯底210在絕緣體200上的沉積可以形成絕緣體上鍺(GOI)、絕緣體上硅鍺(SGOI)或絕緣體上III-V族材料(例如，GaAsOI)結(jié)構(gòu)。均厚沉積102可以包括化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、液相外延(LPE)、物理氣相沉積(PVD)、分子束外延(MBE)、或允許在襯底200上形成偽襯底210的任何其它適當(dāng)?shù)墓に?。在一些情況下，可以非原位或原位地執(zhí)行化學(xué)和/或熱處理以準(zhǔn)備襯底200的表面以用于偽襯底210的均厚外延沉積102。均厚沉積102可以包括偽襯底210材料的恒定沉積，或者其可以包括分級(jí)沉積(graded deposition)或多層沉積(例如，以減小偽襯底210的穿透位錯(cuò)密度)。均厚沉積102可以包括周期性或后沉積退火，并且可以包括后沉積拋光以恢復(fù)偽襯底210的表面光滑度。

偽襯底210可以包括Ge/SiGe或至少一種III-V族材料，如前所述。在偽襯底210包括Ge/SiGe材料的一些實(shí)施例中，偽襯底210可以包括Ge和/或Si_1-xGe_x(例如，其中，x>0.8或0.4>x>0.2)。例如，在一些實(shí)施例中，偽襯底210可以包括單個(gè)Ge層或單個(gè)SiGe層、或者包括Ge和/或SiGe的分級(jí)或多層疊置體(例如，包括SiGe層的多層疊置體，該SiGe層具有不同百分比的Ge)。在偽襯底210包括III-V族材料的一些實(shí)施例中，偽襯底210可以包括單一III-V族材料或III-V族材料的疊置體。例如，在一些實(shí)施例中，偽襯底210可以包括單層的砷化鎵(GaAs)、磷化銦(InP)、砷化銦(InAs)、砷化銦鎵(InGaAs)、砷化鋁(AlAs)或砷化銦鋁(InAlAs)或任何其它適當(dāng)?shù)腎II-V族材料。在其它實(shí)施例中，偽襯底210可以包括諸如InP/InGaAs/InAs、GaAs/InP/InAs、GaAs/InGaAs/InAs、GaAs/InAlAs/InAs、InP/InGaAs/InP、GaAs/InAs、GaAs/InGaAs或InP/InGaAs之類的III-V族材料的多層疊置體，或包含兩種或更多種III-V族材料的任何其它適當(dāng)?shù)亩鄬盈B置體。在偽襯底210是III-V族多層疊置體的這種實(shí)施例中，例如可以在疊置體的底部附近使用高帶隙III-V族材料(例如，以有助于減少到地的漏電流)，該高帶隙III-V族材料例如是GaAs、InP、InAlAs、或AlAs。此外，III-V族多層疊置體可以在疊置體的頂部附近采用低帶隙III-V族材料(例如，以有助于與疊置體接觸)，該低帶隙III-V族材料例如是InAs或InGaAs。

取決于最終用途或目標(biāo)應(yīng)用，如本文中不同地討論的，Ge/SiGe和III-V族材料可以是應(yīng)變的和/或經(jīng)摻雜的。根據(jù)本公開內(nèi)容將是顯而易見的是，偽襯底210的部分的摻雜也可以在方法100中的另一階段發(fā)生。在一些實(shí)施例中，III-V族材料(無論是單層還是多層疊置體)可以包括底部附近的p型摻雜和頂部附近的n型摻雜，以例如產(chǎn)生阻止或阻礙漏電流流動(dòng)到襯底210的內(nèi)置二極管。

根據(jù)實(shí)施例，方法100繼續(xù)圖案化104偽襯底210中的鰭狀部212并執(zhí)行淺溝槽隔離(STI)，以形成圖2B中所示的得到的示例性結(jié)構(gòu)。圖案化或形成104鰭狀部212可以包括任何數(shù)量的掩蔽/蝕刻工藝、和/或任何其它適當(dāng)?shù)募夹g(shù)。例如，在該示例性實(shí)施例中，執(zhí)行STI溝槽蝕刻工藝以形成鰭狀部212。在執(zhí)行STI溝槽蝕刻之后，在該示例性實(shí)施例中，用STI氧化物230填充溝槽，并且將結(jié)構(gòu)拋光平坦以形成圖2B中所示的結(jié)構(gòu)。要注意的是，在該示例性實(shí)施例中，鰭狀部212形成為使得偽襯底材料210仍然存在于STI材料230下方。還要注意的是，雖然在該示例性實(shí)施例中僅示出四個(gè)鰭狀部，但是取決于最終用途或目標(biāo)應(yīng)用，可以在偽襯底210中形成具有不同或一致的形狀和尺寸的任何數(shù)量的鰭狀部212。

根據(jù)實(shí)施例，方法100繼續(xù)對(duì)想要保留/保持的鰭狀部212上的硬掩模240進(jìn)行圖案化106，以形成圖2C中所示的得到的示例性結(jié)構(gòu)。圖案化104可以包括任何數(shù)量的掩蔽/蝕刻工藝、和/或任何其它適當(dāng)?shù)募夹g(shù)。硬掩模240可以由任何適當(dāng)?shù)牟牧蠘?gòu)成，該任何適當(dāng)?shù)牟牧侠缡堑仭Ｒ⒁獾氖?，在該示例性?shí)施例中，鰭狀部212每隔一個(gè)便具有在其上圖案化的硬掩模240，如可以看到的，因?yàn)樵谠撌纠郧闆r下想要保留這些鰭狀部。然而，取決于最終用途或目標(biāo)應(yīng)用，可以執(zhí)行圖案化106，以使得硬掩模240在不同組的鰭狀部上方。還要注意的是，如本文將要討論的，在該示例性實(shí)施例中將想要被替換的鰭狀部表示為212'。

根據(jù)實(shí)施例，方法100繼續(xù)蝕刻108想要被替換的鰭狀部212'，以產(chǎn)生溝槽250，如可以在圖2D中所示的示例性結(jié)構(gòu)中看到的?？梢允褂萌魏芜m當(dāng)?shù)奈g刻技術(shù)來執(zhí)行蝕刻108，例如各種干法和/或濕法蝕刻工藝。在一些實(shí)施例中，可以原位/在沒有空氣隔斷的情況下執(zhí)行蝕刻108，而在其它實(shí)施例中，可以非原位執(zhí)行蝕刻108。

根據(jù)實(shí)施例，方法100繼續(xù)在溝槽250中沉積Ge/SiGe或III-V族材料220中的另一種材料，以形成圖2E中所示的所得的示例性結(jié)構(gòu)。替換材料220的沉積110可以包括本文所述的任何沉積工藝(例如，CVD、ALD、LPE、PVD、MBE)或任何其它適當(dāng)?shù)某练e工藝。如在圖2E中可見的，在該示例性實(shí)施例中，沉積110是選擇性沉積，以使得替換材料220僅保留在溝槽250中(而不保留在STI材料230或硬掩模材料240上)。沉積110可以包括替換材料220的恒定沉積，或者其可以包括分級(jí)或多層沉積。在該示例性實(shí)施例中，替換沉積材料220取決于偽襯底210的材料。例如，如果偽襯底210包括Ge/SiGe材料，則替換材料220包括III-V族材料。在另一示例中，如果偽襯底210包括III-V族材料，則替換材料220包括Ge/SiGe材料。本文關(guān)于用于偽襯底210的Ge/SiGe和III-V族材料的討論同樣適用于替換材料220。例如，替換材料220可以包括單一Ge/SiGe或III-V族材料或者多層疊置體，如本文中不同地描述的。此外，取決于最終用途或目標(biāo)應(yīng)用，替換材料220可以是應(yīng)變的和/或摻雜的。

根據(jù)實(shí)施例，方法100繼續(xù)去除112硬掩模240并平坦化/拋光替換材料220，以形成圖2F中所示的所得的示例性結(jié)構(gòu)?？梢允褂萌魏芜m當(dāng)?shù)募夹g(shù)去除硬掩模240，并且在一些情況下，當(dāng)對(duì)結(jié)構(gòu)進(jìn)行平坦化時(shí)可以去除硬掩模240。可以執(zhí)行拋光工藝，例如以恢復(fù)表面平滑度；然而，不必執(zhí)行這個(gè)工藝。如圖2F中可見的，替換材料220已經(jīng)形成至在每個(gè)鰭狀部222的任一側(cè)上具有STI材料230的鰭狀部222中。因此，該結(jié)構(gòu)具有Ge/SiGe材料和III-V族材料的交替鰭狀部，因?yàn)轹挔畈?12或222中的任一個(gè)是Ge/SiGe材料，而鰭狀部212或222中的另一個(gè)是III-V族材料。

根據(jù)實(shí)施例，方法100繼續(xù)使STI材料230凹陷114以允許鰭狀部212和222在STI平面之上露出，形成圖2G中所示的所得的示例性結(jié)構(gòu)?？梢允褂萌魏芜m當(dāng)?shù)募夹g(shù)執(zhí)行使STI材料230凹陷114，這可以有利于鰭式和納米線晶體管構(gòu)造，如根據(jù)本公開內(nèi)容顯而易見的。然而，在使用方法100來形成平面晶體管構(gòu)造的實(shí)施例中，可以不執(zhí)行凹陷工藝114，因此凹陷工藝114是可任選的。在替代實(shí)施例中，圖2G中所示的結(jié)構(gòu)可以是替換柵極部分內(nèi)部的視圖，其中，僅替換了柵極下方的偽襯底鰭狀部212的有源部分或溝道區(qū)。如將在本文中更詳細(xì)地討論的，在圖3B、4B和5B中示出了其中僅替換溝道區(qū)的這樣的得到的結(jié)構(gòu)的示例。例如，如圖3B、4B和5B中所示的這種結(jié)構(gòu)可以與替換了整個(gè)偽襯底鰭狀部的圖3A、4A和5A相比較。要注意的是，在替換整個(gè)鰭狀部的實(shí)施例中，可以在執(zhí)行任何柵極處理之前執(zhí)行替換。還要注意的是，在只替換偽襯底鰭狀部的有源部分/溝道區(qū)的實(shí)施例中，當(dāng)已經(jīng)去除虛設(shè)柵極以暴露出偽襯底鰭狀部的溝道區(qū)時(shí)，可以在柵極處理期間執(zhí)行替換。

方法100繼續(xù)完成116一個(gè)或多個(gè)晶體管的形成。根據(jù)實(shí)施例，可以執(zhí)行各種不同的工藝以完成116一個(gè)或多個(gè)晶體管的形成，并且這種工藝可以包括在鰭狀部212和222上形成柵極或柵極疊置體250，如圖2H中可見的。柵極250的形成可以包括虛設(shè)柵極氧化物沉積、虛設(shè)柵極電極(例如，多晶硅)沉積和圖案化硬掩模沉積。附加的處理可以包括圖案化虛設(shè)柵極和沉積/蝕刻間隔體材料。在這些工藝之后，該方法可以繼續(xù)進(jìn)行絕緣體沉積、平坦化、以及隨后的虛設(shè)柵極電極和柵極氧化物去除，以暴露出晶體管的溝道區(qū)，例如針對(duì)替換金屬柵極工藝所做的。在打開溝道區(qū)之后，虛設(shè)柵極氧化物和電極可以分別用例如高k電介質(zhì)和替換金屬柵極來替換。然后可以執(zhí)行源極接觸部溝槽/漏極接觸部溝槽處理循環(huán)，其可以包括例如源極/漏極金屬接觸部或接觸部層的沉積。如根據(jù)本公開內(nèi)容將顯而易見的是，方法100可以包括各種適當(dāng)?shù)母郊踊蛱鎿Q工藝。

圖3A例示了根據(jù)實(shí)施例的包括具有鰭式構(gòu)造的兩個(gè)晶體管的集成電路，第一晶體管包括Ge/SiGe或III-V族材料，并且第二晶體管包括Ge/SiGe或III-V族材料中的另一種材料。如可見的，集成電路包括襯底200、偽襯底210、鰭狀部212和222及分隔鰭狀部的STI 230，所有這些都已經(jīng)參考圖2A-H在前面進(jìn)行了說明。集成電路還包括在柵極電極254下方直接形成的柵極電極254和柵極電介質(zhì)(為了便于圖示而未示出)?？梢允褂萌魏芜m當(dāng)?shù)募夹g(shù)并且可以利用任何適當(dāng)?shù)牟牧蟻硇纬蓶艠O電介質(zhì)和柵極電極。例如，柵極疊置體可以在替換金屬柵極工藝期間形成，如前所述，并且這個(gè)工藝可以包括任何適當(dāng)?shù)某练e技術(shù)(例如，CVD、PVD等)。此外，柵極電極可以包括各種各樣的材料，例如多晶硅或各種適當(dāng)?shù)慕饘倩蚪饘俸辖?，例如鋁(Al)、鎢(W)、鈦(Ti)或銅(Cu)。還如可見的，在柵極疊置體周圍形成間隔體256和硬掩模258。鰭狀部212和222的源極區(qū)/漏極區(qū)還包括接觸部260，其可以在執(zhí)行源極/漏極接觸部溝槽蝕刻以暴露出這些區(qū)域之后形成?？梢允褂美绻杌に?通常，接觸部金屬的沉積和隨后的退火)形成接觸部260。

如在圖3A中可見的，鰭狀部212和222的溝道區(qū)312和322在形狀和材料上分別匹配它們各自的鰭狀部。例如，如果偽襯底210包括如本文不同地描述的Ge/SiGe，則由偽襯底210形成的鰭狀部212也包括Ge/SiGe，并且鰭狀部212的溝道區(qū)312也包括Ge/SiGe。在這個(gè)示例中，形成在偽襯底210上的鰭狀部222包括III-V族材料，并且鰭狀部222的溝道區(qū)322也包括III-V族材料。此外，在這個(gè)示例中，Ge/SiGe溝道區(qū)312可以被p型摻雜(例如，以形成p-MOS晶體管)，并且III-V族溝道區(qū)322可以被n型摻雜(例如，以形成n-MOS晶體管)。在另一示例中，如果偽襯底210包括如本文不同地描述的III-V族材料，則由偽襯底210形成的鰭狀部212也包括III-V族材料，并且鰭狀部212的溝道區(qū)312也包括III-V族材料。在這個(gè)示例中，形成在偽襯底210上的鰭狀部222包括Ge/SiGe，并且鰭狀部222的溝道區(qū)322也包括Ge/SiGe。此外，在這樣的示例中，III-V族溝道區(qū)312可以被n型摻雜(例如，以形成n-MOS晶體管)，并且Ge/SiGe溝道區(qū)322可以被p型摻雜(例如，以形成p-MOS晶體管)。例如取決于摻雜的材料、期望的n型或p型摻雜結(jié)果和/或目標(biāo)應(yīng)用，可以使用任何適當(dāng)?shù)募夹g(shù)和摻雜劑來執(zhí)行本文中不同地描述的摻雜。例如，僅舉幾個(gè)示例，用于Ge/SiGe的p型摻雜劑可以包括硼(B)、鋁(Al)、鎵(Ga)和/或銦(In)。此外，僅舉幾個(gè)示例，用于III-V族材料的n型摻雜劑可以包括碳(C)、硅(Si)、鍺(Ge)、錫(Sn)、硒(Se)和/或碲(Te)。根據(jù)本公開內(nèi)容，許多不同的摻雜方案是顯而易見的。

圖3B例示了根據(jù)實(shí)施例的包括具有鰭式構(gòu)造的兩個(gè)晶體管的集成電路，第一晶體管包括Ge/SiGe或III-V族材料，并且第二晶體管包括源極區(qū)/漏極區(qū)和溝道區(qū)，該源極區(qū)/漏極區(qū)包括Ge/SiGe或III-V族材料，該溝道區(qū)包括Ge/SiGe或III-V族材料中的另一種材料。在該示例性實(shí)施例中，在替換金屬柵極工藝期間執(zhí)行偽襯底材料210的替換，以使得僅替換鰭狀部212'的溝道區(qū)。這可以通過以下過程來實(shí)現(xiàn)：維持圖2B中的鰭狀部212不變、執(zhí)行STI 240的凹陷(例如，如參考圖2G所述的)、然后在暴露出溝道區(qū)的同時(shí)(例如，在替換金屬柵極處理期間)僅僅替換偽襯底鰭狀部的子集的有源部分或溝道區(qū)。在這種情況下，僅替換鰭狀部212的溝道區(qū)的子集，以形成包括替換溝道區(qū)322的鰭狀部212'，如圖3B中所示的。此外，在這個(gè)示例性情況下并且如前所述，圖2G可以表示在僅替換偽襯底鰭狀部的子集的溝道區(qū)之后柵極電極溝槽內(nèi)部的暴露出的溝道區(qū)。要注意的是，在圖3B中所示的示例性實(shí)施例中，晶體管的源極區(qū)/漏極區(qū)包括相同的材料(Ge/SiGe或III-V族材料之一)，而溝道區(qū)包括不同的材料(其中，一個(gè)包括Ge/SiGe或III-V族材料，而另一個(gè)包括Ge/SiGe或III-V族材料中的另一種材料)。

圖4A例示了根據(jù)實(shí)施例的與圖3A中所示的集成電路類似的集成電路，除了晶體管具有納米線構(gòu)造之外。與基于鰭狀部的晶體管類似地配置納米線晶體管(有時(shí)稱為環(huán)柵或納米帶)，但不是柵極在三側(cè)上的鰭式溝道區(qū)(因此，存在三個(gè)有效柵極)，而是使用一個(gè)或多個(gè)納米線并且柵極材料通常在所有側(cè)上圍繞納米線。取決于具體設(shè)計(jì)，一些納米線晶體管具有例如四個(gè)有效柵極。如在圖4A中可見的，晶體管均具有納米線溝道架構(gòu)412和422，其中每個(gè)具有兩個(gè)納米線，盡管其它實(shí)施例可以具有任何數(shù)量的納米線。例如，在去除虛設(shè)柵極之后在替換金屬柵極工藝期間，在暴露出溝道區(qū)時(shí)，可以形成納米線412和422。在這個(gè)示例中，Ge/SiGe和/或III-V族材料鰭狀部可以是多層結(jié)構(gòu)，以有助于從鰭式結(jié)構(gòu)到納米線結(jié)構(gòu)的轉(zhuǎn)變。在示例性情況下，可以形成III-V多層疊置體，例如GaAs/InGaAs或InP/InGaAs，其中，蝕刻掉GaAs或InP層以形成InGaAs納米線。然而，如根據(jù)本公開內(nèi)容將顯而易見的是，許多不同的材料和技術(shù)可以用于形成Ge/SiGe或III-V族材料納米線溝道架構(gòu)。

圖4B例示了根據(jù)實(shí)施例的與圖3B中所示的集成電路類似的集成電路，除了晶體管具有納米線構(gòu)造之外。要注意的是，在該示例性實(shí)施例中，晶體管的源極區(qū)/漏極區(qū)包括相同的材料(Ge/SiGe或III-V族材料其中之一)，而溝道區(qū)包括不同的材料(其中，一個(gè)包括Ge/SiGe或III-V族材料，而另一個(gè)包括Ge/SiGe或III-V族材料中的另一種材料)。

圖5A-B分別例示了根據(jù)一些實(shí)施例的與圖3A-B中所示的集成電路類似的集成電路，除了晶體管中的一個(gè)晶體管具有鰭式構(gòu)造而另一個(gè)具有納米線構(gòu)造之外。圖5A-B中的實(shí)施例例示了可以在同一集成電路上形成不同的晶體管構(gòu)造。在這些示例性實(shí)施例中，集成電路包括由與偽襯底210相同的材料構(gòu)成的鰭式溝道區(qū)312以及由與偽襯底材料210不同的材料構(gòu)成的納米線溝道區(qū)422。作為兩種不同的構(gòu)造而提供這些實(shí)施例；然而，可以形成任何數(shù)量的構(gòu)造，包括具有平面、雙柵極、鰭式和/或納米線晶體管構(gòu)造的集成電路。在圖3A-B、圖4A-B和圖5A-B中示出的任何實(shí)施例中(或根據(jù)本公開內(nèi)容將顯而易見的任何其它適當(dāng)?shù)臉?gòu)造)，兩個(gè)晶體管可以形成CMOS器件。

示例性系統(tǒng)

圖6例示了根據(jù)示例性實(shí)施例的借助于使用本文所公開的技術(shù)形成的集成電路結(jié)構(gòu)或器件實(shí)施的計(jì)算系統(tǒng)1000。如可見的，計(jì)算系統(tǒng)1000容納母板1002。母板1002可以包括多個(gè)部件，包括但不限于，處理器1004和至少一個(gè)通信芯片1006，其中的每一個(gè)都可以物理耦合并電耦合到母板1002或者以其它方式集成于其中。應(yīng)當(dāng)意識(shí)到的是，母板1002可以是例如任何印刷電路板，無論是主板、安裝在主板上的子板還是系統(tǒng)1000的唯一的板等。

取決于其應(yīng)用，計(jì)算系統(tǒng)1000可以包括一個(gè)或多個(gè)其它部件，其可以物理耦合并電耦合到母板1002，或者可以不物理耦合并電耦合到母板1002。這些其它部件可以包括，但不限于，易失性存儲(chǔ)器(例如，DRAM)、非易失性存儲(chǔ)器(例如，ROM)、圖形處理器、數(shù)字信號(hào)處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、相機(jī)和大容量?jī)?chǔ)存設(shè)備(例如，硬盤驅(qū)動(dòng)器、光盤(CD)、數(shù)字多功能光盤(DVD)等等)。包括在計(jì)算系統(tǒng)1000中的部件中的任何部件可以包括根據(jù)示例性實(shí)施例使用所公開的技術(shù)形成的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件。在一些實(shí)施例中，多個(gè)功能可以集成到一個(gè)或多個(gè)芯片中(例如，要注意的是，通信芯片1006可以是處理器1004的部分或以其它方式集成到處理器1004中)。

通信芯片1006可以實(shí)現(xiàn)用于往返于計(jì)算系統(tǒng)1000進(jìn)行數(shù)據(jù)傳送的無線通信。術(shù)語“無線”及其派生詞可以用于描述可以通過使用穿過非固態(tài)介質(zhì)的經(jīng)調(diào)制電磁輻射來傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并非暗示相關(guān)聯(lián)的設(shè)備不包含任何線，盡管在一些實(shí)施例中它們可能不包含。通信芯片1006可以實(shí)施多種無線標(biāo)準(zhǔn)或協(xié)議中的任何無線標(biāo)準(zhǔn)或協(xié)議，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE802.16族)、IEEE 802.20、長期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、其派生物、以及被指定為3G、4G、5G及更先進(jìn)的任何其它無線協(xié)議。計(jì)算系統(tǒng)1000可以包括多個(gè)通信芯片1006。例如，第一通信芯片1006可以專用于較短距離的無線通信，例如Wi-Fi和藍(lán)牙，而第二通信芯片1006可以專用于較長距離的無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。

計(jì)算系統(tǒng)1000的處理器1004包括封裝在處理器1004內(nèi)的集成電路管芯。在一些實(shí)施例中，處理器的集成電路管芯包括借助于使用如本文中不同地描述的所公開的技術(shù)形成的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件實(shí)施的板上電路。術(shù)語“處理器”可以指代任何設(shè)備或設(shè)備的部分，其處理例如來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)以將該電子數(shù)據(jù)轉(zhuǎn)換為可以存儲(chǔ)在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)。

通信芯片1006也可以包括封裝在通信芯片1006內(nèi)的集成電路管芯。根據(jù)一些這樣的示例性實(shí)施例，通信芯片的集成電路管芯包括使用如本文中不同地描述的所公開的技術(shù)形成的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件。根據(jù)本公開內(nèi)容將意識(shí)到，要注意的是，多標(biāo)準(zhǔn)無線能力可以直接集成到處理器1004中(例如，其中，任何芯片1006的功能被集成到處理器1004中，而不是具有單獨(dú)的通信芯片)。還要注意的是，處理器1004可以是具有這種無線能力的芯片組。簡(jiǎn)言之，可以使用任何數(shù)量的處理器1004和/或通信芯片1006。同樣，任何一個(gè)芯片或芯片組可以具有集成在其中的多個(gè)功能。

在各個(gè)實(shí)施方式中，計(jì)算設(shè)備1000可以是膝上型電腦、上網(wǎng)本電腦、筆記本電腦、智能電話、平板電腦、個(gè)人數(shù)字助理(PDA)、超移動(dòng)PC、移動(dòng)電話、臺(tái)式計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描器、監(jiān)視器、機(jī)頂盒、娛樂控制單元、數(shù)碼相機(jī)、便攜式音樂播放器、或數(shù)字視頻記錄器、或者處理數(shù)據(jù)或采用使用如本文中不同地描述的所公開的技術(shù)形成的一個(gè)或多個(gè)集成電路結(jié)構(gòu)或器件的任何其它電子設(shè)備。

其它示例性實(shí)施例

以下示例涉及其它實(shí)施例，依據(jù)這些實(shí)施例許多變更和構(gòu)造是顯而易見的。

示例1是一種集成電路，包括：硅(Si)或絕緣體襯底；偽襯底，所述偽襯底形成在所述襯底上，并且包括以下材料中的一種材料：鍺(Ge)和/或硅鍺(SiGe)，或者至少一種III-V族材料；第一晶體管，所述第一晶體管包括溝道區(qū)，所述第一晶體管溝道區(qū)由所述偽襯底的部分形成并且包括所述偽襯底材料；以及第二晶體管，所述第二晶體管包括溝道區(qū)，所述第二晶體管溝道區(qū)形成在所述偽襯底上并且包括以下材料中的另一種材料：Ge和/或SiGe，或者至少一種III-V族材料。

示例2包括示例1的主題，其中，所述偽襯底被均厚沉積在所述襯底上。

示例3包括示例1-2中任一項(xiàng)的主題，其中，所述Ge和/或SiGe溝道區(qū)被p型摻雜，并且所述III-V族溝道區(qū)被n型摻雜。

示例4包括示例1-3中任一項(xiàng)的主題，其中，具有Ge和/或SiGe溝道區(qū)的晶體管由Si_1-xGe_x構(gòu)成，其中，x>0.8或0.4>x>0.2。

示例5包括示例1-4中任一項(xiàng)的主題，其中，所述第二晶體管包括形成在所述襯底上并且包括有所述第二晶體管溝道區(qū)材料的源極區(qū)/漏極區(qū)。

示例6包括示例1-4中任一項(xiàng)的主題，其中，所述第二晶體管包括由所述偽襯底的部分形成的并且包括有所述偽襯底材料的源極區(qū)/漏極區(qū)。

示例7包括示例1-6中任一項(xiàng)的主題，其中，所述至少一種III-V族材料包括至少兩種III-V族材料的疊置體。

示例8包括示例7的主題，其中，所述疊置體中的底部材料是砷化鎵(GaAs)、磷化銦(InP)、砷化鋁(AlAs)和砷化銦鋁(InAlAs)中的一種。

示例9包括示例7-8中任一項(xiàng)的主題，其中，所述疊置體中的頂部材料是砷化銦鎵(InGaAs)和砷化銦(InAs)中的一種。

示例10包括示例1-9中任一項(xiàng)的主題，其中，所述至少一種III-V族材料在底部附近被p型摻雜并且在頂部附近被n型摻雜。

示例11包括示例1-10中任一項(xiàng)的主題其中，所述第一晶體管和所述第二晶體管的至少其中之一具有鰭式構(gòu)造。

示例12包括示例1-11中任一項(xiàng)的主題，其中，所述第一晶體管和所述第二晶體管的至少其中之一具有納米線或納米帶構(gòu)造。

示例13是一種包括示例1-12中任一項(xiàng)的主題的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件。

示例14是一種包括示例1-12中任一項(xiàng)的主題的計(jì)算系統(tǒng)。

示例15是一種集成電路，包括：硅(Si)或絕緣體襯底；偽襯底，所述偽襯底形成在所述襯底上，并且包括以下材料中的一種材料：鍺(Ge)和/或硅鍺(SiGe)，或者至少一種III-V族材料；第一鰭狀部，所述第一鰭狀部由所述偽襯底形成；以及第二鰭狀部，所述第二鰭狀部形成在所述偽襯底上并且包括以下材料中的另一種材料：Ge和/或SiGe，或者至少一種III-V族材料。

示例16包括示例15的主題，還包括：第一晶體管，所述第一晶體管形成在所述第一鰭狀部上；以及第二晶體管，所述第二晶體管形成在所述第二鰭狀部上。

示例17包括示例15的主題，還包括：第一晶體管，所述第一晶體管包括由所述第一鰭狀部形成的溝道區(qū)；以及第二晶體管，所述第二晶體管包括由所述第二鰭狀部形成的溝道區(qū)。

示例18包括示例16-17中任一項(xiàng)的主題，其中，所述第一晶體管是p-MOS晶體管，并且所述第二晶體管是n-MOS晶體管。

示例19包括示例16-18中任一項(xiàng)的主題，其中，所述第一鰭狀部和所述第二鰭狀部的其中之一的至少部分形成為一個(gè)或多個(gè)納米線或納米帶。

示例20包括示例15-19中任一項(xiàng)的主題，所述偽襯底被均厚沉積在所述襯底上。

示例21包括示例15-20中任一項(xiàng)的主題，其中，包括Ge和/或SiGe鰭狀部由Si_1-xGe_x構(gòu)成，其中，x>0.8或0.4>x>0.2。

示例22包括示例15-21中任一項(xiàng)的主題，其中，所述至少一種III-V族材料包括至少兩種III-V族材料的疊置體。

示例23包括示例22的主題，其中，所述疊置體中的底部材料是砷化鎵(GaAs)、磷化銦(InP)、砷化鋁(AlAs)和砷化銦鋁(InAlAs)中的一種。

示例24包括示例22-23中任一項(xiàng)的主題，其中，所述疊置體中的頂部材料是砷化銦鎵(InGaAs)和砷化銦(InAs)中的一種。

示例25包括示例15-24中任一項(xiàng)的主題，其中，所述至少一種III-V族材料在所述底部附近被p型摻雜并且在所述頂部附近被n型摻雜。

示例26是一種形成集成電路的方法，所述方法包括：在硅(Si)或絕緣體襯底上均厚沉積偽襯底，所述偽襯底包括以下材料中的一種材料：鍺(Ge)和/或硅鍺(SiGe)，或者至少一種III-V族材料；將所述偽襯底圖案化成多個(gè)鰭狀部；以及利用替換材料來替換所述多個(gè)鰭狀部的子集內(nèi)的每個(gè)鰭狀部的至少部分，所述替換材料包括以下材料中的另一種材料：Ge和/或SiGe，或者至少一種III-V族材料。

示例27包括示例26的主題，還包括：在由所述偽襯底材料形成的鰭狀部上形成第一組一個(gè)或多個(gè)晶體管；在被替換的鰭狀部的子集上形成第二組一個(gè)或多個(gè)晶體管。

示例28包括示例26-27中任一項(xiàng)的主題，將所述偽襯底圖案化成多個(gè)鰭狀部包括：蝕刻淺溝槽隔離(STI)溝槽；利用STI氧化物來填充所述STI溝槽；以及執(zhí)行平坦化和/或拋光工藝。

示例29包括示例26-28中任一項(xiàng)的主題，其中，替換所述多個(gè)鰭狀部的子集的至少部分包括：圖案化所述子集外的所有鰭狀部上的硬掩模；蝕刻所述子集；以及沉積所述替換材料。

示例30包括示例29的主題，其中，替換所述多個(gè)鰭狀部的子集還包括：去除所述硬掩模；以及執(zhí)行平坦化和/或拋光工藝。

示例31包括示例26-30中任一項(xiàng)的主題，其中，所述均厚沉積包括分級(jí)沉積或多層沉積。

示例32包括示例26-31中任一項(xiàng)的主題，其中，僅替換所述多個(gè)鰭狀部的子集內(nèi)的每個(gè)鰭狀部的部分，所述部分由用于隨后形成的晶體管的溝道區(qū)構(gòu)成。

示例33包括示例26-32中任一項(xiàng)的主題，還包括將每個(gè)鰭狀部的至少部分形成為一個(gè)或多個(gè)納米線。

示例34包括示例26-32中任一項(xiàng)的主題，還包括利用一個(gè)或多個(gè)納米線來替換每個(gè)鰭狀部的至少部分。

示例35包括示例26-32中任一項(xiàng)的主題，還包括：在以下兩者中的一者上形成一個(gè)或多個(gè)鰭式晶體管：鰭狀部的所述子集或所述子集外的鰭狀部；以及在以下兩者中的另一者上形成一個(gè)或多個(gè)納米線晶體管：鰭狀部的所述子集或所述子集外的鰭狀部。

示例36包括示例26-35中任一項(xiàng)的主題，還包括：在以下兩者中的一者上形成一個(gè)或多個(gè)p-MOS晶體管：鰭狀部的所述子集或所述子集外的鰭狀部；以及在以下兩者中的另一者上形成一個(gè)或多個(gè)n-MOS晶體管：鰭狀部的所述子集或所述子集外的鰭狀部。

出于例示和說明的目的呈現(xiàn)了示例性實(shí)施例的上述說明。其并非旨在是窮盡性的或?qū)⒈竟_內(nèi)容限制為所公開的精確形式。根據(jù)本公開內(nèi)容，許多修改和變型是可能的。其旨在本公開內(nèi)容的范圍不受該具體實(shí)施方式的限制，而是由所附權(quán)利要求來限定。要求本申請(qǐng)優(yōu)先權(quán)的未來提交的申請(qǐng)可以以不同的方式要求保護(hù)所公開的主題，并且通?？梢园ㄈ绫疚闹胁煌毓_或以其它方式論述的一個(gè)或多個(gè)限制的任何集合。