本申請(qǐng)要求享有于2014年6月16日提交的共同未決美國臨時(shí)專利申請(qǐng)No.62/012,822的較早申請(qǐng)日的權(quán)益，該申請(qǐng)以引用的方式并入本文中。

技術(shù)領(lǐng)域

集成電路，更具體而言，單片式三維集成電路。

背景技術(shù)：

單片式集成電路(IC)通常包括多個(gè)晶體管，例如，在諸如硅晶圓之類的平面襯底上方制造的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。由于MOSFET柵極尺寸現(xiàn)在低于20nm，IC尺寸的橫向縮放變得更加困難。隨著器件大小繼續(xù)減小，將達(dá)到一個(gè)點(diǎn)，即繼續(xù)進(jìn)行標(biāo)準(zhǔn)平面縮放變得不切實(shí)際。這一拐點(diǎn)可能是由于經(jīng)濟(jì)或物理的原因，例如過高的電容或基于量子的變化性。第三維度的堆疊器件(通常稱為垂直縮放或三維(3D)集成)是通往較大的晶體管密度的有前途的路徑。

附圖說明

圖1示出了包括嵌入互連區(qū)域中的存儲(chǔ)器器件的單片式3D IC的一個(gè)實(shí)施例。

圖2示出了包括器件層或襯底以及與器件層并置的多個(gè)第一互連件的結(jié)構(gòu)的實(shí)施例的橫截面?zhèn)纫晥D。

圖3示出了在將該結(jié)構(gòu)連接到載體晶圓之后的圖2的結(jié)構(gòu)。

圖4示出了在從該結(jié)構(gòu)去除襯底的部分之后的圖3的結(jié)構(gòu)。

圖5示出了在器件層的與第一多個(gè)互連件相對(duì)側(cè)上引入多個(gè)第二互連件之后的圖4的結(jié)構(gòu)的第一橫截面?zhèn)纫晥D。

圖6示出了在器件層的與第一多個(gè)互連件相對(duì)側(cè)上引入多個(gè)第二互連件之后的圖4的結(jié)構(gòu)的第二橫截面?zhèn)纫晥D。

圖7是實(shí)施一個(gè)或多個(gè)實(shí)施例的內(nèi)插件。

圖8例示了計(jì)算設(shè)備的實(shí)施例。

具體實(shí)施方式

公開了一種集成電路(IC)以及形成和使用IC的方法。在一個(gè)實(shí)施例中，描述了一種單片式三維(3D)IC及其制造和使用方法，在一個(gè)實(shí)施例中，該單片式三維(3D)IC包括器件層的相對(duì)側(cè)上的多個(gè)第一互連件和多個(gè)第二互連件，其中多個(gè)第二互連件的尺寸(例如，厚度尺寸)反映特定互連件的體積，在一個(gè)實(shí)施例中，該特定互連件出于互連件實(shí)現(xiàn)的功能、目的或操作(例如，電力分配、全局時(shí)鐘分布、器件層到達(dá)(access))而被選擇。在一個(gè)實(shí)施例中，多個(gè)第二互連件中的互連件的尺寸與其相對(duì)于器件層的位置有關(guān)，并且這樣的尺寸從多個(gè)第二互連件的初始互連件到第二多個(gè)互連件的最后的互連件而增大。

在以下描述中，將使用本領(lǐng)域技術(shù)人員常用的術(shù)語來描述例示性實(shí)施方式的各個(gè)方面，以向本領(lǐng)域其他技術(shù)人員傳達(dá)其工作的實(shí)質(zhì)。然而，對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是，可以僅利用所述方面中的一些一些來實(shí)踐實(shí)施例。出于解釋的目的，闡述了具體的數(shù)字、材料和配置，以便提供對(duì)例示性實(shí)施方式的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員顯而易見的是，可以無需具體細(xì)節(jié)來實(shí)踐實(shí)施例。在其它情況下，為了不使例示性實(shí)施方式模糊不清，省略或簡化了公知特征。

將以最有助于理解本文所述實(shí)施例的方式依次將各個(gè)操作描述為多個(gè)分立操作，然而，不應(yīng)將描述的次序解釋為暗示這些操作必然依賴于次序。具體而言，這些操作不必按照陳述的次序被執(zhí)行。

可以在諸如半導(dǎo)體襯底之類的襯底上形成或執(zhí)行實(shí)施方式。在一個(gè)實(shí)施方式中，半導(dǎo)體襯底可以是使用體硅或絕緣體上硅下部結(jié)構(gòu)形成的晶體襯底。在其它實(shí)施方式中，可以使用替代材料(其可以與硅組合或可以不組合)來形成半導(dǎo)體襯底，該替代材料包括，但不限于，鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或III-V族或IV族材料的其它組合。盡管本文描述了可以形成襯底的材料的幾個(gè)示例，但可以充當(dāng)在其上可以構(gòu)建半導(dǎo)體器件的基礎(chǔ)的任何材料都落在精神和范圍之內(nèi)。

可以在襯底上(例如，在將在本文提及的器件層中)制造多個(gè)晶體管，例如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET或簡稱為MOS晶體管)。在各個(gè)實(shí)施方式中，MOS晶體管可以是平面晶體管、非平面晶體管或兩者的組合。非平面晶體管包括FinFET晶體管，例如雙柵極晶體管和三柵極晶體管、以及圍柵晶體管(wrap-around gate transistor)或環(huán)柵晶體管(all-around gate transistor)(例如，納米帶和納米線晶體管)。盡管本文描述的實(shí)施方式可以僅例示平面晶體管，但應(yīng)當(dāng)指出，也可以使用非平面晶體管來執(zhí)行實(shí)施例。

每個(gè)MOS晶體管都包括由至少兩層(柵極電介質(zhì)層和柵電極層)形成的柵極堆疊體。柵極電介質(zhì)層可以包括一層或?qū)拥亩询B體。一層或多層可以包括氧化硅、二氧化硅(SiO₂)和/或高k電介質(zhì)材料。該高k電介質(zhì)材料可以包括諸如鉿、硅、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮和鋅之類的元素?？梢杂迷跂艠O電介質(zhì)層中的高k材料的示例包括，但不限于，氧化鉿、氧化鉿硅、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯硅、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭和鋅鈮酸鉛。在一些實(shí)施例中，在使用高k材料時(shí)，可以在柵極電介質(zhì)層上執(zhí)行退火工藝以改善其質(zhì)量。

取決于晶體管是PMOS晶體管還是NMOS晶體管，柵電極層形成于柵極電介質(zhì)層上并可以由至少一個(gè)P型功函數(shù)金屬或N型功函數(shù)金屬構(gòu)成。在一些實(shí)施方式中，柵電極層可以由兩個(gè)或更多個(gè)金屬層的堆疊體構(gòu)成，其中一個(gè)或多個(gè)金屬層是功函數(shù)金屬層，并且至少一個(gè)金屬層是填充金屬層。

對(duì)于PMOS晶體管，可以用于柵電極的金屬包括，但不限于，釕、鈀、鉑、鈷、鎳和導(dǎo)電金屬氧化物，例如氧化釕。P型金屬層將實(shí)現(xiàn)形成具有介于約4.9eV與約5.2eV之間的功函數(shù)的PMOS柵電極。對(duì)于NMOS晶體管，可用于柵電極的金屬包括，但不限于，鉿、鋯、鈦、鉭、鋁、這些金屬的合金、以及這些金屬的碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭、碳化鋁)。N型金屬層將實(shí)現(xiàn)形成具有介于約3.9eV與約4.2eV之間的功函數(shù)的NMOS柵電極。

在一些實(shí)施方式中，柵電極可以由“U”形結(jié)構(gòu)構(gòu)成，其包括基本平行于襯底的表面的底部部分和基本垂直于襯底的頂部表面的兩個(gè)側(cè)壁部分。在另一實(shí)施方式中，形成柵電極的金屬層中的至少一個(gè)金屬層可以簡單地是基本平行于襯底的頂部表面的平面層且不包括基本垂直于襯底的頂部表面的側(cè)壁部分。在其它實(shí)施方式中，柵電極可以由U形結(jié)構(gòu)和平面非U形結(jié)構(gòu)的組合構(gòu)成。例如，柵電極可以由形成于一個(gè)或多個(gè)平面非U形層頂部的一個(gè)或多個(gè)U形金屬層構(gòu)成。

在一些實(shí)施方式中，一對(duì)側(cè)壁間隔體可以形成于柵極堆疊體的夾置柵極堆疊體的相對(duì)側(cè)上。側(cè)壁間隔體可以由諸如氮化硅、氧化硅、碳化硅、摻碳氮化硅和氮氧化硅之類的材料形成。用于形成側(cè)壁間隔體的工藝是本領(lǐng)域公知的，并且通常包括沉積和蝕刻工藝步驟。在替代實(shí)施方式中，可以使用多個(gè)間隔體對(duì)，例如可以在柵極堆疊體的相對(duì)側(cè)上形成兩對(duì)、三對(duì)或四對(duì)側(cè)壁間隔體。

如本領(lǐng)域公知的，源極區(qū)和漏極區(qū)形成于襯底之內(nèi)，與每個(gè)MOS晶體管的柵極堆疊體相鄰。通常使用注入/擴(kuò)散工藝或蝕刻/沉積工藝來形成源極區(qū)和漏極區(qū)。在前一種工藝中，可以將諸如硼、鋁、銻、磷或砷之類的摻雜物離子植入襯底中以形成源極區(qū)和漏極區(qū)。激活摻雜物并使它們進(jìn)一步擴(kuò)散到襯底中的退火工藝通常在離子注入工藝之后進(jìn)行。在后一種工藝中，可以首先蝕刻襯底以在源極區(qū)和漏極區(qū)的位置處形成凹陷部。然后可以執(zhí)行外延沉積工藝，以利用用于制造源極區(qū)和漏極區(qū)的材料來填充凹陷部。在一些實(shí)施方式中，可以使用諸如硅鍺或碳化硅之類的硅合金來制造源極區(qū)和漏極區(qū)。在一些實(shí)施方式中，可以使用諸如硼、砷或磷之類的摻雜物來原位摻雜外延沉積的硅合金。在其它實(shí)施例中，源極區(qū)和漏極區(qū)可以使用一種或多種替代半導(dǎo)體材料(例如，鍺或III-V族材料或合金)形成。并且在其它實(shí)施例中，可以使用一個(gè)或多個(gè)金屬和/或金屬合金層來形成源極區(qū)和漏極區(qū)。

一個(gè)或多個(gè)層間電介質(zhì)(ILD)沉積在MOS晶體管上方。ILD層可以使用已知適用于集成電路結(jié)構(gòu)中的電介質(zhì)材料(例如，低k電介質(zhì)材料)形成?？梢允褂玫碾娊橘|(zhì)材料的示例包括，但不限于，二氧化硅(SiO₂)、摻碳氧化物(CDO)、氮化硅、諸如全氟環(huán)丁烷或聚四氟乙烯之類的有機(jī)聚合物、氟硅酸鹽玻璃(FSG)和諸如倍半硅氧烷、硅氧烷之類的有機(jī)硅酸鹽或有機(jī)硅酸鹽玻璃。ILD層可以包括小孔或氣隙以進(jìn)一步減小其介電常數(shù)。

圖1示出了單片式3D IC的一個(gè)實(shí)施例。參考圖1，結(jié)構(gòu)100包括襯底110，該襯底110例如是單晶半導(dǎo)體襯底(例如，單晶硅)。襯底110包括器件層120，在這一實(shí)施例中，器件層120包括多個(gè)器件125(例如，晶體管器件)。在一個(gè)實(shí)施例中，器件125通常是小功率范圍的、目前工藝水平的典型快速器件，其包括邏輯器件(例如，F(xiàn)inFET)，或者其它形狀因子減小的器件，其通常能夠以比較高電壓范圍器件更高的間距被布置于器件層上。

在圖1中例示的實(shí)施例中，器件層120設(shè)置于多個(gè)第一互連件130與多個(gè)第二互連件150之間。在一個(gè)實(shí)施例中，器件層120中的一個(gè)或多個(gè)器件連接到與多個(gè)第一互連件130和多個(gè)第二互連件150相關(guān)聯(lián)的互連件之一或兩者，和/或多個(gè)第一互連件130和多個(gè)第二互連件150中的一個(gè)或多個(gè)互連件通過器件層120連接。

多個(gè)第一互連件130包括連接到器件層120中的器件125之一的互連件。在一個(gè)實(shí)施例中，多個(gè)互連件130均具有尺寸(例如，厚度)，其被選擇以適應(yīng)例如與器件層120中的器件125相關(guān)聯(lián)的阻抗負(fù)載。

在一個(gè)實(shí)施例中，多個(gè)第二互連件150是相對(duì)于互連件的功能、目的或操作而具有不同尺寸(體積)的互連件。在一個(gè)實(shí)施例中，多個(gè)第二互連件150包括相對(duì)于至器件層的相應(yīng)互連件的位置而具有不同尺寸的互連件。圖1示出了互連件1505，該互連件1505的尺寸(例如，厚度尺寸)被選擇以到達(dá)器件層120中的器件125(例如，選擇來適應(yīng)與器件125相關(guān)聯(lián)的電氣負(fù)載的阻抗)。在一個(gè)實(shí)施例中，互連件1506(也可以代表單個(gè)互連線或多級(jí)(層)互連件)的尺寸(例如，厚度尺寸)被選擇以包含全局時(shí)鐘分布，并且在另一實(shí)施例中，包含一些專用總線引線，其可能需要通過布線以靠近V_cc/V_ss來進(jìn)行屏蔽以及比器件層130中可用的更低RC路徑。互連件1507(其可以代表一級(jí)或多級(jí)(層)互連件)的尺寸(例如，厚度)被選擇以全局分布來自封裝件/板或其它襯底的接觸點(diǎn)的電源(V_cc)、地(V_ss)，以及分布由器件層120中的電源柵極結(jié)構(gòu)或結(jié)構(gòu)100中別處導(dǎo)出(derive)的門控電源(V_ccg)和門控地(V_ssg)，并然后回到門控電源和門控地區(qū)域中的器件125。如圖1所示，初始互連件1505具有厚度t₁；互連件1506具有厚度t₂；并且最后的互連件1507具有厚度t₃，并且t₃>t₂>t₁。代表性地，在一個(gè)實(shí)施例中，互連件1505具有大約為柵極間距至少0.67倍的厚度，互連件1506具有超過互連件1505厚度100倍的厚度，并且互連件1507具有超過互連件1506厚度10倍的厚度。

圖1中的結(jié)構(gòu)100還示出了可操作用于將結(jié)構(gòu)連接到諸如封裝襯底或板之類的獨(dú)立襯底的接觸點(diǎn)。圖1示出了接觸點(diǎn)160，其例如是可操作用于利用焊接將結(jié)構(gòu)連接到外部電路的受控塌陷芯片連接(C4)。圖1代表性地示出了通過接觸點(diǎn)160連接到諸如封裝襯底之類的襯底的結(jié)構(gòu)100，該襯底以虛線示出。

圖2-6描述了形成單片式3D IC的一種方法。圖2示出了例如單晶半導(dǎo)體襯底(例如，硅襯底)的襯底210。設(shè)置于襯底210上的是器件層220，在一個(gè)實(shí)施例中，器件層220包括高間距快速器件(例如，F(xiàn)inFET或其它現(xiàn)有晶體管器件)的一個(gè)或多個(gè)陣列。圖2還示出了與器件層220并置或在其上的多個(gè)互連件230。多個(gè)互連件230中的多個(gè)互連件通過例如接觸部226連接到器件層220中的多個(gè)器件。在一個(gè)實(shí)施例中，多個(gè)互連件230是如本領(lǐng)域公知的被圖案化的銅材料。電路器件與第一級(jí)互連件之間的器件層接觸部(例如，接觸部226)代表性地可以是鎢或銅材料，并且互連件之間的級(jí)間接觸部例如是銅材料?；ミB件通過電介質(zhì)材料(例如，氧化物)彼此絕緣并與器件絕緣。圖2示出了與多個(gè)互連件230的最后一級(jí)并置或設(shè)置于其上的電介質(zhì)層235(如圖所示)。

圖3示出了在將該結(jié)構(gòu)連接到載體晶圓之后的圖2的結(jié)構(gòu)。在一個(gè)實(shí)施例中，來自圖2的結(jié)構(gòu)200被反轉(zhuǎn)并鍵合到載體晶圓。圖3示出了例如硅或陶瓷或其它適當(dāng)襯底的載體晶圓240。在一個(gè)實(shí)施例中，載體晶圓240的表面上方是例如氧化物的電介質(zhì)材料層245。圖3示出了通過電介質(zhì)材料的鍵合(電介質(zhì)鍵)，并例示了與載體晶圓240并置的多個(gè)互連件230。

圖4示出了在從該結(jié)構(gòu)去除襯底210的一部分之后的圖3的結(jié)構(gòu)。在一個(gè)實(shí)施例中，去除襯底210的一部分以暴露出器件層220?？梢酝ㄟ^機(jī)械的(例如，磨)或其它機(jī)制(例如，蝕刻)來移除襯底210。圖4示出了包括結(jié)構(gòu)的暴露出的頂部表面的器件層220(如圖所示)。

圖5和圖6示出了在結(jié)構(gòu)上引入多個(gè)互連件250之后的圖4的結(jié)構(gòu)的第一側(cè)視圖和第二側(cè)視圖。如圖所示，對(duì)與多個(gè)互連件250并置的器件層220的表面進(jìn)行鈍化。在一個(gè)實(shí)施例中，多個(gè)互連件250具有出于互連件的功能、目的或操作而被選擇的尺寸，并且多個(gè)互連件250中的不同互連件被選擇以執(zhí)行不同的功能或操作。在一個(gè)實(shí)施例中，多個(gè)互連件250中的多個(gè)互連件具有針對(duì)互連件相對(duì)于器件層220的位置而不同的尺寸(體積)。圖5示出了多個(gè)互連件250，多個(gè)互連件250具有三種不同厚度尺寸的互連件，被表示為互連件2505(t₁)；互連件2506(t₂)；和互連件2507(t₃)?；ミB件2507界定互連件堆疊體中最后的互連件(就相對(duì)于器件層的位置而言的最后)?；ミB件2507(被示為相對(duì)于彼此正交布置的兩個(gè))具有比互連件2506或互連件2505的厚度尺寸相對(duì)更大的厚度尺寸(t₃>t₂>t₁)。在一個(gè)實(shí)施例中，互連件2507具有為互連件界定體積的尺寸(例如，厚度)，該互連件的功能是形成柵格以全局分布來自連接到外部器件(例如，封裝件或板之類)的接觸點(diǎn)(接觸點(diǎn)260)的電源(V_cc)、地(V_ss)?；ミB件2507還用于分布由器件層220中的電源柵極結(jié)構(gòu)或結(jié)構(gòu)中的別處導(dǎo)出的電源(V_ccg)和門控地(V_ssg)，并回到門控電源和門控地區(qū)域中的器件(例如，器件層220中的器件)。

互連件2506(被示為相對(duì)于彼此正交(orthogonally)布置的兩個(gè)互連層或互連級(jí))設(shè)置于互連件2507下方(如圖所示)?；ミB件2506具有界定比互連件2507的體積更小的體積的尺寸(例如，厚度)。在一個(gè)實(shí)施例中，互連件2506的尺寸被選擇以實(shí)現(xiàn)進(jìn)一步對(duì)電源進(jìn)行局部柵格化并包含全局時(shí)鐘分布和任何專用總線引線的功能，該專用總線引線需要通過布線以靠近V_cc/V_ss來進(jìn)行屏蔽和/或比多個(gè)互連件230中的互連件布線中可用的較低RC路徑。

多個(gè)互連件250中的互連件2505(圖示的兩個(gè)互連層或互連級(jí))位于互連件2506下方(如圖所示)，并且在一個(gè)實(shí)施例中界定相對(duì)于器件層220的一個(gè)或多個(gè)初始互連線或互連級(jí)?；ミB件2505具有界定體積的尺寸(例如，厚度)，其被選擇用于低至經(jīng)由接觸部255(至器件的源極/漏極或通過有源器件層至器件層220的相對(duì)側(cè)上的互連件)到達(dá)器件(例如，晶體管)所需間距的互連件2506中柵格化的信號(hào)分布。

在一個(gè)實(shí)施例中，從由電鍍工藝引入的諸如銅之類的材料中選擇多個(gè)互連件250。圖5示出了器件層220(或通過器件層220)與級(jí)間接觸部256之間的接觸部255。由于接觸部也可以是銅的并通過電鍍工藝形成，或者尤其是對(duì)于接觸部255而言，可以是諸如鎢材料之類的另一種材料。圖5還示出了通過例如氧化物的電介質(zhì)材料258而彼此絕緣的多個(gè)互連件250。

在一個(gè)實(shí)施例中，多個(gè)互連件250相對(duì)于每層的實(shí)際布局是電路，其取決于電力傳送要求以及將時(shí)鐘(門控和非門控)分布至抽頭點(diǎn)的需求，以及針對(duì)行進(jìn)距離需要較低RC值的本地總線和信號(hào)。在一個(gè)實(shí)施例中，每對(duì)互連件2505、2506和2507形成柵格圖案以使IR(電阻功率)下降最小化。此外，將器件層220的相對(duì)側(cè)上的互連件分離實(shí)現(xiàn)了在信號(hào)互連區(qū)域中以有限數(shù)量的均勻匹配的金屬間距進(jìn)行高容量電子束制造。

在以上描述和相關(guān)聯(lián)的附圖中，互連件被例示為截面通常為矩形，并被描述為其厚度尺寸與如在圖(例如，圖5、圖6)中看到的在垂直方向上測量的高度代表性地指示的厚度尺寸不同。要認(rèn)識(shí)到的是，為了修改互連件的體積，可以改變除所識(shí)別高度之外的尺寸。還設(shè)想到，互連件在截面上可以具有除矩形之外的形狀。因此，如本文使用的，“厚度”一詞涵蓋了針對(duì)矩形主體的高度或?qū)挾?在附圖中跨過頁面在水平方向上測量)和針對(duì)其它形狀的其它體積修改方向(例如，針對(duì)圓形截面形狀的直徑)。

圖7例示了包括本發(fā)明的一個(gè)或多個(gè)實(shí)施例的內(nèi)插件300。內(nèi)插件300是用于將第一襯底302橋接到第二襯底304的居間襯底。第一襯底302例如可以是集成電路管芯。第二襯底304例如可以是存儲(chǔ)器模塊、計(jì)算機(jī)母板或另一個(gè)集成電路管芯。通常，內(nèi)插件300的目的是將連接擴(kuò)展到較寬間距或?qū)⑦B接重新布線到不同連接。例如，內(nèi)插件300可以將集成電路管芯耦合到球柵陣列(BGA)306，球柵陣列306隨后可以耦合到第二襯底304。在一些實(shí)施例中，第一襯底302和第二襯底304附接到內(nèi)插件300的相對(duì)側(cè)。在其它實(shí)施例中，第一襯底302和第二襯底304附接到內(nèi)插件300的同一側(cè)。并且在其它實(shí)施例中，三個(gè)或更多個(gè)襯底通過內(nèi)插件300的方式互連。

內(nèi)插件300可以由環(huán)氧樹脂、玻璃纖維加強(qiáng)的環(huán)氧樹脂、陶瓷材料或諸如聚酰亞胺之類的聚合物材料形成。在其它實(shí)施方式中，內(nèi)插件可以由交替的剛性或柔性材料形成，該剛性或柔性材料可以包括上述用于半導(dǎo)體襯底中的相同材料，例如硅、鍺和其它III-V族和IV族材料。

內(nèi)插件可以包括金屬互連件308和過孔310，包括，但不限于，穿硅過孔(TSV)412。該內(nèi)插件300還可以包括嵌入式器件314，該嵌入式器件314包括無源器件和有源器件兩者。這樣的器件包括，但不限于，電容器、解耦電容器、電阻器、電感器、保險(xiǎn)絲、二極管、變壓器、傳感器和靜電放電(ESD)器件。也可以在內(nèi)插件300上形成更復(fù)雜的器件，例如射頻(RF)器件、功率放大器、功率管理器件、天線、陣列、傳感器和MEMS器件。

根據(jù)實(shí)施例，本文公開的裝置或工藝可以用于制造內(nèi)插件300。

圖8例示了根據(jù)本發(fā)明一個(gè)實(shí)施例的計(jì)算設(shè)備400。計(jì)算設(shè)備400可以包括多個(gè)部件。在一個(gè)實(shí)施例中，這些部件附接到一個(gè)或多個(gè)母板。在替代實(shí)施例中，這些部件被制造在單個(gè)片上系統(tǒng)(SoC)管芯上而不是母板上。計(jì)算設(shè)備400中的部件包括，但不限于，集成電路管芯402和至少一個(gè)通信芯片408。在一些實(shí)施方式中，通信芯片408被制造成集成電路管芯402的一部分。集成電路管芯402可以包括CPU 404以及常常用作高速緩沖存儲(chǔ)器的管芯上存儲(chǔ)器406，其可以通過諸如嵌入式DRAM(eDRAM)或自旋轉(zhuǎn)移扭矩存儲(chǔ)器(STTM或STTM-RAM)之類的技術(shù)來提供。

計(jì)算設(shè)備400可以包括其它部件，其可以物理耦合和電耦合至母板或不耦合至母板或者制造于SoC管芯內(nèi)。這些其它部件包括，但不限于，易失性存儲(chǔ)器410(例如，DRAM)、非易失性存儲(chǔ)器412(例如，ROM或閃速存儲(chǔ)器)、圖形處理單元414(GPU)、數(shù)字信號(hào)處理器416、密碼處理器442(在硬件內(nèi)執(zhí)行密碼算法的專用處理器)、芯片組420、天線422、顯示器或觸摸屏顯示器424、觸摸屏控制器426、電池428或其它電源、功率放大器(未示出)、全球定位系統(tǒng)(GPS)設(shè)備444、羅盤430、運(yùn)動(dòng)協(xié)處理器或傳感器432(可以包括加速度計(jì)、陀螺儀和羅盤)、揚(yáng)聲器434、相機(jī)436、用戶輸入設(shè)備438(例如，鍵盤、鼠標(biāo)、觸筆和觸控板)和大容量存儲(chǔ)設(shè)備440(例如，硬盤驅(qū)動(dòng)器、光盤(CD)、數(shù)字通用盤(DVD)等)。

通信芯片408實(shí)現(xiàn)無線通信，用于往返于計(jì)算設(shè)備400傳送數(shù)據(jù)。術(shù)語“無線”及其派生詞可用于描述可通過使用經(jīng)由非固體介質(zhì)的經(jīng)調(diào)制電磁輻射來傳輸數(shù)據(jù)的電路、器件、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語并非暗示相關(guān)聯(lián)的設(shè)備不包含任何線路，盡管在一些實(shí)施例中它們可能不包含。通信芯片408可以實(shí)施多種無線標(biāo)準(zhǔn)或協(xié)議中的任一種，包括，但不限于，Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、其衍生物、以及被指定為3G、4G、5G和更高的任何其它無線協(xié)議。計(jì)算設(shè)備400可以包括多個(gè)通信芯片408。例如，第一通信芯片408可以專用于較短距離的無線通信，例如Wi-Fi和藍(lán)牙，并且第二通信芯片408可以專用于較長距離的無線通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。

計(jì)算設(shè)備400的處理器404包括單片式3D IC，其包括根據(jù)上述實(shí)施例形成的互連區(qū)域(具有互連件，互連件具有出于期望的目的、功能或操作而選擇的尺寸)。術(shù)語“處理器”可以指代對(duì)來自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理以將該電子數(shù)據(jù)轉(zhuǎn)換成可存儲(chǔ)在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何器件或器件的部分。

通信芯片408也可以包括單片式3D IC，其包括根據(jù)上述實(shí)施例形成的互連區(qū)域(具有互連件，互連件具有出于期望的目的、功能或操作而選擇的尺寸)。

在其它實(shí)施例中，計(jì)算設(shè)備400之內(nèi)容納的另一個(gè)部件可以包含單片式3D IC，其包括根據(jù)上述實(shí)施方式形成的互連區(qū)域(具有互連件，互連件具有出于期望的目的、功能或操作而選擇的尺寸)。

示例

示例1為一種方法，包括：在包括多個(gè)電路器件的集成電路器件層的相對(duì)側(cè)上形成多個(gè)第一互連件和多個(gè)第二互連件，其中，所述多個(gè)第二互連件包括不同尺寸的互連件；以及形成至所述第二多個(gè)互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于到外部源的連接。

在示例2中，示例1的方法中的所述多個(gè)第二互連件中的第一互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸，并且所述多個(gè)第二互連件中的第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述第一互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

在示例3中，示例2的方法中的所述多個(gè)第二互連件中的第三互連件具有為分配電力而選擇的尺寸。

在示例4中，示例3的方法中的所述多個(gè)第二互連件中的所述第三互連件耦合到外部可到達(dá)的接觸點(diǎn)。

在示例5中，示例2的方法中的所述多個(gè)第二互連件中的所述第二互連件設(shè)置在所述第一多個(gè)第二互連件與所述第三多個(gè)第二互連件之間。

在示例6中，示例3的方法中的所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的所述第一互連件到所述第二多個(gè)第二互連件中的所述第三互連件而增大。

在示例7中，示例1或2的方法中的所述多個(gè)第一互連件中的互連件連接到所述集成電路器件層中的相應(yīng)器件。

在示例8中，示例1或2的方法中的所述不同尺寸的互連件包括不同厚度尺寸的互連件。

在示例9中，一種通過示例1或2所述的方法中的任一方法形成的集成電路器件。

示例10為一種方法，包括：在包括多個(gè)電路器件的集成電路器件層的相對(duì)側(cè)上形成多個(gè)第一互連件和多個(gè)第二互連件，其中，所述多個(gè)第一互連件中的互連件連接到所述集成電路器件層中的相應(yīng)器件，并且所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的初始互連件到所述第二多個(gè)第二互連件中的最后的互連件而增大；以及形成至所述第二多個(gè)互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于到外部源的連接。

在示例11中，示例10的方法中的所述多個(gè)第二互連件中的初始互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸。

在示例12中，示例11的方法中的所述多個(gè)第二互連件包括所述多個(gè)第二互連件中的第二互連件，所述多個(gè)第二互連件中的所述第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述初始互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

在示例13中，示例12的方法中的所述多個(gè)第二互連件中的所述最后的互連件具有為了分配電力而選擇的尺寸。

在示例14中，示例12的方法中的所述多個(gè)第二互連件中的所述最后的互連件耦合到外部可到達(dá)的接觸點(diǎn)。

在示例15中，示例10或11的方法中的所述多個(gè)第二互連件中的所述第二互連件的尺寸是厚度尺寸。

在示例16中，一種通過示例10或11所述的方法中的任一方法形成的集成電路器件。

示例17為一種裝置，包括：襯底，所述襯底包括位于集成電路器件層的相對(duì)側(cè)上的多個(gè)第一互連件和多個(gè)第二互連件，所述集成電路器件層包括多個(gè)電路器件，其中，所述多個(gè)第二互連件包括不同尺寸的互連件；以及接觸點(diǎn)，所述接觸點(diǎn)耦合到所述第二多個(gè)互連件，所述接觸點(diǎn)能夠操作用于到外部源的連接。

在示例18中，示例17的裝置的所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的第一互連件到所述第一多個(gè)第二互連件中的最后的互連件而增大。

在示例19中，示例18的裝置的所述尺寸是厚度尺寸。

在示例20中，示例19的裝置的所述多個(gè)第二互連件中的第一互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸，并且所述多個(gè)第二互連件中的第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述第一互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

在示例21中，示例20的裝置的所述多個(gè)第二互連件中的第三互連件具有為了分配電力而選擇的尺寸。

在示例22中，示例21的裝置的所述多個(gè)第二互連件中的所述第二互連件設(shè)置在所述第一多個(gè)第二互連件與所述第三多個(gè)第二互連件之間。

本發(fā)明的所示實(shí)施方式的以上描述(包括在摘要中描述的內(nèi)容)并非旨在是窮盡的或?qū)⒈景l(fā)明限于所公開的精確形式。盡管在本文中出于說明性目的描述了本發(fā)明的特定實(shí)施方式和示例，但是各種等效修改在本發(fā)明的范圍內(nèi)是可能的，如本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到的。

根據(jù)以上具體實(shí)施方式，可以對(duì)本發(fā)明做出這些修改。在所附權(quán)利要求中使用的術(shù)語不應(yīng)被解釋為將本發(fā)明限于在說明書和權(quán)利要求中公開的特定實(shí)施方式。更確切地，本發(fā)明的范圍應(yīng)完全由所附權(quán)利要求書來確定，應(yīng)根據(jù)已確立的權(quán)利要求的解釋原則來解釋權(quán)利要求書。

權(quán)利要求書(按照條約第19條的修改)

1.一種方法，包括：

在包括多個(gè)電路器件的集成電路器件層的相對(duì)側(cè)上形成多個(gè)第一互連件和多個(gè)第二互連件，其中，所述多個(gè)第二互連件包括不同尺寸的互連件；以及

形成至所述第二多個(gè)互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于到外部源的連接。

2.根據(jù)權(quán)利要求1所述的方法，其中，所述多個(gè)第二互連件中的第一互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸，并且所述多個(gè)第二互連件中的第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述第一互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

3.根據(jù)權(quán)利要求2所述的方法，其中，所述多個(gè)第二互連件中的第三互連件具有為了分配電力而選擇的尺寸。

4.根據(jù)權(quán)利要求3所述的方法，其中，所述多個(gè)第二互連件中的所述第三互連件耦合到外部可到達(dá)的接觸點(diǎn)。

5.根據(jù)權(quán)利要求3所述的方法，其中，所述多個(gè)第二互連件中的所述第二互連件設(shè)置在所述多個(gè)第二互連件中的所述第一互連件與所述多個(gè)第二互連件中的所述第三互連件之間。

6.根據(jù)權(quán)利要求3所述的方法，其中，所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的所述第一互連件到所述第二多個(gè)第二互連件中的所述第三互連件而增大。

7.根據(jù)權(quán)利要求1或2中任一項(xiàng)所述的方法，其中，所述多個(gè)第一互連件中的互連件連接到所述集成電路器件層中的相應(yīng)器件。

8.根據(jù)權(quán)利要求1或2中任一項(xiàng)所述的方法，其中，所述不同尺寸的互連件包括不同厚度尺寸的互連件。

9.一種通過權(quán)利要求1或2所述的方法中的任一方法形成的集成電路。

10.一種方法，包括：

在包括多個(gè)電路器件的集成電路器件層的相對(duì)側(cè)上形成多個(gè)第一互連件和多個(gè)第二互連件，其中，所述多個(gè)第一互連件中的互連件連接到所述集成電路器件層中的相應(yīng)器件，并且所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的初始互連件到所述第二多個(gè)第二互連件中的最后的互連件而增大；以及

形成至所述第二多個(gè)互連件的接觸點(diǎn)，所述接觸點(diǎn)能夠操作用于到外部源的連接。

11.根據(jù)權(quán)利要求10所述的方法，其中，所述多個(gè)第二互連件中的所述初始互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸。

12.根據(jù)權(quán)利要求11所述的方法，其中，所述多個(gè)第二互連件包括所述多個(gè)第二互連件中的第二互連件，所述多個(gè)第二互連件中的所述第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述初始互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

13.根據(jù)權(quán)利要求12所述的方法，其中，所述多個(gè)第二互連件中的所述最后的互連件具有為了分配電力而選擇的尺寸。

14.根據(jù)權(quán)利要求12所述的方法，其中，所述多個(gè)第二互連件中的所述最后的互連件耦合到外部可到達(dá)的接觸點(diǎn)。

15.根據(jù)權(quán)利要求10或11中任一項(xiàng)所述的方法，其中，所述多個(gè)第二互連件中的所述第二互連件的尺寸是厚度尺寸。

16.一種通過權(quán)利要求10或11所述的方法中的任一方法形成的集成電路。

17.一種裝置，包括：

襯底，所述襯底包括位于集成電路器件層的相對(duì)側(cè)上的多個(gè)第一互連件和多個(gè)第二互連件，所述集成電路器件層包括多個(gè)電路器件，其中，所述多個(gè)第二互連件包括不同尺寸的互連件；以及

接觸點(diǎn)，所述接觸點(diǎn)耦合到所述第二多個(gè)互連件，所述接觸點(diǎn)能夠操作用于到外部源的連接。

18.根據(jù)權(quán)利要求17所述的裝置，其中，所述多個(gè)第二互連件的尺寸相對(duì)于所述器件層的位置從所述多個(gè)第二互連件中的第一互連件到所述多個(gè)第二互連件中的最后的互連件而增大。

19.根據(jù)權(quán)利要求18所述的裝置，其中，所述尺寸是厚度尺寸。

20.根據(jù)權(quán)利要求17所述的裝置，其中，所述多個(gè)第二互連件中的第一互連件具有為了到達(dá)所述器件層中的器件而選擇的尺寸，并且所述多個(gè)第二互連件中的第二互連件的厚度尺寸大于所述多個(gè)第二互連件中的所述第一互連件的厚度尺寸，其中，選擇這樣的尺寸以包含全局時(shí)鐘分布。

21.根據(jù)權(quán)利要求20所述的裝置，其中，所述多個(gè)第二互連件中的第三互連件具有為了分配電力而選擇的尺寸。

22.根據(jù)權(quán)利要求21所述的裝置，其中，所述多個(gè)第二互連件中的所述第二互連件設(shè)置在所述多個(gè)第二互連件中的所述第一互連件與所述多個(gè)第二互連件中的所述第三互連件之間。