時(shí)鐘信號占空比調(diào)節(jié)電路的制作方法
【專利摘要】一種時(shí)鐘信號占空比調(diào)節(jié)電路，包括：延時(shí)電路、與門電路、方波生成電路、或門電路以及電荷泵，其中：所述電荷泵，輸入端與所述或門電路的輸出端耦接，輸出端與所述延時(shí)電路的第一輸入端耦接；所述延時(shí)電路，第二輸入端輸入預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述與門電路的第二輸入端耦接；所述與門電路，第一輸入端輸入所述預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述方波生成電路的時(shí)鐘輸入端以及所述或門電路的第一輸入端耦接，輸出占空比調(diào)整后的時(shí)鐘信號；所述方波生成電路，輸出端與所述或門電路的第二輸入端耦接，適于生成預(yù)設(shè)第二占空比的方波。采用所述調(diào)節(jié)電路，可以有效地避免在調(diào)節(jié)時(shí)鐘信號占空比時(shí)，輸出的時(shí)鐘信號不穩(wěn)定的問題。
【專利說明】
時(shí)鐘信號占空比調(diào)節(jié)電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及時(shí)鐘調(diào)節(jié)領(lǐng)域，尤其涉及一種時(shí)鐘信號占空比調(diào)節(jié)電路。
【背景技術(shù)】
[0002]在實(shí)際應(yīng)用中，通常的時(shí)鐘產(chǎn)生電路生成的時(shí)鐘信號的占空比為50%。而在一些特殊的應(yīng)用場景，需要其他占空比的時(shí)鐘信號，例如，需要輸入的時(shí)鐘信號的占空比為25%。
[0003]現(xiàn)有的時(shí)鐘占空比調(diào)節(jié)一般采用延時(shí)電路和與門電路結(jié)合的方法。然而，雖然上述方案較易實(shí)現(xiàn)，但是，由于延時(shí)電路自身會隨工藝、溫度、電壓等環(huán)境因素的改變而導(dǎo)致參數(shù)發(fā)生變化，存在較大的誤差。為了克服上述問題，出現(xiàn)另一種時(shí)鐘占空比調(diào)節(jié)電路，包括:與門電路、低通濾波器、誤差放大器以及電壓控制延時(shí)電路。
[0004]但是，上述時(shí)鐘占空比調(diào)節(jié)方法中，低通濾波器與運(yùn)算放大器連接，由于低通濾波器和運(yùn)算放大器均存在對應(yīng)的極點(diǎn)，因此上述方法存在輸出的時(shí)鐘信號不穩(wěn)定的問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實(shí)施例解決的問題是避免時(shí)鐘占空比調(diào)節(jié)時(shí)，輸出的時(shí)鐘信號不穩(wěn)定的問題。
[0006]為解決上述問題，本發(fā)明實(shí)施例提供一種時(shí)鐘信號占空比調(diào)節(jié)電路，包括:延時(shí)電路、與門電路、方波生成電路、或門電路以及電荷栗，其中:
[0007]所述電荷栗，輸入端與所述或門電路的輸出端耦接，輸出端與所述延時(shí)電路的第一輸入端親接；
[0008]所述延時(shí)電路，第二輸入端輸入預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述與門電路的第二輸入端耦接；
[0009]所述與門電路，第一輸入端輸入所述預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述方波生成電路的時(shí)鐘輸入端以及所述或門電路的第一輸入端耦接，輸出占空比調(diào)整后的時(shí)鐘信號;
[0010]所述方波生成電路，輸出端與所述或門電路的第二輸入端耦接，適于生成預(yù)設(shè)第二占空比的方波。
[0011]可選的，所述方波生成電路為三分之一占空比方波生成電路，所述三分之一占空比方波生成電路包括:第一 D觸發(fā)器、第二 D觸發(fā)器以及與非門電路，其中:
[0012]所述第一 D觸發(fā)器的數(shù)據(jù)輸入端與所述第二 D觸發(fā)器的輸出端耦接，時(shí)鐘輸入端與所述與門電路的輸出端耦接，輸出端與所述或門電路的第一輸入端以及所述與非門電路的第一輸入端耦接；
[0013]所述第二 D觸發(fā)器的數(shù)據(jù)輸入端與所述與非門電路的輸出端耦接，時(shí)鐘輸入端與所述與門電路的輸出端耦接，輸出端與所述與非門電路的第二輸入端耦接。
[0014]可選的，所述延時(shí)電路為電壓控制延時(shí)電路。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn):
[0016]通過方波生成電路生成預(yù)設(shè)第二占空比的方波，通過或門電路將與門電路輸出的時(shí)鐘信號以及第二占空比的方波進(jìn)行或運(yùn)算，并輸入到電荷栗中。根據(jù)電荷栗的特性，在起始階段電荷栗充電，電荷栗的輸出電壓逐漸增加。在電荷栗工作一定時(shí)長后，電荷栗充放電保持平衡，電荷栗的輸出電壓趨于穩(wěn)定。通過電荷栗的輸出電壓控制延時(shí)電路的延時(shí)時(shí)長，延時(shí)電路將電荷栗輸出的時(shí)鐘信號進(jìn)行延時(shí)，并輸入到與門電路。與門電路將經(jīng)過延時(shí)的時(shí)鐘信號與預(yù)設(shè)時(shí)鐘信號進(jìn)行與運(yùn)算后輸出，即可得到對應(yīng)占空比的時(shí)鐘信號。由于上述電路結(jié)構(gòu)中只有電荷栗存在極點(diǎn)，即上述電路為單極點(diǎn)電路，因此可以避免由于電路中存在雙極點(diǎn)而導(dǎo)致輸出時(shí)鐘信號不穩(wěn)定的問題。
【附圖說明】
[0017]圖1是現(xiàn)有一種時(shí)鐘信號占空比調(diào)節(jié)方法的時(shí)序圖；
[0018]圖2是現(xiàn)有一種時(shí)鐘信號占空比調(diào)節(jié)電路的結(jié)構(gòu)示意圖；
[0019]圖3是本發(fā)明實(shí)施例中的一種時(shí)鐘信號占空比調(diào)節(jié)電路的結(jié)構(gòu)示意圖；
[0020]圖4是本發(fā)明實(shí)施例中的一種三分之一占空比方波生成電路結(jié)構(gòu)示意圖；
[0021]圖5是本發(fā)明實(shí)施例中的一種時(shí)鐘信號占空比調(diào)節(jié)電路處于初始工作狀態(tài)時(shí)的時(shí)序圖；
[0022]圖6是本發(fā)明實(shí)施例中的一種電壓控制延時(shí)電路的延時(shí)時(shí)長與輸入電壓對應(yīng)關(guān)系圖；
[0023]圖7是本發(fā)明實(shí)施例中的一種時(shí)鐘信號占空比調(diào)節(jié)電路處于穩(wěn)定狀態(tài)時(shí)的時(shí)序圖。
【具體實(shí)施方式】
[0024]參照圖1的時(shí)序圖，A表示為時(shí)鐘產(chǎn)生電路生成的占空比為50%的時(shí)鐘信號的波形，B表示為經(jīng)過延時(shí)電路后的占空比為50%的時(shí)鐘信號的波形，C為A和B經(jīng)過與門電路后的波形，由此可以產(chǎn)生占空比為25%的時(shí)鐘信號。然而，上述方案雖然較易實(shí)現(xiàn)，但是，由于延時(shí)電路自身會隨工藝、溫度、電壓等環(huán)境因素的改變而導(dǎo)致參數(shù)發(fā)生變化，存在較大的誤差。
[0025]為了克服上述問題，出現(xiàn)另一種時(shí)鐘占空比調(diào)節(jié)方法。參照圖2，包括:與門電路201、低通濾波器202、誤差放大器203以及電壓控制延時(shí)電路204。與門電路201將占空比為50%的時(shí)鐘信號Sig以及電壓控制延時(shí)電路204的輸出進(jìn)行與運(yùn)算后，輸入至低通濾波器202。低通濾波器202獲取與門電路201輸出的時(shí)鐘信號的占空比，并輸入至誤差放大器203。誤差放大器為運(yùn)算放大器，誤差放大器203的另一端輸入?yún)⒖茧妷篤ref = 0.25*VDD，VDD為時(shí)鐘信號Sig的高電平電壓值。通過誤差放大器203對誤差進(jìn)行放大后，輸入到電壓控制延時(shí)電路204，與門電路201的輸出端輸出調(diào)整后的時(shí)鐘信號。
[0026]然而，由于上述方案同時(shí)存在低通濾波器和運(yùn)算放大器，低通濾波器和運(yùn)算放大器均存在各自對應(yīng)的極點(diǎn)，導(dǎo)致輸出的時(shí)鐘信號不穩(wěn)定。
[0027]在本發(fā)明實(shí)施例中，通過方波生成電路生成預(yù)設(shè)第二占空比的方波，通過或門電路將與門電路輸出的時(shí)鐘信號以及第二占空比的方波進(jìn)行或運(yùn)算，并輸入到電荷栗中。根據(jù)電荷栗的特性，在起始階段電荷栗充電，電荷栗的輸出電壓逐漸增加。在電荷栗工作一定時(shí)長后，電荷栗充放電保持平衡，電荷栗的輸出電壓趨于穩(wěn)定。通過電荷栗的輸出電壓控制延時(shí)電路的延時(shí)時(shí)長，延時(shí)電路將電荷栗輸出的時(shí)鐘信號進(jìn)行延時(shí)，并輸入到與門電路。與門電路將經(jīng)過延時(shí)的時(shí)鐘信號與預(yù)設(shè)時(shí)鐘信號進(jìn)行與運(yùn)算后輸出，即可得到對應(yīng)占空比的時(shí)鐘信號。由于上述電路結(jié)構(gòu)中只有電荷栗存在極點(diǎn)，即上述電路為單極點(diǎn)電路，因此可以避免由于電路中存在雙極點(diǎn)而導(dǎo)致輸出時(shí)鐘信號不穩(wěn)定的問題。
[0028]為使本發(fā)明實(shí)施例的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。
[0029]本發(fā)明實(shí)施例提供了一種時(shí)鐘信號占空比調(diào)節(jié)電路，參照圖3，包括:與門電路301、方波生成電路302、或門電路303、電荷栗304以及延時(shí)電路305，其中:
[0030]電荷栗304，輸入端與或門電路303的輸出端耦接，接收或門電路303輸出的經(jīng)過或運(yùn)算的時(shí)鐘信號，進(jìn)行充電操作或放電操作。
[0031]在本發(fā)明一實(shí)施例中，在電荷栗304接收到的經(jīng)過或運(yùn)算的時(shí)鐘信號為高電平時(shí)，電荷栗處于充電狀態(tài)；在電荷栗304接收到的經(jīng)過或運(yùn)算的時(shí)鐘信號為低電平時(shí)，電荷栗處于放電狀態(tài)。在接收到的時(shí)鐘信號的一個(gè)周期內(nèi)，電荷栗304接收到高電平的時(shí)長越長，在接收到低電平時(shí)放電電流越大。
[0032]延時(shí)電路305，第一輸入端輸入電荷栗304輸出的電壓，第二輸入端輸入預(yù)設(shè)第一占空比的時(shí)鐘信號In，對輸入的預(yù)設(shè)第一占空比的時(shí)鐘信號In進(jìn)行延時(shí)。
[0033]在本發(fā)明實(shí)施例中，延時(shí)電路305可以為電壓控制延時(shí)電路。在電荷栗的輸出電壓不同時(shí)，電壓控制延時(shí)電路對第二輸入端輸入的預(yù)設(shè)第一占空比的時(shí)鐘信號In進(jìn)行不同時(shí)長的延時(shí)，并將經(jīng)過延時(shí)的預(yù)設(shè)第一占空比的時(shí)鐘信號In輸入到與門電路301中。即電壓控制延時(shí)電路的延時(shí)時(shí)長取決于電荷栗304輸出端的電壓值，可以通過控制電荷栗304的輸出電壓值來控制電壓控制延時(shí)電路的延時(shí)時(shí)長。
[0034]在本發(fā)明其他實(shí)施例中，延時(shí)電路305也可以為其他類型的延時(shí)電路，此處不做贅述。
[0035]與門電路301，第一輸入端輸入預(yù)設(shè)第一占空比時(shí)鐘信號In，第二輸入端輸入經(jīng)過延時(shí)電路305延時(shí)之后的預(yù)設(shè)第一占空比的時(shí)鐘信號。將第一輸入端輸入的預(yù)設(shè)第一占空比時(shí)鐘信號In，與第二輸入端輸入的經(jīng)過延時(shí)電路305延時(shí)之后的時(shí)鐘信號進(jìn)行與運(yùn)算后，得到與預(yù)算后的時(shí)鐘信號。將與運(yùn)算后的時(shí)鐘信號作為時(shí)鐘信號調(diào)節(jié)電路的輸出信號Out，將與運(yùn)算后的時(shí)鐘信號輸入到方波生成電路302的時(shí)鐘輸入端以及或門電路303的第一輸入端。
[0036]方波生成電路302，時(shí)鐘輸入端輸入與門電路301輸出的經(jīng)過與運(yùn)算的時(shí)鐘信號，生成預(yù)設(shè)第二占空比的方波，并將生成的方波輸入至或門電路303的第二輸入端。
[0037]在本發(fā)明實(shí)施例中，方波生成電路302可以是生成占空比為1/3方波的電路，即可以生成占空比為33%的方波的電路。也可以是生成占空比為1/4方波的電路，即可以生成占空比為25%的方波的電路。還可以是其他的生成占空比為m/n方波的電路，其中，η為大于等于2的整數(shù)，m為大于等于I的整數(shù)，且m小于η?？梢愿鶕?jù)實(shí)際的需求選擇對應(yīng)占空比的方波生成電路，此處不做贅述。
[0038]在本發(fā)明一實(shí)施例中，方波生成電路302為生成占空比為1/3方波的電路。參照圖3及圖4，生成占空比為1/3方波的電路包括:第一 D觸發(fā)器401、第二 D觸發(fā)器402以及與非門電路403，其中:
[0039]第一 D觸發(fā)器401的數(shù)據(jù)輸入端D與第二 D觸發(fā)器402的數(shù)據(jù)輸出端Q耦接，時(shí)鐘輸入端Clk與與門電路301的輸出端耦接，輸出端Q與或門電路303的第一輸入端以及與非門電路403的第一輸入端耦接；
[0040]第二 D觸發(fā)器402的數(shù)據(jù)輸入端D與與非門電路403的輸出端耦接，時(shí)鐘輸入端Clk與與門電路301的輸出端耦接，輸出端Q與與非門電路403的第二輸入端以及第一 D觸發(fā)器401的數(shù)據(jù)輸入端D耦接。
[0041 ] 在本發(fā)明其他實(shí)施例中，生成占空比為1/3方波的電路還可以采用其他的觸發(fā)器或其他元器件構(gòu)成，例如，可以采用JK觸發(fā)器構(gòu)成生成占空比為1/3方波的電路。又如，可以采用JK觸發(fā)器和D觸發(fā)器構(gòu)成生成占空比為1/3方波的電路。
[0042]下面對本發(fā)明上述實(shí)施例中提供的時(shí)鐘信號占空比調(diào)節(jié)電路的工作原理進(jìn)行詳細(xì)說明。
[0043]參照圖5，給出了本發(fā)明一實(shí)施中的時(shí)鐘信號占空比調(diào)節(jié)電路在剛開始工作時(shí)的時(shí)序圖。
[0044]圖5中，Al表示為與門電路301輸出的時(shí)鐘信號的時(shí)序圖。在上述時(shí)鐘信號占空比調(diào)節(jié)電路處于初始工作狀態(tài)時(shí)，與門電路301輸出的時(shí)鐘信號為預(yù)設(shè)第一占空比的時(shí)鐘信號In，設(shè)定與門電路301接收到的占空比為50%的時(shí)鐘信號In。
[0045]BI表示為生成占空比為1/3方波的電路輸出的時(shí)鐘信號的時(shí)序圖，從圖5中可知，生成占空比為1/3方波的電路輸出的高電平與低電平的時(shí)長之比為1:2。
[0046]Cl表示為或門電路303輸出的時(shí)鐘信號的時(shí)序圖。將生成占空比為1/3方波的電路輸出的時(shí)鐘信號與與門電路301輸出的時(shí)鐘信號進(jìn)行或運(yùn)算，即可得到Cl所示的時(shí)序圖。
[0047]從圖5中可知，在初始工作狀態(tài)時(shí)，在一個(gè)時(shí)鐘周期內(nèi)，或門電路303輸出的時(shí)鐘信號中的高電平的持續(xù)時(shí)長大于低電平的持續(xù)時(shí)長，電荷栗304的充電時(shí)長大于電荷栗的放電時(shí)長。由電荷栗的特性可知，在電荷栗304的充電時(shí)長大于電荷栗304的放電時(shí)長時(shí)，電荷栗304存儲的電能較多，因此，在放電過程中，電荷栗304的輸出電壓增加，即輸入到電壓控制延時(shí)電路的電壓增加。
[0048]在本發(fā)明一實(shí)施例中，電壓控制延時(shí)電路的延時(shí)時(shí)長與輸入電壓相關(guān)。參照圖6，給出了本發(fā)明一實(shí)施例中的一種電壓控制延時(shí)電路的延時(shí)時(shí)長與輸入電壓的關(guān)系圖。
[0049]從圖6中可以得知，在電荷栗304的輸出電壓為10mV時(shí)，電壓控制延時(shí)電路的延時(shí)時(shí)長為t0 ;在電荷栗304的輸出電壓為600mV時(shí)，電壓控制延時(shí)電路的延時(shí)時(shí)長為tl，且t0 < tl。即隨著電壓控制延時(shí)電路的輸入電壓增加，即隨著電荷栗的輸出電壓逐漸增加，電壓控制延時(shí)電路的延時(shí)時(shí)長逐漸增加。在電荷栗的輸出電壓趨于穩(wěn)定時(shí)，即電壓控制延時(shí)電路的輸入電壓穩(wěn)定時(shí)，電壓控制延時(shí)電路的延時(shí)時(shí)長趨于穩(wěn)定。
[0050]這是因?yàn)?與門電路301輸出的經(jīng)過與運(yùn)算的時(shí)鐘信號的占空比降低，導(dǎo)致或門電路303輸出的經(jīng)過或運(yùn)算的時(shí)鐘信號的占空比降低，因此，輸入到電荷栗304的時(shí)鐘信號的占空比降低。電荷栗304的充電時(shí)長縮短，放電時(shí)間增加，最終達(dá)到在一個(gè)時(shí)鐘周期內(nèi)，電荷栗304的充電時(shí)長與放電時(shí)長相等，即電荷栗304最終達(dá)到穩(wěn)定的狀態(tài)。在電荷栗304達(dá)到穩(wěn)定狀態(tài)時(shí)，電荷栗的輸出電壓為定值，即電壓控制延時(shí)電路的輸入電壓為定值，電壓控制延時(shí)電路的延時(shí)時(shí)長也就為定值。
[0051]參照圖7，給出了本發(fā)明一實(shí)施例中的時(shí)鐘信號占空比調(diào)節(jié)電路在環(huán)路穩(wěn)定后的時(shí)序圖。
[0052]圖7中，A2表示為與門電路301輸出的時(shí)鐘信號的時(shí)序圖。在時(shí)鐘信號占空比調(diào)節(jié)電路在環(huán)路穩(wěn)定后，與門電路301輸出的時(shí)鐘信號的占空比為25%。
[0053]B2表示為生成占空比為1/3方波的電路輸出的時(shí)鐘信號的時(shí)序圖。
[0054]C2表示為或門電路303輸出的時(shí)鐘信號的時(shí)序圖。將生成占空比為1/3方波的電路輸出的時(shí)鐘信號與與門電路301輸出的時(shí)鐘信號進(jìn)行或運(yùn)算，即可得到C2所示的時(shí)序圖。
[0055]從圖7中可知，在時(shí)鐘信號占空比調(diào)節(jié)電路的環(huán)路趨于穩(wěn)定狀態(tài)時(shí)，在一個(gè)時(shí)鐘周期內(nèi)，或門電路303輸出的時(shí)鐘信號中的高電平的持續(xù)時(shí)長等于低電平的持續(xù)時(shí)長，SP電荷栗304的充電時(shí)長與放電時(shí)長相等。由電荷栗的特性可知，在電荷栗304的充電時(shí)長等于放電時(shí)長時(shí)，電荷栗304的輸出電壓保持不變，即輸入到電壓控制延時(shí)電路的電壓值保持不變。
[0056]綜上所述，采用本發(fā)明上述實(shí)施例中提供的時(shí)鐘信號占空比調(diào)節(jié)電路，即可產(chǎn)生25%占空比的時(shí)鐘信號。
[0057]由此可見，通過方波生成電路生成預(yù)設(shè)第二占空比的方波，通過或門電路將與門電路輸出的時(shí)鐘信號以及第二占空比的方波進(jìn)行或運(yùn)算，并輸入到電荷栗中。根據(jù)電荷栗的特性，在起始階段電荷栗充電，電荷栗的輸出電壓逐漸增加。在電荷栗工作一定時(shí)長后，電荷栗充放電保持平衡，電荷栗的輸出電壓趨于穩(wěn)定。通過電荷栗的輸出電壓控制延時(shí)電路的延時(shí)時(shí)長，延時(shí)電路將電荷栗輸出的時(shí)鐘信號進(jìn)行延時(shí)，并輸入到與門電路。與門電路將經(jīng)過延時(shí)的時(shí)鐘信號與預(yù)設(shè)時(shí)鐘信號進(jìn)行與運(yùn)算后輸出，即可得到對應(yīng)占空比的時(shí)鐘信號。由于上述電路結(jié)構(gòu)中只有電荷栗存在極點(diǎn)，即上述電路為單極點(diǎn)電路，因此可以避免由于電路中存在雙極點(diǎn)而導(dǎo)致輸出時(shí)鐘信號不穩(wěn)定的問題。
[0058]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種時(shí)鐘信號占空比調(diào)節(jié)電路，其特征在于，包括:延時(shí)電路、與門電路、方波生成電路、或門電路以及電荷栗，其中: 所述電荷栗，輸入端與所述或門電路的輸出端耦接，輸出端與所述延時(shí)電路的第一輸入端親接； 所述延時(shí)電路，第二輸入端輸入預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述與門電路的第二輸入端耦接； 所述與門電路，第一輸入端輸入所述預(yù)設(shè)第一占空比時(shí)鐘信號，輸出端與所述方波生成電路的時(shí)鐘輸入端以及所述或門電路的第一輸入端耦接，輸出占空比調(diào)整后的時(shí)鐘信號; 所述方波生成電路，輸出端與所述或門電路的第二輸入端耦接，適于生成預(yù)設(shè)第二占空比的方波。2.如權(quán)利要求1所述的時(shí)鐘信號占空比調(diào)節(jié)電路，其特征在于，所述方波生成電路為三分之一占空比方波生成電路，所述三分之一占空比方波生成電路包括:第一 D觸發(fā)器、第二D觸發(fā)器以及與非門電路，其中: 所述第一 D觸發(fā)器的數(shù)據(jù)輸入端與所述第二 D觸發(fā)器的輸出端耦接，時(shí)鐘輸入端與所述與門電路的輸出端耦接，輸出端與所述或門電路的第一輸入端以及所述與非門電路的第一輸入端親接； 所述第二 D觸發(fā)器的數(shù)據(jù)輸入端與所述與非門電路的輸出端耦接，時(shí)鐘輸入端與所述與門電路的輸出端耦接，輸出端與所述與非門電路的第二輸入端耦接。3.如權(quán)利要求1所述的時(shí)鐘信號占空比調(diào)節(jié)電路，其特征在于，所述延時(shí)電路為電壓控制延時(shí)電路。
【文檔編號】H03K3/017GK105991109SQ201510051532
【公開日】2016年10月5日
【申請日】2015年1月30日
【發(fā)明人】荀本鵬, 劉飛, 郭萌萌, 唐華, 楊海峰
【申請人】中芯國際集成電路制造(上海)有限公司