技術(shù)總結(jié)
本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法和一種CMOS晶體管的形成方法。所述半導(dǎo)體結(jié)構(gòu)的形成方法包括：提供基底以及位于所述基底上的偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)包括柵介質(zhì)層、偽柵電極和側(cè)墻；去除所述偽柵電極，形成暴露出所述柵介質(zhì)層的凹槽；形成柵電極材料層，所述柵電極材料層填充滿所述凹槽并覆蓋所述基底的表面；采用化學(xué)機(jī)械研磨工藝去除所述凹槽外的柵電極材料層，剩余在所述凹槽內(nèi)的柵電極材料層構(gòu)成柵電極層，且在所述化學(xué)機(jī)械研磨工藝去除所述凹槽外的柵電極材料層時，在所述基底的外圍區(qū)域形成柵電極材料殘余層；對所述基底的外圍區(qū)域進(jìn)行斜邊刻蝕處理，去除所述柵電極材料殘余層。本發(fā)明形成的半導(dǎo)體結(jié)構(gòu)良率高。

技術(shù)研發(fā)人員：張海洋;張城龍;紀(jì)世良
受保護(hù)的技術(shù)使用者：中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司
文檔號碼：201510870357
技術(shù)研發(fā)日：2015.12.01
技術(shù)公布日：2017.06.09