本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法和一種CMOS晶體管的形成方法。

背景技術(shù)：

隨著MOS晶體管的尺寸進(jìn)入深亞微米時代后，MOS晶體管的特征尺寸不斷縮小，MOS晶體管的柵介質(zhì)層的厚度也按等比例縮小的原則變得越來越薄。氧化硅層作為柵介質(zhì)層已經(jīng)達(dá)到其物理極限，利用高K柵介質(zhì)層替代氧化硅柵介質(zhì)層，可以在保持等效氧化層厚度(EOT)不變的情況下大大增加其物理厚度，從而減小了柵極漏電流。金屬柵極現(xiàn)也已應(yīng)用于MOS晶體管的制作，其可以改善與高K柵介質(zhì)的兼容性，消除傳統(tǒng)多晶硅柵極的柵耗盡及硼穿透等效應(yīng)。

后柵工藝(gate-last)是一種用于制作金屬柵極的技術(shù)。其先在半導(dǎo)體襯底上形成偽柵；在對偽柵兩側(cè)的源區(qū)和漏區(qū)進(jìn)行離子注入和高溫退火后，再去除所述偽柵；最后在原偽柵的位置形成金屬柵極。后柵工藝形成的器件具有功耗更低，漏電更少和高頻性能更穩(wěn)定的優(yōu)點(diǎn)。

但是，現(xiàn)有后柵工藝形成的MOS晶體管的生產(chǎn)良率仍有待提高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明解決的問題是現(xiàn)有技術(shù)后柵工藝形成的MOS晶體管的良率不高。

為解決上述問題，本發(fā)明實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，所述方法包括：提供基底以及位于所述基底上的偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)包括位于所述基底表面的柵介質(zhì)層、位于所述柵介質(zhì)層上的偽柵電極和位于所述 柵介質(zhì)層和所述偽柵電極側(cè)壁表面的側(cè)墻；去除所述偽柵電極，形成暴露出所述柵介質(zhì)層的凹槽；形成柵電極材料層，所述柵電極材料層填充滿所述凹槽并覆蓋所述基底的表面；采用化學(xué)機(jī)械研磨工藝去除所述凹槽外的柵電極材料層，剩余在所述凹槽內(nèi)的柵電極材料層構(gòu)成柵電極層，且在所述化學(xué)機(jī)械研磨工藝去除所述凹槽外的柵電極材料層時，在所述基底的外圍區(qū)域形成柵電極材料殘余層；對所述基底的外圍區(qū)域進(jìn)行斜邊刻蝕處理，去除所述柵電極材料殘余層；對所述柵電極層進(jìn)行退火。

可選地，所述基底的外圍區(qū)域指從所述基底的邊沿起向中心方向?qū)挾葹?.5cm～2cm的環(huán)形區(qū)域。

可選地，所述斜邊刻蝕處理采用斜邊刻蝕機(jī)執(zhí)行，所述斜邊刻蝕機(jī)采用等離子體隔斷區(qū)域環(huán)控制刻蝕范圍，使得所述斜邊刻蝕處理僅刻蝕所述基底的外圍區(qū)域。

可選地，所述柵電極材料層包括功函數(shù)材料層和位于所述功函數(shù)材料層上的柵極金屬材料層。

可選地，所述功函數(shù)材料層的材料包括TiN、TiC和TaAl中的一種或多種，所述柵極金屬材料層的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一種或多種。

可選地，所述斜邊刻蝕處理包括：對柵極金屬材料的斜邊刻蝕和對功函數(shù)材料的斜邊刻蝕。

可選地，所述斜邊刻蝕還包括對氧化物材料的斜邊刻蝕。

對應(yīng)地，本發(fā)明實(shí)施例還提供了一種CMOS晶體管的形成方法，所述方法包括：提供基底以及位于所述基底上的PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)，所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)包括位于所述基底表面的柵介質(zhì)層、位于所述柵介質(zhì)層上的偽柵電極和位于所述柵介質(zhì)層和所述偽柵電極側(cè)壁表 面的側(cè)墻；形成覆蓋所述NMOS偽柵結(jié)構(gòu)的第一掩膜層，所述第一掩膜層暴露出所述PMOS偽柵結(jié)構(gòu)的偽柵電極；刻蝕所述PMOS偽柵結(jié)構(gòu)的偽柵電極，形成暴露出PMOS柵介質(zhì)層的第一凹槽，去除所述掩膜層；形成PMOS柵電極材料層，所述PMOS柵電極材料層填充滿所述第一凹槽并覆蓋所述基底的表面；采用化學(xué)機(jī)械研磨工藝去除所述第一凹槽外的PMOS柵電極材料層，剩余在所述第一凹槽內(nèi)的PMOS柵電極材料層構(gòu)成PMOS柵電極層，且在所述化學(xué)機(jī)械研磨工藝去除所述第一凹槽外的PMOS柵電極材料層時，在所述基底的外圍區(qū)域形成PMOS柵電極材料殘余層；對所述基底的外圍區(qū)域進(jìn)行斜邊刻蝕處理，去除所述PMOS柵電極材料殘余層；對所述PMOS柵電極層進(jìn)行退火。

可選地，所述基底的外圍區(qū)域指從所述基底的邊沿起向中心方向?qū)挾葹?.5cm～2cm的環(huán)形區(qū)域。

可選地，所述斜邊刻蝕處理采用斜邊刻蝕機(jī)執(zhí)行，所述斜邊刻蝕機(jī)采用等離子體隔斷區(qū)域環(huán)控制刻蝕范圍，使得所述斜邊刻蝕處理僅刻蝕所述基底的外圍區(qū)域。

可選地，所述PMOS柵電極材料層包括PMOS功函數(shù)材料層和位于所述PMOS功函數(shù)材料層上的PMOS柵極金屬材料層。

可選地，所述PMOS功函數(shù)材料層的材料包括TiN、TaAl和TiC中的一種或多種，所述PMOS柵極金屬材料層的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一種或多種。

可選地，所述斜邊刻蝕處理包括：對PMOS柵極金屬材料的斜邊刻蝕和對PMOS功函數(shù)材料的斜邊刻蝕。

可選地，所述斜邊刻蝕還包括對氧化物材料的斜邊刻蝕。

可選地，所述基底上還具有介質(zhì)材料層，所述介質(zhì)材料層的頂表面與所 述PMOS偽柵結(jié)構(gòu)和所述NMOS偽柵結(jié)構(gòu)的頂表面齊平；所述介質(zhì)材料層、所述PMOS偽柵結(jié)構(gòu)和所述NMOS偽柵結(jié)構(gòu)上還具有阻擋層。

可選地，對所述PMOS柵電極層進(jìn)行退火的溫度為300℃～600℃。

可選地，還包括：形成覆蓋所述PMOS柵電極層的第二掩膜層，所述第二掩膜層暴露出所述NMOS偽柵結(jié)構(gòu)的偽柵電極；刻蝕所述NMOS偽柵結(jié)構(gòu)的偽柵電極，形成暴露出NMOS柵介質(zhì)層的第二凹槽，去除所述第二掩膜層；形成NMOS柵電極材料層，所述NMOS柵電極材料層填充滿所述第二凹槽并覆蓋所述基底的表面；采用化學(xué)機(jī)械研磨工藝去除所述第二凹槽外的NMOS柵電極材料層，剩余在所述第二凹槽內(nèi)的NMOS柵電極材料層構(gòu)成NMOS柵電極層。

與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成方法和CMOS晶體管的形成方法中，在形成柵電極層之后，且在對所述柵電極層進(jìn)行退火之前，對基底的外圍區(qū)域進(jìn)行了斜邊刻蝕處理，去除了位于所述外圍區(qū)域的柵電極材料殘余層及其他殘余材料，避免了所述柵電極材料殘余層在所述基底中引入應(yīng)力，從而解決了在退火工藝中所述應(yīng)力在柵電極層中導(dǎo)致孔洞繼而造成器件良率低的技術(shù)問題。

附圖說明

圖1示出了現(xiàn)有技術(shù)的后柵工藝形成的半導(dǎo)體晶圓示意圖；

圖2至圖9示出了本發(fā)明一實(shí)施例的CMOS晶體管的形成方法所形成的中間結(jié)構(gòu)的結(jié)構(gòu)示意圖。

具體實(shí)施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)后柵工藝形成MOS晶體管的生產(chǎn)良率有待提 高。

本發(fā)明的發(fā)明人研究了采用現(xiàn)有后柵工藝制造的半導(dǎo)體晶圓。參考圖1，圖1中示出了采用現(xiàn)有后柵工藝制造的半導(dǎo)體晶圓10，所述半導(dǎo)體晶圓10上具有多個單元區(qū)101，通過對晶圓10的失效分析，發(fā)明人發(fā)現(xiàn)位于晶圓10外圍區(qū)域的單元區(qū)101的器件失效更為嚴(yán)重，如圖1中黑點(diǎn)所示。通過對這些失效器件進(jìn)行電鏡研究后，發(fā)現(xiàn)造成這些器件失效的主要原因?yàn)椋琈OS晶體管的金屬柵極中存在孔洞，造成柵極斷路，且尤以PMOS晶體管的失效更為嚴(yán)重。進(jìn)一步的研究表現(xiàn)，金屬柵極中這些孔洞的形成與晶圓外圍區(qū)域存在較大的應(yīng)力有關(guān)。具體地，在MOS晶體管的制造過程中，存在多道的成膜、刻蝕和研磨工藝，而無論是成膜工藝、刻蝕工藝還是研磨工藝，都存在工藝參數(shù)在晶圓表面分布不均勻的問題。例如，在后柵工藝形成金屬柵極的過程中，存在刻蝕去除多晶硅偽柵、沉積金屬柵材料層和化學(xué)機(jī)械研磨所述金屬柵材料層的工藝，通常會在晶圓的邊緣區(qū)域殘余金屬材料或者其他聚合物材料。由于這些殘余材料與晶圓襯底材料存在差異，會在晶圓的邊緣區(qū)域引入應(yīng)力，導(dǎo)致晶圓翹曲；進(jìn)一步地，后續(xù)在對金屬柵材料的退火過程中，該應(yīng)力進(jìn)一步加強(qiáng)，導(dǎo)致了金屬柵極中孔洞的形成。

基于以上研究，本發(fā)明實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，所述方法在去除偽柵電極，形成柵電極材料層，并采用化學(xué)機(jī)械研磨工藝去除凹槽外的柵電極材料層后，進(jìn)一步地執(zhí)行了斜邊刻蝕處理工藝，用以去除所述基底的外圍區(qū)域的柵電極材料殘余層。上述方法可以減少基底外圍區(qū)域的由所述柵電極材料殘余層導(dǎo)致的應(yīng)力，有效解決了所述應(yīng)力在柵電極層中引入孔洞導(dǎo)致器件失效的問題。

為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施例做詳細(xì)的說明。

需要說明的是，提供這些附圖的目的是有助于理解本發(fā)明的實(shí)施例，而不應(yīng)解釋為對本發(fā)明的不當(dāng)?shù)南拗?。為了更清楚起見，圖中所示尺寸并未按比例繪制，可能會做放大、縮小或其他改變。

本發(fā)明下面的實(shí)施例中，將對CMOS晶體管的形成方法進(jìn)行詳細(xì)描述，其中，CMOS晶體管中PMOS晶體管的形成方法即是本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法的一個具體實(shí)施方式。本發(fā)明的半導(dǎo)體結(jié)構(gòu)的形成方法還可以用于NMOS晶體管，或者其他半導(dǎo)體器件的形成。

首先，參考圖2，提供基底200以及位于所述基底200上的PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)，所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)包括位于所述基底200表面的柵介質(zhì)層201、位于所述柵介質(zhì)層201上的偽柵電極202和位于所述柵介質(zhì)層201和所述偽柵電極202側(cè)壁表面的側(cè)墻203。通常所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)的數(shù)量為多個，按照設(shè)計規(guī)則在所述基底200上排布，以下僅以相鄰的一個PMOS偽柵結(jié)構(gòu)和一個NMOS偽柵結(jié)構(gòu)為例進(jìn)行說明。

所述基底200可以為半導(dǎo)體晶圓，例如，可以為硅晶圓或者絕緣體上硅(SOI)晶圓，也可以是鍺、鍺硅、砷化鎵或者絕緣體上鍺的晶圓。本實(shí)施例中，所述基底200為硅晶圓，位于所述硅晶圓表面的PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)分別用于形成PMOS晶體管和NMOS晶體管。在其他一些非晶或多晶制造工藝中，所述基底200也可以為多晶材料或者絕緣材料。

在一些實(shí)施例中，所述柵介質(zhì)層201為高介電常數(shù)材料，所述柵介質(zhì)層201的材料可以為HfO₂、Al₂O₃、ZrO₂、HfSiO、HfSiON、HfTaO和HfZrO中的一種或多種。由于所述柵介質(zhì)層201的材料具有較高的介電常數(shù)，與氧化硅相比，在相同厚度時能夠提供更高的柵電容，對溝道的控制能力更強(qiáng)，有利于提高晶體管性能。在另一些實(shí)施例中，所述柵介質(zhì)層201的材料也可以 為氧化硅。在一些實(shí)施例中，在所述柵介質(zhì)層201與所述基底200的之間還具有界面層，起到改善界面性能、防止擴(kuò)散等作用。

在一些實(shí)施例中，所述偽柵202的材料為多晶硅、氮化硅或者非晶碳。在后柵(gate-last)工藝中，后續(xù)需要去除所述偽柵202，再在偽柵202的位置形成金屬柵極，形成HKMG結(jié)構(gòu)，有利于提高晶體管擊穿電壓、減小漏電流、提高晶體管性能。在所述柵介質(zhì)層201和所述偽柵電極202側(cè)壁表面還具有側(cè)墻203，所述側(cè)墻203起到保護(hù)所述偽柵201和后續(xù)形成的金屬柵的作用。所述側(cè)墻203可以為氧化硅、氮化硅或者氮氧化硅構(gòu)成的單層或者多層結(jié)構(gòu)。

參考圖2，在本實(shí)施例中，所述基底200還包括位于所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)之間的基底200內(nèi)的隔離結(jié)構(gòu)204，所述隔離結(jié)構(gòu)204用于隔離半導(dǎo)體襯底200內(nèi)的有源區(qū)，所述隔離結(jié)構(gòu)204可以為淺溝槽隔離結(jié)構(gòu)(STI)，所述淺溝槽隔離結(jié)構(gòu)的材料可以為氧化硅。所述基底200還包括位于所述基底200內(nèi)的，與所述PMOS偽柵結(jié)構(gòu)對應(yīng)的PMOS晶體管的源區(qū)和漏區(qū)，以及與所述NMOS偽柵結(jié)構(gòu)對應(yīng)的NOMS晶體管的源區(qū)和漏區(qū)。所述基底200上還具有介質(zhì)材料層205，所述介質(zhì)材料層205的頂表面與所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)的頂表面齊平，所述介質(zhì)材料層205的材料可以為氧化硅、氮化硅、氮氧化硅或者低K介質(zhì)材料。在一些實(shí)施例中，在所述介質(zhì)材料層205上還具有阻擋層(未圖示)，所述阻擋層可以覆蓋并保護(hù)所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)，防止氧化和污染，所述阻擋層的材料可以為TiN。在一些實(shí)施例中，所述PMOS偽柵結(jié)構(gòu)和NMOS偽柵結(jié)構(gòu)對應(yīng)的側(cè)墻203、源區(qū)和漏區(qū)的表面上還分別形成有應(yīng)力層(未圖示)，所述應(yīng)力層用于在MOS晶體管的溝道區(qū)域引入應(yīng)力，提高載流子遷移率。

需要說明的是，本實(shí)施例以平面CMOS晶體管為例說明本發(fā)明技術(shù)方案CMOS晶體管的形成方法，但本發(fā)明技術(shù)方案的半導(dǎo)體結(jié)構(gòu)及CMOS晶體管 的形成方法同樣適用于形成鰭式場效應(yīng)晶體管(Fin FET)，不應(yīng)過于限定。

接著，參考圖3，形成覆蓋所述NMOS偽柵結(jié)構(gòu)的第一掩膜層206，所述第一掩膜層206暴露出所述PMOS偽柵結(jié)構(gòu)的偽柵電極；刻蝕所述PMOS偽柵結(jié)構(gòu)的偽柵電極，形成暴露出PMOS柵介質(zhì)層201的第一凹槽207

具體地，在一些實(shí)施例中，可以在所述基底200上旋涂光刻膠層，所述光刻膠層位于所述介質(zhì)材料層205上，覆蓋NMOS偽柵結(jié)構(gòu)和PMOS偽柵結(jié)構(gòu)；經(jīng)過曝光顯影后去除位于所述PMOS晶體管區(qū)域的光刻膠層，剩余的位于NMOS晶體管區(qū)域的光刻膠層構(gòu)成第一掩膜層206。在其他實(shí)施例中，所述第一掩膜層206也可以為硬掩膜層，其材料可以為氮化硅、氮氧化硅、非晶碳等。

接著，以所述第一掩膜層206為掩膜，刻蝕所述PMOS偽柵結(jié)構(gòu)的偽柵電極202(同時參考圖2和圖3)，形成暴露出PMOS柵介質(zhì)層201的第一凹槽207?？涛g所述PMOS偽柵電極202的工藝可以為濕法刻蝕或者干法刻蝕。例如，在一些實(shí)施例中，所述偽柵電極202由多晶硅材料制成，去除所述PMOS偽柵電極202的工藝可以為濕法刻蝕，所述濕法刻蝕可以采用四甲基氫氧化銨(TMAH：(CH3)4NOH)溶液。在形成所述第一凹槽207后，還需要去除所述第一掩膜層206。

需要說明的是，本實(shí)施例CMOS晶體管的形成方法中，優(yōu)選地，以先去除PMOS偽柵電極形成金屬柵極，再去除NMOS偽柵電極形成金屬柵極為例，在其他一些實(shí)施例中，也可以先去除NMOS偽柵電極，本發(fā)明對此不作限定。

接著，參考圖4，形成PMOS柵電極材料層，所述PMOS柵電極材料層填充滿所述第一凹槽207(同時參考圖3)；采用化學(xué)機(jī)械研磨工藝去除所述第一凹槽207外的PMOS柵電極材料層，剩余在所述第一凹槽207內(nèi)的PMOS柵電極材料層構(gòu)成PMOS柵電極層。

本實(shí)施例中，所述PMOS柵電極材料層包括PMOS功函數(shù)材料層和位于所述PMOS功函數(shù)材料層上的PMOS柵極金屬材料層。所述PMOS功函數(shù)材料層的材料包括TiN、TaAl和TiC中的一種或多種，所述PMOS柵極金屬材料層的材料包括Al、Cu、W、Ti、Ta、Co、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一種或多種。形成所述PMOS功函數(shù)材料層和所述PMOS柵極金屬材料層的工藝可以為化學(xué)氣相沉積、原子層沉積或者物理氣相沉積等工藝。本實(shí)施例中，所述基底200表面上具有介質(zhì)材料層205，在所述PMOS柵電極材料層填充滿所述第一凹槽207后，所述PMOS柵電極材料層還覆蓋在所述介質(zhì)材料層205的表面上。

接著，采用化學(xué)機(jī)械研磨工藝去除所述第一凹槽207外的柵電極材料層，所述介質(zhì)材料層205可以作為停止層。在化學(xué)機(jī)械研磨工藝后，位于所述第一凹槽207內(nèi)的PMOS功函數(shù)材料層和PMOS柵極金屬材料層構(gòu)成PMOS功函數(shù)層208和PMOS柵極金屬層209。所述PMOS功函數(shù)層208可以用來調(diào)節(jié)待形成PMOS晶體管的閾值電壓，同時對所述PMOS柵介質(zhì)層201具有保護(hù)作用。

此外，由于晶圓的翹曲、研磨工藝參數(shù)在整個晶圓表面分布不均勻等因素，在所述化學(xué)機(jī)械研磨工藝去除所述第一凹槽207外的PMOS柵電極材料層時，會在所述基底200的外圍區(qū)域形成PMOS柵電極材料殘余層。圖5示出了作為基底200的硅晶圓的俯視圖，所述基底200包括外圍區(qū)域220。通常地，所述基底200的外圍區(qū)域200指從所述基底200的邊沿起向中心方向?qū)挾萪為0.5cm～2cm的環(huán)形區(qū)域。應(yīng)當(dāng)理解的是，所述外圍區(qū)域220的寬度d與基底200的大小以及具體的工藝有關(guān)，可以根據(jù)具體應(yīng)用確定。

參考圖6，圖6為圖5的局部剖視圖，示出了基底200的外圍區(qū)域220上的PMOS柵電極材料殘余層221。在一些實(shí)施例中，所述柵電極材料殘余層221不僅存在于所述外圍區(qū)域220的上表面，還會存在于所述外圍區(qū)域的側(cè)壁 和底表面上。此外，需要說明是，所述外圍區(qū)域220不僅會有所述PMOS柵電極材料殘余層221，還會有在前期的沉積和刻蝕工藝形成的副產(chǎn)物殘余。

接著，參考圖7，對所述基底200的外圍區(qū)域220進(jìn)行斜邊刻蝕(bevel etch)處理，去除所述PMOS柵電極材料殘余層221。

所述斜邊刻蝕處理采用斜邊刻蝕機(jī)(bevel etcher)執(zhí)行，如圖7所示，所述斜邊刻蝕機(jī)采用等離子體隔斷區(qū)域(PEZ:Process Exclusion Zone)環(huán)230控制刻蝕范圍，使得所述斜邊刻蝕處理僅刻蝕所述基底200的外圍區(qū)域220。在一些實(shí)施例中，所述斜邊刻蝕機(jī)通過上等離子體隔斷區(qū)域環(huán)和下等離子體隔斷區(qū)域控制環(huán)控制所述斜邊刻蝕處理的范圍，通過射頻電源將刻蝕氣體激勵為等離子體，去除所述外圍區(qū)域220上的PMOS柵電極材料殘余層221。

本實(shí)施例中，所述PMOS柵電極材料層包括PMOS功函數(shù)材料層還包括PMOS柵極金屬材料層，則所述PMOS柵電極材料殘余層221也包括PMOS功函數(shù)材料和PMOS柵極金屬材料。因此，所述斜邊刻蝕處理首先對PMOS柵極金屬材料的斜邊刻蝕，其次還對PMOS功函數(shù)材料的斜邊刻蝕，從而達(dá)到去除所述PMOS柵電極材料殘余層221的目的。上述兩步刻蝕可以采用不同的刻蝕氣體。

在一些實(shí)施例中，所述斜邊刻蝕處理還可以包括第三步，對氧化物材料的斜邊刻蝕處理，用以去除所述基底200外圍區(qū)域220上的氧化物殘余。需要說明的是，所述斜邊刻蝕處理可以根據(jù)具體實(shí)施方式中，前序沉積工藝、刻蝕工藝所涉及的材料來進(jìn)行，以達(dá)到去除基底200的外圍區(qū)域220上的金屬殘余、氧化物殘余和聚合物殘余的目的。

此外，在對所述基底200的外圍區(qū)域進(jìn)行斜邊刻蝕處理后，還對所述PMOS柵電極層進(jìn)行了退火，所述退火的溫度為300℃～600℃。

由于在本發(fā)明的實(shí)施例中，在形成所述PMOS柵電極層之后，且在對所 述PMOS柵電極層進(jìn)行退火之前，對所述基底200的外圍區(qū)域220進(jìn)行了斜邊刻蝕處理，去除了位于所述外圍區(qū)域的PMOS柵電極材料殘余層221及其他殘余材料，避免了所述PMOS柵電極材料殘余層221在所述基底200中引入應(yīng)力，從而避免了在退火工藝中所述應(yīng)力在PMOS柵電極層中導(dǎo)致孔洞的技術(shù)問題。

接著，參考圖8，形成覆蓋所述PMOS柵電極層的第二掩膜層210，所述第二掩膜層210暴露出所述NMOS偽柵結(jié)構(gòu)的偽柵電極202(同時參考圖4)；刻蝕所述NMOS偽柵結(jié)構(gòu)的偽柵電極202，形成暴露出NMOS柵介質(zhì)層201的第二凹槽211。

具體地，可以在所述介質(zhì)材料層205上形成硬掩膜材料層，所述硬掩膜材料層可以為TiN；在所述硬掩膜材料層上形成圖形化的光刻膠層，所述圖形化的光刻膠層具有與NMOS晶體管區(qū)域?qū)?yīng)的開口；沿所述開口刻蝕所述硬掩膜材料層，形成第二掩膜層210；再以所述第二掩膜層為掩膜刻蝕所述NMOS偽柵結(jié)構(gòu)的偽柵電極202，直至暴露出所述NMOS柵介質(zhì)層201，形成第二凹槽211。以上描述了采用硬掩膜層構(gòu)成所述第二掩膜層210進(jìn)行刻蝕的方法，在其他實(shí)施例中，也可以直接采用圖形化的光刻膠層構(gòu)成所述第二掩膜層210進(jìn)行刻蝕。

在形成所述第二凹槽211后，去除所述第二掩膜層210。

接著，參考圖9，形成NMOS柵電極材料層，所述NMOS柵電極材料層填充滿所述第二凹槽211(同時參考圖8)；再采用化學(xué)機(jī)械研磨工藝去除所述第二凹槽211外的NMOS柵電極材料層，剩余在所述第二凹槽211內(nèi)的NMOS柵電極材料層構(gòu)成NMOS柵電極層。

具體地，所述NMOS柵電極材料層包括NMOS功函數(shù)材料層和位于所述NMOS功函數(shù)材料層上的NMOS柵極金屬材料層。所述NMOS柵電極材料 層除填充滿所述第二凹槽211外還位于所述介質(zhì)材料層205的表面上。在進(jìn)行化學(xué)機(jī)械研磨工藝處理后，位于所述第二凹槽211內(nèi)的NMOS功函數(shù)材料層和NMOS柵極金屬材料層構(gòu)成NMOS功函數(shù)層212和NMOS柵極金屬層213，所述NMOS功函數(shù)層212和NMOS柵極金屬層213構(gòu)成NMOS柵電極層。

在一些實(shí)施例中，在形成所述NMOS柵電極層后，也可以進(jìn)一步地對所述基底200的外圍區(qū)域執(zhí)行斜邊刻蝕處理，去除NMOS柵電極材料的殘余，具體可參考上述對PMOS晶體管的描述，此處不再贅述。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。