本發(fā)明實(shí)施例涉及鈷互連件技術(shù)。

背景技術(shù)：

在集成電路(IC)的制造中，器件形成在晶圓上并且通過導(dǎo)電互連層進(jìn)行連接?？梢栽谒^的中段制程(MEOL)工藝或后段制程(BEOL)工藝期間形成這些導(dǎo)電互連層。MEOL和BEOL工藝的類似之處在于，它們都在介電層中形成開口(例如，介電層中的接觸穴、溝槽或通穴)，然后利用導(dǎo)電材料填充這些開口。MEOL與BEOL的不同之處在于，MEOL通常出現(xiàn)在制造工藝的較早階段，并且可以是指形成至諸如襯底中的源極/漏極區(qū)域的導(dǎo)電區(qū)域的接觸件的工藝；而BEOL通常出現(xiàn)在制造工藝的較晚階段，并且可以是指在由MEOL形成的接觸件上面形成連續(xù)的金屬化層和通孔的工藝。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種制造集成電路器件的方法，包括：在襯底上方形成介電層，其中，所述介電層包括布置在所述介電層內(nèi)的開口；沿著所述開口的底部和側(cè)壁表面形成第一鈷襯墊；在所述第一鈷襯墊的暴露的表面上形成阻擋襯墊；以及在所述開口中并且在所述阻擋襯墊上方形成塊狀鈷層以填充所述開口的剩余空間。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種制造集成電路器件的方法，包括：在襯底上方形成中段制程(MEOL)結(jié)構(gòu)；在所述襯底上方形成介電層；形成延伸穿過所述介電層的開口以暴露所述MEOL結(jié)構(gòu)的上表面的至少部分；在所述MEOL結(jié)構(gòu)的所述上表面的所述暴露部分上形成沿著所述開口的側(cè)壁向上延伸的第一鈷襯墊；在所述第一鈷襯墊的暴露的表面上 形成氮化鈷襯墊；利用塊狀鈷層填充所述開口的剩余空間；以及在填充所述塊狀鈷層之后，執(zhí)行退火工藝以在所述第一鈷襯墊和所述MEOL結(jié)構(gòu)的所述上表面的所述暴露部分的界面處形成硅化物膜。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種集成電路器件，包括：襯底；介電層，設(shè)置在所述襯底上方并且具有垂直地延伸穿過所述介電層的開口；第一鈷襯墊，沿著所述開口的側(cè)壁表面設(shè)置；阻擋襯墊，設(shè)置在所述開口中并且覆蓋所述第一鈷襯墊；以及塊狀鈷層，設(shè)置在所述阻擋襯墊上方并且填充所述開口的剩余空間。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A示出了根據(jù)一些實(shí)施例的具有互連結(jié)構(gòu)的集成電路的截面圖。

圖1B示出了根據(jù)一些其他實(shí)施例的具有互連結(jié)構(gòu)的集成電路的截面圖。

圖2示出了根據(jù)一些實(shí)施例的填充用于互連件的開口的方法的流程圖。

圖3至圖8示出了根據(jù)一些實(shí)施例的說明填充用于互連件的開口的方法的集成電路的截面圖。

圖9示出了根據(jù)一些實(shí)施例的用于沉積互連件的處理系統(tǒng)。

具體實(shí)施方式

以下公開內(nèi)容提供了許多不同實(shí)施例或?qū)嵗糜趯?shí)現(xiàn)所提供主題的不同特征。以下將描述組件和布置的特定實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅是實(shí)例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括可以在第一部件和第二部件之間形成附加的部件使得第一部件和第 二部件可以不直接接觸的實(shí)施例。另外，本發(fā)明可以在多個(gè)實(shí)例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關(guān)系術(shù)語以描述如圖所示的一個(gè)元件或部件與另一元件或部件的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。

在中段制程(MEOL)互連層中，硅化工藝用于形成硅化物接觸件。例如，通常在現(xiàn)代半導(dǎo)體工藝(諸如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)或雙極型CMOS工藝)中實(shí)施硅化，以形成提供與源極/漏極區(qū)域、基極區(qū)域、集電極區(qū)域、發(fā)射極區(qū)域或多晶硅柵極的歐姆接觸的硅化物層。通常，形成硅化物層的第一步是形成與下面的硅區(qū)域(如，下面的MEOL結(jié)構(gòu))直接接觸的金屬襯墊(如，鈦襯墊)。然后通過真空室中的物理汽相沉積(PVD)工藝或化學(xué)汽相沉積(CVD)工藝在金屬襯墊上形成阻擋襯墊(如，氮化鈦)。然后，從真空室中去除工件，并且進(jìn)行退火工藝。該退火工藝加熱金屬襯墊和鄰接的下面的硅區(qū)域，以形成硅化物層。然后將工件送回真空室，并且形成導(dǎo)電插塞以填充開口的剩余部分。

應(yīng)該理解，在形成金屬襯墊和阻擋襯墊之后(即，在隨后的退火工藝之前)從真空室中去除工件具有缺陷。周圍的環(huán)境可以導(dǎo)致金屬襯墊和/或阻擋襯墊的氧化，這可以增大所得到的互連結(jié)構(gòu)的電阻。盡管可以通過氧化還原工藝去除該氧化，但是氧化材料的去除可以導(dǎo)致空隙的形成。這些空隙可以導(dǎo)致不良的電連接并且可以降低可靠性。

因此，本發(fā)明涉及形成MEOL互連層的改進(jìn)的方法及相關(guān)器件，以降低接觸電阻、減少空隙并且提高可靠性。在一些實(shí)施例中，方法包括在真空室中原位形成金屬襯墊、阻擋襯墊以及插塞的至少一部分(諸如用于鍍的晶種層)。在形成插塞的一部分之后執(zhí)行退火工藝以使金屬襯墊與下面的硅區(qū)域混合，從而形成硅化物層。通過將金屬襯墊和阻擋襯墊保持在持 續(xù)的真空環(huán)境下(如，未將金屬襯墊和阻擋襯墊暴露于工廠的周圍環(huán)境)，限制了氧化并且減少了空隙。在一些實(shí)施例中，金屬襯墊和插塞材料由鈷制成，并且阻擋襯墊由氮化鈷制成。由于可以在室溫或相對低的溫度下形成鈷和氮化鈷，所以限制了凝結(jié)并且還提高了器件的性能。

圖1A示出了根據(jù)一些實(shí)施例的集成電路100a的截面圖。

在一些實(shí)施例中，集成電路100a包括設(shè)置在襯底102上方的介電層106。導(dǎo)電互連結(jié)構(gòu)120設(shè)置在垂直延伸穿過介電層106的開口122內(nèi)。導(dǎo)電互連結(jié)構(gòu)120包括從開口122的周邊至中心順序設(shè)置的第一鈷襯墊108、阻擋襯墊110和鈷插塞111。硅化物膜116設(shè)置在第一鈷襯墊108與半導(dǎo)體結(jié)構(gòu)104(諸如襯底102中的硅區(qū)域)的界面處。硅化物膜116包括硅原子和鈷原子的化合物，以提供半導(dǎo)體結(jié)構(gòu)104與其上的導(dǎo)電互連結(jié)構(gòu)120之間的晶格匹配和良好的接觸(如，歐姆接觸)。

沿著開口122的底部和側(cè)壁表面設(shè)置第一鈷襯墊108。在一些實(shí)施例中，第一鈷襯墊108與介電層106直接接觸。在一些實(shí)施例中，第一鈷襯墊108是鈷或含鈷化合物。第一鈷襯墊108可以具有從大約至大約的厚度。在一些其他的實(shí)施例中，第一鈷襯墊108可以具有從大約至大約的厚度。在又一些實(shí)施例中，第一鈷襯墊108可以具有從大約至大約的厚度。

例如，阻擋襯墊110(氮化鈷(CoN)襯墊)設(shè)置在第一鈷襯墊108上并且覆蓋第一鈷襯墊108的底部和側(cè)壁表面。阻擋襯墊110配置為硅化物形成限制材料以防止硅化物材料擴(kuò)散穿過阻擋襯墊110。在一些實(shí)施例中，阻擋襯墊110可以具有從大約至大約的厚度。在一些其他的實(shí)施例中，阻擋襯墊110可以具有從大約至大約的厚度。在又一些實(shí)施例中，阻擋襯墊110可以具有從大約至大約的厚度。

鈷插塞111可以包括多個(gè)不同的層，諸如鈷晶種襯墊112和塊狀鈷層114，其填充開口122的剩余空間。在一些實(shí)施例中，鈷晶種襯墊112是鈷或含鈷化合物。在一些實(shí)施例中，鈷晶種襯墊112可以具有從大約至大約的厚度。在一些其他的實(shí)施例中，鈷晶種襯墊112可以具有從大約至大約的厚度。在一些實(shí)施例中，塊狀鈷層114可以具有從 大約200nm至大約600nm的厚度。在一些其他的實(shí)施例中，尤其當(dāng)開口122的高寬比非常小時(shí)，鈷插塞111可以是通過單一沉積工藝由統(tǒng)一材料制成的連續(xù)的導(dǎo)電主體；并且在這種情況下，可以觀察到塊狀鈷層114與阻擋襯墊110直接接觸。

半導(dǎo)體結(jié)構(gòu)104設(shè)置在開口122正下方的襯底102內(nèi)。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)104是中段制程(MEOL)結(jié)構(gòu)。在一些實(shí)施例中，中段制程(MEOL)結(jié)構(gòu)可以是包括摻雜半導(dǎo)體結(jié)構(gòu)的半導(dǎo)體器件的有源區(qū)域，諸如場效應(yīng)晶體管的源極/漏極區(qū)域或多晶硅柵極。作為實(shí)例，中段制程(MEOL)結(jié)構(gòu)可以是外延生長的SiGe或SiP區(qū)域，其用作源極/漏極區(qū)域并且在襯底102的上表面上面延伸。在其他的實(shí)施例中，MEOL結(jié)構(gòu)可以是通過離子注入或外擴(kuò)散形成的源極/漏極區(qū)域，并且具有與襯底102的上表面對應(yīng)的最上部區(qū)域。

圖1B示出了根據(jù)一些實(shí)施例的集成電路100b的截面圖。

在一些實(shí)施例中，集成電路100b包括設(shè)置在襯底102上方的半導(dǎo)體結(jié)構(gòu)104?？梢詮膱D1B中看出，在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)104的上表面具有凹形上表面，并且硅化物膜116向上延伸以到達(dá)氮化鈷襯墊110的底面。因此，鑒于圖1A示出了在硅化物膜116上方延伸的第一鈷襯墊108以使硅化物膜116與阻擋襯墊110分離；圖1B示出了一實(shí)例，其中硅化物膜116從該凹形表面向上延伸以直接鄰接阻擋襯墊110的下表面。氮化鈷襯墊110仍覆蓋鈷插塞111的底部和側(cè)壁表面并且配置為硅化物形成限制材料以保護(hù)鈷插塞111免于被硅化。金屬層118可以設(shè)置在介電層106和導(dǎo)電互連結(jié)構(gòu)120上方。在一些實(shí)施例中，金屬層118可以與導(dǎo)電互連結(jié)構(gòu)120直接接觸。金屬層118可以由與插塞材料相同或不同的材料制成。例如，金屬層118可以由含銅或鈷或它們的組合的化合物制成。

圖2示出了根據(jù)一些實(shí)施例的填充用于互連件的開口的方法200的流程圖的一些實(shí)施例。在一些實(shí)施例中，方法200可以應(yīng)用于中段制程(MEOL)工藝以形成接觸插塞。盡管下文將公開的方法200示出和描述為一系列的步驟或事件，但是應(yīng)該理解，所示出的這些步驟或事件的順序不應(yīng)該被解釋為限制意義。例如，一些步驟可以以不同順序發(fā)生和/或與除 了本文所示和/或所述步驟或事件之外的其他步驟或事件同時(shí)發(fā)生。另外，并不要求所有示出的步驟都用來實(shí)施本文所描述的一個(gè)或多個(gè)方面或?qū)嵤├?。此外，可在一個(gè)或多個(gè)分離的步驟和/或階段中執(zhí)行本文所述步驟的一個(gè)或多個(gè)。

在步驟202中，在半導(dǎo)體結(jié)構(gòu)上方的介電層內(nèi)形成開口。半導(dǎo)體結(jié)構(gòu)可以形成在襯底內(nèi)或襯底上方。

在步驟203中，如以下具體示出的，分別在步驟204、210和216中原位形成鈷襯墊、阻擋襯墊和鈷晶種層以填充開口。由于在持續(xù)的真空環(huán)境下的室(如，未將半導(dǎo)體結(jié)構(gòu)暴露于周圍的工廠環(huán)境)中相繼形成鈷襯墊、阻擋襯墊和鈷晶種層，所以顯著減少了處理時(shí)間。也減少了偶然的氧化并且提高了器件質(zhì)量。在一些實(shí)施例中，可以使用化學(xué)汽相沉積(CVD)工藝形成鈷襯墊、阻擋襯墊和鈷晶種層。在一些其他的實(shí)施例中，可以使用諸如濺射沉積工藝的物理汽相沉積(PVD)工藝形成鈷襯墊、阻擋襯墊和鈷晶種層。

在步驟204中，鈷襯墊沉積在開口的側(cè)壁表面和下表面上，與半導(dǎo)體襯底直接接觸。在一些實(shí)施例中，鈷襯墊是鈷或含鈷化合物。在一些實(shí)施例中，通過步驟206、208和209形成鈷襯墊。

在步驟206中，在開口的表面上沉積鈷前體。在一些實(shí)施例中，鈷前體可以包括叔丁基乙炔六羧基二鈷(dicobalt hexcarbonyl tertbutylacctylene，CCTBA)。

在步驟208中，通過等離子體處理鈷前體。在一些實(shí)施例中，處理等離子體包含氫。

在步驟209中，重復(fù)步驟206和208以實(shí)現(xiàn)鈷襯墊的期望的厚度。

在步驟210中，阻擋襯墊沉積在鈷襯墊上并且與鈷襯墊直接接觸。在一些實(shí)施例中，阻擋襯墊是氮化鈷襯墊。在一些實(shí)施例中，通過步驟212、214和215形成阻擋襯墊。

在步驟212中，在鈷襯墊的表面上沉積阻擋前體。在一些實(shí)施例中，阻擋前體可以包括叔丁基乙炔六羧基二鈷(CCTBA)或三羧基亞硝?；?Co(CO)₃NO)。

在步驟214中，通過等離子體處理阻擋前體。在一些實(shí)施例中，處理等離子體包含氫、氮或氨。

在步驟215中，重復(fù)步驟212和214以實(shí)現(xiàn)阻擋襯墊的期望的厚度。

在步驟216中，在阻擋體上沉積鈷晶種層。在一些實(shí)施例中，鈷晶種層是元素鈷或含鈷化合物。在一些實(shí)施例中，通過步驟218、220和221形成鈷晶種層。

在步驟218中，在阻擋襯墊的表面上沉積鈷晶種前體。在一些實(shí)施例中，鈷晶種前體可以包括叔丁基乙炔六羧基二鈷(CCTBA)。

在步驟220中，通過等離子體處理鈷晶種前體。在一些實(shí)施例中，處理等離子體包含氫。

在步驟221中，重復(fù)步驟218和220以實(shí)現(xiàn)鈷晶種層的期望的厚度。

在步驟222中，形成塊狀鈷層以填充開口的剩余空間。在一些實(shí)施例中，塊狀鈷層是鈷或含鈷化合物。在一些實(shí)施例中，通過鍍工藝形成塊狀鈷層。在各個(gè)實(shí)施例中，鍍工藝可以包括電化學(xué)鍍工藝或化學(xué)鍍工藝。在一些實(shí)施例中，用于去除形成鈷晶種層上的鈍化膜的化學(xué)溶液還用作用于鍍工藝的電解液。在一些其他的實(shí)施例中，通過PVD工藝或CVD工藝沉積塊狀鈷層，并且可以與步驟203的鈷襯墊和阻擋襯墊的形成原位地執(zhí)行沉積塊狀鈷層。

在步驟224中，在利用塊狀鈷層填充開口的剩余空間之后，執(zhí)行退火工藝。退火工藝使鈷襯墊與下面的半導(dǎo)體結(jié)構(gòu)反應(yīng)，以在硅化鈷襯墊與下面的半導(dǎo)體結(jié)構(gòu)的界面處形成硅化物膜。

圖3至圖8示出了根據(jù)一些實(shí)施例的填充用于集成芯片的金屬互連件的開口的方法的一些截面圖。雖然關(guān)于方法200描述了圖3至圖8，但是應(yīng)該理解，圖3至圖8所公開的結(jié)構(gòu)不限于該方法200，而且可以作為獨(dú)立于該方法的結(jié)構(gòu)而單獨(dú)存在。類似地，雖然關(guān)于圖3至圖8描述了該方法，但是應(yīng)該理解，該方法不限于圖3至圖8中公開的結(jié)構(gòu)，而且可以獨(dú)立于圖3至圖8中公開的結(jié)構(gòu)而單獨(dú)存在。

圖3示出了對應(yīng)于步驟202的截面圖300的一些實(shí)施例。

如截面圖300所示，半導(dǎo)體結(jié)構(gòu)104形成在襯底102內(nèi)。在一些實(shí)施 例中，襯底102可以是塊狀硅襯底或絕緣體上半導(dǎo)體(SOI)襯底(如，絕緣體上硅)。例如，襯底102也可以是二元半導(dǎo)體襯底(如，GaAs)、三元半導(dǎo)體襯底(如，AlGaAs)或更高階數(shù)的半導(dǎo)體襯底。例如，在許多示例中，在制造襯底102期間，可以采用具有以下直徑的盤狀晶圓的形式：1inch(25mm)；2inch(51mm)；3inch(76mm)；4inch(100mm)；5inch(130mm)或125mm(4.9inch)；150mm(5.9inch，通常稱為“6inch”)；200mm(7.9inch通常稱為“8inch”)；300mm(11.8inch，通常稱為“12inch”)；或450mm(17.7inch，通常稱為“18inch”)。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)104可以是諸如半導(dǎo)體器件的有源區(qū)域的MEOL結(jié)構(gòu)。例如，半導(dǎo)體結(jié)構(gòu)104可以是場效應(yīng)晶體管的摻雜的源極/漏極區(qū)域或多晶硅柵極。作為實(shí)例，可以通過離子注入或通過在襯底102中形成凹槽并且利用應(yīng)變誘導(dǎo)的源極/漏極材料(如，外延生長的SiP或SiGe)填充該凹槽來形成半導(dǎo)體結(jié)構(gòu)104。在一些實(shí)施例中，半導(dǎo)體結(jié)構(gòu)104可以在襯底102的上表面上面延伸。

介電層106形成在半導(dǎo)體結(jié)構(gòu)104和襯底102上方。在一些實(shí)施例中，介電層106可以是具有近似為3.9的介電常數(shù)的二氧化硅(SiO₂)層。在其他的實(shí)施例中，介電層106可以是具有小于3.9的介電常數(shù)的多孔或固體低k電介質(zhì)。

開口122形成在介電層106內(nèi)且位于半導(dǎo)體結(jié)構(gòu)104上方。在一些實(shí)施例中，通過使介電層106經(jīng)受該蝕刻劑302來形成開口122，蝕刻劑302配置為根據(jù)先前形成在介電層106上方的掩模(未示出)去除介電層106的未被掩蔽的部分，。在各個(gè)實(shí)施例中，蝕刻劑302可以包括干蝕刻劑，干蝕刻劑具有包括氟類物質(zhì)(如，CF₄、CHF₃、C₄F₈等)的蝕刻化學(xué)物。在其他的實(shí)施例中，蝕刻劑302可以包括濕蝕刻劑，該濕蝕刻劑包括氫氟酸(HF)。開口122垂直延伸穿過介電層106至下面的半導(dǎo)體結(jié)構(gòu)104。在一些實(shí)施例中，開口122可以垂直延伸穿過形成在襯底102與介電層106之間的蝕刻停止層(未示出)。在一些實(shí)施例中，開口122可以包括溝槽或通穴，在該溝槽或通穴內(nèi)形成導(dǎo)電互連層。在一些實(shí)施例中，可以通過包括在通穴上方形成溝槽線(trench line)的雙鑲嵌工藝形成開口122。雙 鑲嵌工藝可以是先溝槽工藝、先通孔工藝或自對準(zhǔn)工藝。開口122也可以是襯底貫通孔(TSV)開口。

圖4示出了對應(yīng)于步驟204的截面圖400的一些實(shí)施例。

如截面圖400所示，使用PVD工藝或CVD工藝在開口122的側(cè)壁表面和下表面上沉積第一鈷襯墊108。應(yīng)該理解，如本文所使用的，術(shù)語PVD可以應(yīng)用于任何類型的PVD工藝，包括(但不限于)利用隨后的凝結(jié)的蒸發(fā)、濺射或等離子體增強(qiáng)的濺射；術(shù)語CVD可以應(yīng)用于任何類型的CVD工藝，包括(但不限于)等離子體增強(qiáng)的CVD、遠(yuǎn)程等離子體增強(qiáng)的CVD、原子層CVD、快速熱CVD、氣溶膠輔助的CVD等。在一些實(shí)施例中，第一鈷襯墊108從開口122向外延伸至介電層106的上表面上。

圖5示出了對應(yīng)于步驟210的截面圖500的一些實(shí)施例。

如截面圖500所示，氮化鈷襯墊510形成在第一鈷襯墊108上。氮化鈷襯墊510用作阻擋襯墊?？梢允褂肅VD工藝形成氮化鈷襯墊510。可以在相對低的溫度下(大約200℃以下)形成氮化鈷襯墊。在形成阻擋襯墊110之后，將工件保持在真空室中以用于隨后的沉積。

圖6示出了對應(yīng)于步驟216的截面圖600的一些實(shí)施例。

如截面圖600所示，使用CVD工藝在氮化鈷襯墊510上形成鈷晶種襯墊112。

圖7示出了對應(yīng)于步驟222的截面圖700的一些實(shí)施例。

如截面圖700所示，形成塊狀鈷層114以填充開口122的剩余空間。在一些實(shí)施例中，通過鍍工藝形成塊狀鈷層114。在各個(gè)實(shí)施例中，鍍工藝可以包括電化學(xué)鍍工藝或化學(xué)鍍工藝。在一些實(shí)施例中，用于去除形成鈷晶種層112上的鈍化膜的化學(xué)溶液還用作用于鍍工藝的電解液。在各個(gè)實(shí)施例中，電解液可以是酸電解液、堿電解液或中性電解液。在一些其他的實(shí)施例中，通過PVD工藝或CVD工藝沉積塊狀鈷層114，并且可以與第一鈷襯墊108和氮化鈷襯墊510原位地執(zhí)行該塊狀鈷層的沉積。對于該方法，示出的在鈷晶種襯墊112和塊狀鈷層114之間的相同的邊界線可以不存在。

圖8示出了對應(yīng)于步驟224的截面圖800的一些實(shí)施例。

如截面圖800所示，在利用塊狀鈷層114填充開口的剩余空間之后，執(zhí)行退火工藝。退火工藝使第一鈷襯墊108與下面的半導(dǎo)體結(jié)構(gòu)104反應(yīng)，以在第一鈷襯墊108與下面的半導(dǎo)體結(jié)構(gòu)104的界面處形成硅化物膜116。在一些實(shí)施例中，由于反應(yīng)消耗，所以減薄了第一鈷襯墊108的下部的橫向部分(也如圖1A所示)，然而在一些實(shí)施例中，硅化物膜116形成為鄰接氮化鈷襯墊510(如圖1B所示)。在一些實(shí)施例中，在退火之后執(zhí)行平坦化工藝。平坦化工藝去除第一鈷襯墊108、氮化鈷襯墊510和塊狀鈷層114的過量的部分，以形成平坦的表面。結(jié)果，如圖1A和圖1B所示，第一鈷襯墊108、氮化鈷襯墊510和塊狀鈷層114可以具有與介電層106的上表面對準(zhǔn)的平坦的上表面。在一些實(shí)施例中，平坦化工藝可包括化學(xué)機(jī)械拋光(CMP)工藝。在其他的實(shí)施例中，平坦化工藝可以包括其他的蝕刻工藝。

圖9示出了根據(jù)一些實(shí)施例的對應(yīng)于圖4至圖6的用于沉積互連件的處理系統(tǒng)。在一些實(shí)施例中，如圖9所示，原位形成第一鈷襯墊108、氮化鈷襯墊510和鈷晶種襯墊112。對應(yīng)于圖4，在半導(dǎo)體結(jié)構(gòu)104的表面上沉積鈷前體。在一些實(shí)施例中，鈷前體可以包括叔丁基乙炔六羧基二鈷(CCTBA)。通過等離子體處理鈷前體。在一些實(shí)施例中，處理等離子體包含氫。前體沉積和等離子體處理可以重復(fù)若干周期(如，2至3個(gè)周期)以實(shí)現(xiàn)第一鈷襯墊108的期望的厚度。還在相同的真空室中并且還在持續(xù)的真空環(huán)境下，對應(yīng)于圖5，在第一鈷襯墊108的表面上沉積阻擋前體。在一些實(shí)施例中，阻擋前體可以包括叔丁基乙炔六羧基二鈷(CCTBA)或三羧基亞硝?；?Co(CO)₃NO)。通過等離子體處理阻擋前體。在一些實(shí)施例中，處理等離子體包含氫、氮或氨。前體沉積和等離子體處理可以重復(fù)若干周期(如，5至6個(gè)周期)以實(shí)現(xiàn)氮化鈷襯墊510的期望的厚度。還在相同的真空室中并且還在持續(xù)的真空環(huán)境下，對應(yīng)于圖6，在氮化鈷襯墊510的表面上沉積晶種層前體。在一些實(shí)施例中，晶種層前體可以包括叔丁基乙炔六羧基二鈷(CCTBA)。通過等離子體處理阻擋前體。在一些實(shí)施例中，處理等離子體包含氫。前體沉積和等離子體處理可以重復(fù)若干周期(如，8至9個(gè)周期)以實(shí)現(xiàn)鈷晶種襯墊112的期望的厚度。

因此，本發(fā)明涉及減少空隙并且提高可靠性的優(yōu)化的技術(shù)以形成互連層(尤其是具有硅化物膜的MEOL互連件)?？梢允褂玫蜏鼗瘜W(xué)汽相沉積(CVD)工藝原位形成第一鈷襯墊(用作金屬硅化物襯墊)、氮化鈷襯墊(用作阻擋襯墊)以及鈷晶種襯墊，并且之后進(jìn)行用于硅化的退火。因此，可以實(shí)現(xiàn)更好的填充。

在一些實(shí)施例中，本發(fā)明涉及一種制造集成電路器件的方法。該方法包括在襯底上方形成介電層。介電層包括布置在介電層內(nèi)的開口。該方法還包括沿著開口的底部和側(cè)壁表面形成第一鈷襯墊。該方法還包括在第一鈷襯墊的暴露的表面上形成阻擋襯墊并且利用塊狀鈷層填充開口的剩余空間。

在其他的實(shí)施例中，本發(fā)明涉及一種制造集成電路器件的方法。該方法包括在襯底上方形成中段制程(MEOL)結(jié)構(gòu)并且在襯底上方形成介電層。該方法還包括。該方法還包括：形成延伸穿過介電層的開口以暴露MEOL結(jié)構(gòu)的上表面的至少一部分，并且在硅層的上表面的暴露部分上形成第一鈷襯墊，以及該第一鈷襯墊沿著開口的側(cè)壁向上延伸。該方法還包括在第一鈷襯墊的暴露的表面上形成氮化鈷襯墊并且利用塊狀鈷層填充開口的剩余空間。該方法還包括：在填充塊狀鈷層之后，執(zhí)行退火工藝以在第一鈷襯墊與MEOL結(jié)構(gòu)的上表面的暴露部分的界面處形成硅化物膜。

在又一其他的實(shí)施例中，本發(fā)明涉及一種集成電路器件。集成電路器件包括半導(dǎo)體襯底和設(shè)置在半導(dǎo)體襯底上方的介電層，該介電層具有布置在介電層內(nèi)的開口。集成電路器件還包括沿著開口的側(cè)壁表面設(shè)置的第一鈷襯墊和覆蓋第一鈷襯墊的阻擋襯墊。集成電路器件還包括填充開口的剩余空間的鈷插塞。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種制造集成電路器件的方法，包括：在襯底上方形成介電層，其中，所述介電層包括布置在所述介電層內(nèi)的開口；沿著所述開口的底部和側(cè)壁表面形成第一鈷襯墊；在所述第一鈷襯墊的暴露的表面上形成阻擋襯墊；以及在所述開口中并且在所述阻擋襯墊上方形成塊狀鈷層以填充所述開口的剩余空間。

在上述方法中，還包括：在利用所述塊狀鈷層填充所述開口的所述剩 余空間之后，執(zhí)行退火工藝，其中，所述退火工藝使所述第一鈷襯墊與下面的中段制程(MEOL)結(jié)構(gòu)反應(yīng)以在所述第一鈷襯墊和所述下面的MEOL結(jié)構(gòu)的界面處形成硅化物膜。

在上述方法中，所述第一鈷襯墊形成為與所述介電層直接接觸。

在上述方法中，使用濺射沉積工藝形成所述第一鈷襯墊。

在上述方法中，使用化學(xué)汽相沉積(CVD)工藝形成所述第一鈷襯墊。

在上述方法中，使用物理汽相沉積(PVD)工藝形成所述塊狀鈷層。

在上述方法中，在形成所述第一鈷襯墊、所述阻擋襯墊和所述塊狀鈷層時(shí)，在持續(xù)地維持在真空下的室中相繼形成所述第一鈷襯墊、所述阻擋襯墊和所述塊狀鈷層。

在上述方法中，還包括：在填充所述塊狀鈷層之前，在所述阻擋襯墊上形成鈷晶種襯墊；其中，通過鍍工藝填充所述塊狀鈷層。

在上述方法中，在形成所述鈷晶種襯墊和所述阻擋襯墊時(shí)，在持續(xù)地維持在真空下的室中形成所述鈷晶種襯墊和所述阻擋襯墊。

在上述方法中，形成所述第一鈷襯墊和所述阻擋襯墊包括：將叔丁基乙炔六羧基二鈷(CCTBA)引導(dǎo)至室中以作為鈷前體；將所述鈷前體暴露于包括氫的等離子體以形成所述第一鈷襯墊；將叔丁基乙炔六羧基二鈷(CCTBA)引導(dǎo)至所述室中的第一鈷襯墊上以作為阻擋前體；以及將所述阻擋前體暴露于包括氫、氮或氨的等離子體以形成氮化鈷襯墊。

在上述方法中，使用叔丁基乙炔六羧基二鈷(CCTBA)作為前體來形成所述第一鈷襯墊，并且使用三羧基亞硝?；?Co(CO)₃NO)作為前體來形成所述阻擋襯墊。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種制造集成電路器件的方法，包括：在襯底上方形成中段制程(MEOL)結(jié)構(gòu)；在所述襯底上方形成介電層；形成延伸穿過所述介電層的開口以暴露所述MEOL結(jié)構(gòu)的上表面的至少部分；在所述MEOL結(jié)構(gòu)的所述上表面的所述暴露部分上形成沿著所述開口的側(cè)壁向上延伸的第一鈷襯墊；在所述第一鈷襯墊的暴露的表面上形成氮化鈷襯墊；利用塊狀鈷層填充所述開口的剩余空間；以及在填充所述塊狀鈷層之后，執(zhí)行退火工藝以在所述第一鈷襯墊和所述MEOL結(jié)構(gòu)的 所述上表面的所述暴露部分的界面處形成硅化物膜。

在上述方法中，所述第一鈷襯墊形成為與所述介電層直接接觸。

在上述方法中，在形成所述第一鈷襯墊和所述氮化鈷襯墊時(shí)，在持續(xù)地維持在真空下的室中相繼形成所述第一鈷襯墊和所述氮化鈷襯墊。

在上述方法中，在200℃以下形成所述第一鈷襯墊、所述氮化鈷襯墊和所述塊狀鈷層。

在上述方法中，使用化學(xué)汽相沉積(CVD)工藝或物理汽相沉積(PVD)工藝形成所述塊狀鈷層。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種集成電路器件，包括：襯底；介電層，設(shè)置在所述襯底上方并且具有垂直地延伸穿過所述介電層的開口；第一鈷襯墊，沿著所述開口的側(cè)壁表面設(shè)置；阻擋襯墊，設(shè)置在所述開口中并且覆蓋所述第一鈷襯墊；以及塊狀鈷層，設(shè)置在所述阻擋襯墊上方并且填充所述開口的剩余空間。

在上述集成電路器件中，所述襯底包括直接位于所述開口下方的硅區(qū)域，并且其中，所述集成電路器件還包括：包括鈷原子的硅化物層，設(shè)置在所述硅區(qū)域和所述第一鈷襯墊的界面處。

在上述集成電路器件中，還包括：中段制程(MEOL)結(jié)構(gòu)，設(shè)置在直接位于所述開口下方的所述襯底上方；以及包括鈷原子的硅化物層，設(shè)置在所述MEOL結(jié)構(gòu)和所述第一鈷襯墊的界面處。

在上述集成電路器件中，所述MEOL結(jié)構(gòu)的上表面凸出于所述襯底的上表面之上。

上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。