本發(fā)明涉及半導體集成電路制作領(lǐng)域，具體而言，涉及一種芯片及其制作方法。

背景技術(shù)：

隨著半導體集成電路的不斷發(fā)展，芯片的制作及封裝等已經(jīng)進入三維(3D)空間。目前，3D芯片的制作主要利用穿透硅通孔技術(shù)(TSV)將其他器件或芯片集成到一個主芯片上。一般來說，TSV是利用刻蝕工藝在主芯片上形成穿透硅通孔，并在該穿透硅通孔中填充導電材料以將其他器件或芯片集成到一個主芯片上。

圖1為現(xiàn)有3D芯片的結(jié)構(gòu)示意圖。如圖1所示，該芯片包括設(shè)置于襯底100′上的多個功能區(qū)200′，各功能區(qū)200′中設(shè)置有介電層214′，以及設(shè)置在介電層214′中的各種器件，比如晶體管211′、淺溝槽隔離結(jié)構(gòu)212′、互連層213′等。為了將其他器件或芯片集成到一個主芯片上，通常在各功能區(qū)中形成一個穿透硅通孔300′，以及在穿透硅通孔300′的內(nèi)壁上形成阻擋層420′，并在穿透硅通孔中填充導電層410′。

在這種3D芯片的制作過程中，在穿透硅通孔中填充導電層410′(例如Cu電鍍)后，通常還包括洗邊的過程，即將位于3D芯片邊緣的功能區(qū)上的殘留導電物質(zhì)以及位于穿透硅通孔300′中的導電層410′去除。洗邊的目的一方面在于去除芯片邊緣的導電物質(zhì)(比如Cu)，防止其成為后續(xù)制程的污染源，另一方面在于避免芯片邊緣的刻號(對應(yīng)于每個芯片的標示)被導電物質(zhì)覆蓋。如圖2所示，根據(jù)這種洗邊的位置，將芯片的多個功能區(qū)分為中間功能區(qū)210′和邊緣功能區(qū)230′。其中，中間功能區(qū)210′中的穿透硅通孔為中間穿透硅通孔310′。邊緣功能區(qū)230′中的穿透硅通孔為邊緣穿透硅通孔330′。此時，中間穿透硅通孔310′中依然填充有導電層410′，而邊緣穿透硅通孔330′中的導電層410′被洗除。

上述洗邊的過程會使得邊緣穿透硅通孔的內(nèi)壁直接裸露，并使得邊緣穿透硅通孔內(nèi)壁上的阻擋層因外部應(yīng)力等發(fā)生開裂，甚至剝落，從而在芯片中產(chǎn)生顆粒狀缺陷，進而降低芯片的穩(wěn)定性。目前，現(xiàn)有技術(shù)中還沒有解決這個技術(shù)問題的有效方法，使得該技術(shù)問題成為限制3D芯片的推廣應(yīng)用的重要因素之一。

技術(shù)實現(xiàn)要素：

本申請旨在提供一種芯片及其制作方法，以提高芯片的穩(wěn)定性。

為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種芯片，包括：襯底；中間功能區(qū)，設(shè)置在襯底上，其上設(shè)有中間穿透硅通孔，中間穿透硅通孔的內(nèi)壁上形成有阻擋層，且中間穿透硅通孔中設(shè)置有導電層；邊緣功能區(qū)，設(shè)置在襯底上，其上設(shè)有邊緣穿透硅通孔， 邊緣穿透硅通孔的內(nèi)壁上形成有阻擋層，其中，該芯片還包括設(shè)置于邊緣穿透硅通孔內(nèi)的介質(zhì)層。

進一步地，在本申請上的芯片中，介質(zhì)層的高度為邊緣穿透硅通孔深度的1/5～1。

進一步地，在本申請上的芯片中，介質(zhì)層選自SiO₂、無定型碳、Ge、Si和Ga中的一種或多種。

進一步地，在本申請上的芯片中，導電層選自Cu、W和多晶硅中的任一種。

進一步地，在本申請上的芯片中，阻擋層的材料選自Ta、Si₃N₄、SiON、TiN中的任一種或多種。

根據(jù)本申請的另一方面，提供了一種芯片的制作方法，包括以下步驟：在襯底上形成多個功能區(qū)，并在各功能區(qū)中分別形成貫穿相應(yīng)功能區(qū)的穿透硅通孔，并在各穿透硅通孔的側(cè)壁上形成阻擋層；將多個功能區(qū)分為中間功能區(qū)和邊緣功能區(qū)，位于中間功能區(qū)中的穿透硅通孔為中間穿透硅通孔，位于邊緣功能區(qū)中的穿透硅通孔為邊緣穿透硅通孔；在中間穿透硅通孔中形成導電層，在邊緣穿透硅通孔中形成介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，在中間穿透硅通孔中形成導電層，在邊緣穿透硅通孔中形成介質(zhì)層的步驟包括：在中間穿透硅通孔和邊緣穿透硅通孔中同時形成導電層；刻蝕去除邊緣穿透硅通孔中的導電層；在邊緣穿透硅通孔中形成介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，在中間穿透硅通孔中形成導電層，在邊緣穿透硅通孔中形成介質(zhì)層的步驟包括：在襯底上各功能區(qū)的表面上，以及各穿透硅通孔中形成連續(xù)設(shè)置的預備導電層；刻蝕去除位于各邊緣功能區(qū)表面上，以及各邊緣穿透硅通孔中的預備導電層，形成覆蓋在中間功能區(qū)表面并填充中間穿透硅通孔的過渡導電層；在過渡導電層的表面上，邊緣功能區(qū)表面上，以及邊緣穿透硅通孔中形成預備介質(zhì)層；處理預備介質(zhì)層，形成覆蓋邊緣功能區(qū)表面并填充在邊緣穿透硅通孔的過渡介質(zhì)層，過渡介質(zhì)層的上表面低于或等于過渡導電層的上表面；去除位于中間功能區(qū)表面上的過渡導電層和位于邊緣功能區(qū)表面上的過渡介質(zhì)層，在中間穿透硅通孔中形成導電層，在邊緣穿透硅通孔中形成介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，形成過渡介質(zhì)層的步驟包括：根據(jù)預備介質(zhì)層的材料和過渡導電層的材料之間的刻蝕選擇比，設(shè)置位于邊緣區(qū)表面上的過渡介質(zhì)層的厚度，進而在刻蝕去除位于中間功能區(qū)表面上的過渡導電層的同時刻蝕去除位于邊緣功能區(qū)表面上的過渡介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，形成過渡介質(zhì)層的步驟包括：通過平坦化工藝處理預備介質(zhì)層，形成上表面與過渡導電層上表面齊平的過渡介質(zhì)層；或者通過刻蝕工藝處理預備介質(zhì)層，形成上表面低于過渡導電層上表面的過渡介質(zhì)層；或者通過平坦化工藝處理預備介質(zhì)層，形成上表面與過渡導電層齊平的初步過渡介質(zhì)層，進一步刻蝕初步過渡介質(zhì)層形成上表面低于過渡導電層上表面的過渡介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，在形成介質(zhì)層的步驟中，形成高度為邊 緣穿透硅通孔深度的1/5～1倍的介質(zhì)層。

進一步地，在本申請上述的芯片的制作方法中，導電層的材料選自Cu、W和多晶硅中的任一種，形成導電層的工藝為化學氣相沉積、電鍍、濺射中的任一種；介質(zhì)層的材料選自SiO₂、無定型碳、Ge、Si和Ga中的一種或多種，形成介質(zhì)層的工藝為化學氣相沉積、蒸發(fā)、濺射中的任一種。

應(yīng)用本申請的技術(shù)方案，通過在芯片的邊緣穿透硅通孔內(nèi)形成介質(zhì)層，以避免邊緣穿透硅通孔的內(nèi)壁直接裸露，從而避免緣穿透硅通孔內(nèi)壁上的阻擋層因外部應(yīng)力等發(fā)生開裂，甚至剝落，進而避免了由于阻擋層剝落造成的顆粒狀缺陷以及芯片良率的降低，使得芯片的穩(wěn)定性得到提高。

附圖說明

構(gòu)成本申請的一部分的說明書附圖用來提供對本發(fā)明的進一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構(gòu)成對本發(fā)明的不當限定。在附圖中：

圖1示出了現(xiàn)有芯片洗邊處理前的結(jié)構(gòu)示意圖；

圖2示出了現(xiàn)有芯片洗邊處理后的結(jié)構(gòu)示意圖；

圖3示出了根據(jù)本申請實施方式所提供的芯片的結(jié)構(gòu)示意圖；

圖4示出了根據(jù)本申請實施方式所提供的芯片的制作方法的流程示意圖；

圖5示出了根據(jù)本申請實施方式所提供的芯片的制作方法中，在襯底上形成多個功能區(qū)，并在各功能區(qū)中分別形成貫穿相應(yīng)功能區(qū)的穿透硅通孔，并在各穿透硅通孔的側(cè)壁上形成阻擋層后基體的剖面結(jié)構(gòu)示意圖；

圖6示出了將圖5所示的多個功能區(qū)分為中間功能區(qū)和邊緣功能區(qū)后的基體剖面結(jié)構(gòu)示意圖；

圖7示出了在圖6所示的中間穿透硅通孔中形成導電層，在邊緣穿透硅通孔中形成介質(zhì)層后的基體剖面結(jié)構(gòu)示意圖；

圖8-1示出了在圖5所示的襯底上各功能區(qū)中的表面上，以及各穿透硅通孔中形成連續(xù)設(shè)置的預備導電層后的基體剖面結(jié)構(gòu)示意圖；

圖8-2示出了刻蝕去除圖8-1所示的位于各邊緣功能區(qū)表面上，以及各邊緣穿透硅通孔中的預備導電層，形成過渡導電層后的基體剖面結(jié)構(gòu)示意圖；

圖8-3示出了在圖8-2所示的過渡導電層的表面上，邊緣功能區(qū)表面上，以及邊緣穿透硅通孔中形成預備介質(zhì)層后的基體剖面結(jié)構(gòu)示意圖；

圖8-4示出了在處理圖8-3所示的預備介質(zhì)層，形成覆蓋邊緣功能區(qū)表面以及邊緣穿透硅通孔的過渡介質(zhì)層后的基體剖面結(jié)構(gòu)示意圖；以及

圖9示出了處理圖8-3所示的預備介質(zhì)層，形成上表面與所述過渡導電層齊平的初步過渡介質(zhì)層后的基體剖面結(jié)構(gòu)示意圖。

具體實施方式

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結(jié)合實施例來詳細說明本發(fā)明。

由背景技術(shù)可知，在現(xiàn)有芯片的制作過程中存在洗邊過程會造成芯片穩(wěn)定性下降的問題。本申請的發(fā)明人針對上述問題進行了大量的實驗研究，在一次偶然的機會，發(fā)明人發(fā)現(xiàn)在洗邊工藝去除邊緣穿透硅通孔中的導電層后，邊緣穿透硅通孔內(nèi)壁直接暴露，此時位于邊緣穿透硅通孔內(nèi)壁上的阻擋層也直接暴露。暴露出的阻擋層很容易因后續(xù)工藝所產(chǎn)生的應(yīng)力等受到破壞，發(fā)生開裂，甚至剝落。同時，剝落的阻擋層會散布在芯片上形成顆粒狀缺陷，且該缺陷大小與TSV的尺寸相當，進而降低芯片的良率。

為了解決上述問題，申請人提供了一種芯片。如圖3所示，該芯片包括：襯底100以及設(shè)置在襯底100上的中間功能區(qū)210和邊緣功能區(qū)230。其中，中間功能區(qū)210上設(shè)有中間穿透硅通孔310；中間穿透硅通孔310的內(nèi)壁上形成有阻擋層420，且中間穿透硅通孔310中設(shè)置有導電層410。邊緣功能區(qū)230上設(shè)有邊緣穿透硅通孔330，邊緣穿透硅通孔330的內(nèi)壁上形成有阻擋層420，且邊緣穿透硅通孔330設(shè)置有介質(zhì)層430。

在上述芯片中，依然在中間穿透硅通孔310和邊緣穿透硅通孔330的內(nèi)壁上形成阻擋層420。這種阻擋層420能夠在阻止襯底100內(nèi)的離子向穿透硅通孔擴散以及穿透硅通孔內(nèi)的導電物質(zhì)向襯底內(nèi)擴散的同時，增加導電層與穿透硅通孔之間的結(jié)合力。在此基礎(chǔ)上，通過在邊緣穿透硅通孔330內(nèi)形成了介質(zhì)層430，使介質(zhì)層430對阻擋層420產(chǎn)生保護作用，使得后續(xù)工藝所產(chǎn)生的應(yīng)力等會被介質(zhì)層430吸收，從而避免阻擋層420因應(yīng)力等原因受到破壞，使得芯片的穩(wěn)定性得到提高。

在上述芯片中，介質(zhì)層430的高度可以根據(jù)阻擋層420的厚度和高度等進行設(shè)置。在本申請的一種優(yōu)選實施方式中，介質(zhì)層430的高度為邊緣穿透硅通孔330深度的1/5～1。具有上述高度的介質(zhì)層430能夠?qū)ψ钃鯇?20產(chǎn)生良好的保護作用，避免阻擋層420因應(yīng)力等原因受到破壞，使得芯片的穩(wěn)定性得到提高。

在上述芯片中，本領(lǐng)域的技術(shù)人員可以根據(jù)現(xiàn)有技術(shù)中的常規(guī)手段，在中間穿透硅通孔310和邊緣穿透硅通孔330的內(nèi)壁上形成阻擋層420，以及在中間穿透硅通孔310內(nèi)形成導電層410，在邊緣穿透硅通孔330形成介質(zhì)層430。其中介質(zhì)層430的材料可以為現(xiàn)有技術(shù)中常用的介質(zhì)材料。優(yōu)選地，介質(zhì)層430的材料優(yōu)選包括但不限于SiO₂、無定型碳、Ge、Si和Ga中的一種或多種。上述材料很容易填充到邊緣穿透硅通孔330中，并且能夠與邊緣穿透硅通孔330內(nèi)壁上的阻擋層形成良好的界面接觸，使得介質(zhì)層430能夠充分地覆蓋阻擋層420，進而避免阻擋層420因應(yīng)力等原因受到破壞，使得芯片的穩(wěn)定性得到提高。同時，優(yōu)選地，阻擋層420的材料優(yōu)選包括但不限于Ta、Si₃N₄、SiON、TiN中的任一種或多種；導電層410的材料包括但不限于Cu、W和多晶硅中的任一種。

在上述芯片中，本領(lǐng)域的技術(shù)人員可以按照芯片的功能及用途等，在中間功能區(qū)210以及邊緣功能區(qū)230上設(shè)置各種器件，比如晶體管211、淺溝槽隔離結(jié)構(gòu)212、互連層213等，并通過介質(zhì)層214將上述器件隔離開。上述器件及介質(zhì)層的制作為本領(lǐng)域現(xiàn)有技術(shù)，在此不再贅述。

同時，本申請還提供了一種芯片的制作方法。如圖4所示，該制作方法包括以下步驟：在襯底100上形成多個功能區(qū)，并在各功能區(qū)中分別形成貫穿相應(yīng)功能區(qū)的穿透硅通孔，并在各穿透硅通孔的側(cè)壁上形成阻擋層420；將多個功能區(qū)分為中間功能區(qū)210和邊緣功能區(qū)230，位于中間功能區(qū)210中穿透硅通孔為中間穿透硅通孔310，位于邊緣功能區(qū)230中穿透硅通孔為邊緣穿透硅通孔330；在中間穿透硅通孔310中形成導電層410，在邊緣穿透硅通孔330中形成介質(zhì)層430。

在本申請上述的芯片制作方法中，依然保留在中間穿透硅通孔310和邊緣穿透硅通孔330的內(nèi)壁上形成阻擋層420的步驟。利用該阻擋層420在阻止襯底100內(nèi)的離子向穿透硅通孔擴散，及穿透硅通孔內(nèi)的導電物質(zhì)向襯底內(nèi)擴散的同時，增加導電層與穿透硅通孔之間的結(jié)合力。于此同時，增加在在邊緣穿透硅通孔330中填充形成上表面低于或等于邊緣功能區(qū)230上表面的介質(zhì)層430的步驟。通過在芯片的邊緣穿透硅通孔330內(nèi)形成介質(zhì)層430，可以避免邊緣穿透硅通孔330的內(nèi)壁直接裸露，進而避免邊緣穿透硅通孔330內(nèi)壁上的阻擋層420因外部應(yīng)力等受到破壞，使得芯片的穩(wěn)定性得到提高。

圖5至圖9示出了本申請?zhí)峁┑男酒闹谱鞣椒ㄖ?，?jīng)過各個步驟后得到的芯片的剖面結(jié)構(gòu)示意圖。下面將結(jié)合圖5至圖9，進一步說明本申請所提供的芯片的制作方法。該制作方法包括以下步驟：

首先，在襯底100上形成多個功能區(qū)200，并在各功能區(qū)200中分別形成貫穿相應(yīng)功能區(qū)200的穿透硅通孔300，并在各穿透硅通孔300的側(cè)壁上形成阻擋層420，形成如圖5所示的基體結(jié)構(gòu)。本領(lǐng)域的技術(shù)人員可以根據(jù)芯片的功能及用途，在襯底100上形成多個功能區(qū)200，比如高壓器件區(qū)、邏輯電路區(qū)、核心區(qū)等，并在各功能區(qū)上設(shè)置各種器件，比如晶體管211、淺溝槽隔離結(jié)構(gòu)212、互連層213等，并通過介質(zhì)層214將上述器件隔離開。同時，本領(lǐng)域的技術(shù)人員可以按照現(xiàn)有技術(shù)，在各功能區(qū)中分別形成貫穿相應(yīng)功能區(qū)200的穿透硅通孔300，以及在穿透硅通孔300的側(cè)壁上形成阻擋層420。在本申請的一種優(yōu)選實施方式中，上述步驟為：先通過干法刻蝕各功能區(qū)200及襯底100形成穿透硅通孔300，然后通過化學氣相沉積、物理氣相沉積等工藝在穿透硅通孔300的側(cè)壁上形成阻擋層420等，形成穿透硅通孔。上述工藝為本領(lǐng)域的現(xiàn)有技術(shù)，在此不再贅述。

在襯底100上形成多個功能區(qū)200，并在各功能區(qū)200中分別形成貫穿相應(yīng)功能區(qū)200的穿透硅通孔300的步驟之后，將多個功能區(qū)200分為中間功能區(qū)210和邊緣功能區(qū)230，將位于中間功能區(qū)210中穿透硅通孔定為中間穿透硅通孔310，將位于邊緣功能區(qū)230中穿透硅通孔定為邊緣穿透硅通孔330，形成如圖6所示的基體結(jié)構(gòu)。在上述步驟中，本領(lǐng)域的技術(shù)人員可以根據(jù)后續(xù)的洗邊等工藝的需要，設(shè)置中間功能區(qū)210和邊緣功能區(qū)230的寬度，以便于后續(xù)洗邊等工藝的操作。

在將多個功能區(qū)200分為中間功能區(qū)210和邊緣功能區(qū)230的步驟之后，在中間穿透硅通孔310中形成導電層410，在邊緣穿透硅通孔330中形成介質(zhì)層430，形成如圖7所示的基體結(jié)構(gòu)。在上述步驟中，形成于邊緣穿透硅通孔內(nèi)的介質(zhì)層能夠避免邊緣穿透硅通孔的內(nèi)壁直接裸露，進而避免緣穿透硅通孔內(nèi)壁上的阻擋層因外部應(yīng)力等受到破壞，使得芯片的穩(wěn)定性得到提高。其中優(yōu)選在形成介質(zhì)層430的步驟中，形成高度為邊緣穿透硅通孔330深度的1/5～1倍的介質(zhì)層430，以為阻擋層420提供良好的保護作用，避免阻擋層420因應(yīng)力等原因受到破壞，進而提高芯片的穩(wěn)定性。

在上述方法中，在中間穿透硅通孔310中填充形成導電層410，在邊緣穿透硅通孔330中填充形成上表面低于或等于邊緣功能區(qū)230上表面的介質(zhì)層430步驟包括：在中間穿透硅通孔310和邊緣穿透硅通孔330中同時形成導電層410；刻蝕去除邊緣穿透硅通孔330中的導電層410；在邊緣穿透硅通孔330中形成介質(zhì)層430。

上述步驟可以采用多種方式實現(xiàn)，在本申請的一種優(yōu)選的實施方式中，上述步驟包括：參見圖8-1，在襯底100上各功能區(qū)中的表面上，以及各穿透硅通孔中形成連續(xù)設(shè)置的預備導電層410′，形成如圖8-1所示的基體結(jié)構(gòu)。參見圖8-2和圖8-3，刻蝕去除位于各邊緣功能區(qū)230表面上，以及各邊緣穿透硅通孔330中的預備導電層410′，形成覆蓋在中間功能區(qū)210表面并填充中間穿透硅通孔310的過渡導電層410″，形成如圖8-2所示的基體結(jié)構(gòu)。在過渡導電層410″的表面上、邊緣功能區(qū)230表面上，以及邊緣穿透硅通孔330中形成預備介質(zhì)層430′，形成如圖8-3所示的基體結(jié)構(gòu)。繼續(xù)參見圖8-4，處理預備介質(zhì)層430′，形成覆蓋邊緣功能區(qū)230的表面并填充在邊緣穿透硅通孔330內(nèi)的過渡介質(zhì)層430″，且過渡介質(zhì)層430″的上表面低于或等于過渡導電層410″的上表面，形成如圖8-4所示的基體結(jié)構(gòu)。然后，去除中間功能區(qū)210表面上的過渡導電層410″和位于邊緣功能區(qū)230表面上的過渡介質(zhì)層430″，在中間穿透硅通孔310中形成導電層410，在邊緣穿透硅通孔330中形成介質(zhì)層430，形成如圖7所示的基體結(jié)構(gòu)。

在上述形成預備導電層410′的步驟中，本領(lǐng)域的技術(shù)人員可以根據(jù)現(xiàn)有技術(shù)，選擇預備導電層的材料以及形成預備導電層的工藝方法。優(yōu)選地，預備導電層410′的材料選自Cu、W和多晶硅中的任一種，形成預備導電層410′的工藝為化學氣相沉積、電鍍、濺射中的任一種。在本申請的一種可選實施方式中，采用電鍍工藝形成Cu預備導電層時，先在中間穿透硅通孔310和邊緣穿透硅通孔的側(cè)壁上成形成Cu種子層，再在Cu種子層上電鍍形成Cu預備導電層，電鍍的工藝條件為：電解液以硫酸銅或甲磺酸銅為主要成分，電鍍的電流為6～30安培，電鍍的時間為30～90秒。

在上述形成過渡導電層410″的步驟中，本領(lǐng)域技術(shù)人員根據(jù)預備介質(zhì)層430′的材料和過渡導電層410″的材料之間的刻蝕選擇比，設(shè)置位于邊緣功能區(qū)230表面上的過渡介質(zhì)層430″的厚度。進而在刻蝕去除位于中間功能區(qū)210表面上的過渡導電層410′的同時刻蝕去除位于邊緣功能區(qū)230表面上的過渡介質(zhì)層430″。刻蝕預備導電層410′的工藝可以為濕法刻蝕，濕法刻蝕的溶液選自磷酸、硝酸以及氫氟酸中的一種或多種。在本申請的一種可選的實施方式中，上述刻蝕的步驟為：將質(zhì)量分數(shù)為5％～20％的磷酸溶液噴涂到芯片上，并通過低速旋轉(zhuǎn)(300～500rpm)使磷酸溶液均勻分布在芯片的邊緣部分上(邊緣功能區(qū)230 的表面上和邊緣穿透硅通孔330中的預備導電層410′上)，在溫度為25～50℃條件下，使得預備導電層410′與磷酸溶液發(fā)生反應(yīng)，反應(yīng)時間為60～180秒。

在上述形成預備介質(zhì)層430′的步驟中，本領(lǐng)域的技術(shù)人員可以根據(jù)現(xiàn)有技術(shù)，選擇介質(zhì)層430的材料以及形成介質(zhì)層430的工藝方法。優(yōu)選地，介質(zhì)層430的材料選自SiO₂、無定型碳、Ge、Si和Ga中的一種或多種，形成介質(zhì)層的工藝可以包括但不限于采用化學氣相沉積、蒸發(fā)、濺射。在本申請的一種可選的實施方式中，通過化學氣相沉積形成無定型碳預備介質(zhì)層，其工藝參數(shù)為：以烷烴化合物(戊烷、辛烷、庚烷等)為主要反應(yīng)氣體，RF功率為500～2000瓦，沉積溫度為250～450℃，沉積時間為90～300秒。

在本申請上述方法中，處理預備介質(zhì)層430′，形成過渡介質(zhì)層430″的步驟中，一種優(yōu)選的實施方式為：通過平坦化工藝處理預備介質(zhì)層430′，形成上表面與過渡導電層410″上表面齊平的過渡介質(zhì)層430″。上述平坦化工藝可以包括但不限于采用化學機械拋光，上述刻蝕工藝可以為濕法刻蝕，濕法刻蝕的溶液可以包括但不限于采用氫氧化鉀、氫氧化鈉和四甲基氫氧化銨。當采用化學機械拋光工藝處理預備介質(zhì)層430′時，一種可選的實施條件為：以二氧化硅作為研磨液，研磨頭上施加的壓力為200～400g/cm²，拋光液的流速100～250ml/min，拋光溫度為25～50℃，拋光時間為60～150秒。當采用濕法刻蝕工藝處理預備介質(zhì)層430′時，一種優(yōu)選的實施方式為：以質(zhì)量份數(shù)為5％～20％的四甲基氫氧化銨作為刻蝕溶液，刻蝕溫度為25～50℃，刻蝕時間為90～200秒。

在本申請上述方法中，處理預備介質(zhì)層430′形成過渡介質(zhì)層430″的步驟中，另一種優(yōu)選的實施方式為：通過刻蝕工藝處理預備介質(zhì)層430′，形成上表面低于過渡導電層410″的過渡介質(zhì)層430″，形成如圖8-4所示的基體結(jié)構(gòu)。上述平坦化工藝可以包括但不限于采用化學機械拋光，上述刻蝕工藝可以為濕法刻蝕，濕法刻蝕的溶液可以包括但不限于采用氫氧化鉀、氫氧化鈉和四甲基氫氧化銨。當采用化學機械拋光工藝處理預備介質(zhì)層430′時，一種可選的實施條件為：以二氧化硅作為研磨液，研磨頭上施加的壓力為200～400g/cm²，拋光液的流速100～250ml/min，拋光溫度為25～50℃，拋光時間為60～150秒。當采用濕法刻蝕工藝處理預備介質(zhì)層430′時，一種優(yōu)選的實施方式為：以質(zhì)量分數(shù)為5％～20％的四甲基氫氧化銨作為刻蝕溶液，刻蝕溫度為25～50℃，刻蝕時間為90～200秒。

在本申請上述方法中，處理預備介質(zhì)層430′形成過渡介質(zhì)層430″的步驟中，又一種優(yōu)選的實施方式為：通過平坦化工藝處理預備介質(zhì)層430′，形成上表面與過渡導電層410″齊平的初步過渡介質(zhì)層430″′，形成如圖9所示的基體結(jié)構(gòu)；然后進一步刻蝕初步過渡介質(zhì)層430″′，形成上表面低于過渡導電層410″上表面的過渡介質(zhì)層430″，形成如圖8-4的基體結(jié)構(gòu)。上述平坦化工藝可以包括但不限于采用化學機械拋光；上述刻蝕工藝可以為濕法刻蝕，濕法刻蝕的溶液可以包括但不限于采用氫氧化鉀、氫氧化鈉、四甲基氫氧化銨。在本申請的一種可選的實施方式中，化學機械拋光的工藝條件為：以二氧化硅作為研磨液，研磨頭上施加的壓力為200～400g/cm²，拋光液的流速100～250ml/min，拋光溫度為25～50℃，拋光時間為30～120秒；濕法刻蝕的工藝條件為：以質(zhì)量份數(shù)為5％～20％的氫氧化鉀或氫氧化鈉作為刻蝕溶液，刻蝕溫度為5～50℃，刻蝕時間為60～180秒。

在上述去除過渡導電層410″和過渡介質(zhì)層430″的步驟中，去除預備導電層410′的工藝可以包括但不限于采用化學機械拋光。在本申請的一種可選的實施方式中，化學機械拋光的工藝條件為：以二氧化硅作為研磨液，研磨頭上施加的壓力為200～400g/cm²，拋光液的流速100～250ml/min，拋光溫度為25～50℃，拋光時間為30～120秒。

從以上的描述中，可以看出，本發(fā)明上述的實施例實現(xiàn)了如下技術(shù)效果：通過在芯片的邊緣穿透硅通孔內(nèi)形成介質(zhì)層，以避免邊緣穿透硅通孔的內(nèi)壁直接裸露，避免緣穿透硅通孔內(nèi)壁上的阻擋層因外部應(yīng)力等發(fā)生開裂，甚至剝落，進而避免了由于阻擋層剝落造成的顆粒狀缺陷以及芯片良率的降低。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。