本發(fā)明涉及半導(dǎo)體器件制造技術(shù)領(lǐng)域，更具體的說，涉及一種功率器件及其制作方法。

背景技術(shù)：

絕緣柵雙極晶體管(IGBT，Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET柵極電壓控制特性和雙極型晶體管低導(dǎo)通電阻特性于一身，改善了器件耐壓和導(dǎo)通電阻相互牽制的情況，具有高電壓、大電流、高頻率、功率集成密度高、輸入阻抗大、導(dǎo)通電阻小、開關(guān)損耗低等優(yōu)點(diǎn)。在變頻家電、工業(yè)控制、電動及混合動力汽車、新能源、智能電網(wǎng)等諸多領(lǐng)域獲得了廣泛的應(yīng)用空間，而要確保IGBT高電壓的一個(gè)重要前提條件是優(yōu)良的終端保護(hù)結(jié)構(gòu)，終端保護(hù)結(jié)構(gòu)的主要作用是承擔(dān)器件橫向電場，保證功率半導(dǎo)體器件的耐壓能力。

如圖1所示，場限環(huán)結(jié)構(gòu)包括內(nèi)圈的分壓保護(hù)區(qū)11和外圈的截至環(huán)12。當(dāng)偏壓加在集電極13上時(shí)，隨著所加偏壓的增大，耗盡層沿著主結(jié)14向第一場限環(huán)15的方向延伸。在電壓增大到主結(jié)14的雪崩擊穿電壓之前，主結(jié)的耗盡區(qū)已經(jīng)與第一場限環(huán)15的耗盡區(qū)匯合，耗盡區(qū)曲率增大，主結(jié)與環(huán)結(jié)之間為穿通狀態(tài)，由此削弱了主結(jié)彎曲處的積聚電場，擊穿電壓得到提高。在第一場限環(huán)15發(fā)生雪崩擊穿之前，第二場限環(huán)16穿通，以此類推。然而場限環(huán)終端結(jié)構(gòu)存在以下弊端：傳統(tǒng)場限環(huán)結(jié)構(gòu)通過注入雜質(zhì)，依賴雜質(zhì)在熱過程中的擴(kuò)散形成一個(gè)個(gè)場限環(huán)。為了阻止相鄰的兩個(gè)場限環(huán)互相擴(kuò)散，場限環(huán)和場限環(huán)的間距必須保持足夠遠(yuǎn)，這使得場限環(huán)的面積較大，增加器件制作成本。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種功率器件，通過減小功率器件的結(jié)終端延伸區(qū)域面積實(shí)現(xiàn)分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作更多的器件，降低了器件制作成本。

為實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了如下技術(shù)方案：

一種功率器件，包括依次設(shè)置的襯底、第一導(dǎo)電類型的外延層和第二導(dǎo)電類型的延伸區(qū)；所述外延層內(nèi)具有重?fù)诫s第二導(dǎo)電類型的主結(jié)區(qū)和具有第一導(dǎo)電類型的截止環(huán)，所述延伸區(qū)位于所述主結(jié)區(qū)與所述截止環(huán)之間，所述延伸區(qū)與所述主結(jié)區(qū)相連通，所述延伸區(qū)與所述截止環(huán)不連通；所述延伸區(qū)內(nèi)至少具有兩個(gè)與主結(jié)區(qū)導(dǎo)電類型相同、離子濃度相同的離子注入?yún)^(qū)，且相鄰的離子注入?yún)^(qū)的間距隨距離所述主結(jié)區(qū)距離的增大而增大。

進(jìn)一步地，還包括位于所述延伸區(qū)的非離子注入?yún)^(qū)窗口上的第一介質(zhì)層。

其中，所述主結(jié)區(qū)與所述延伸區(qū)通過場板相連通，并且至少在所述延伸區(qū)靠近所述主結(jié)區(qū)的側(cè)面設(shè)置具有第一導(dǎo)電類型的多晶硅層作為所述場板。

進(jìn)一步地，還包括覆蓋于所述外延層及所述延伸區(qū)上的第二介質(zhì)層。

基于上述所述功率器件結(jié)構(gòu)，本發(fā)明提供一種功率器件的制作方法，包括：

在襯底上通過外延生長依次形成具有第一導(dǎo)電類型的外延層和第二導(dǎo)電類型的初始延伸區(qū)；對所述初始延伸區(qū)進(jìn)行刻蝕形成延伸區(qū)，暴露出所述外延層的第一區(qū)域與第二區(qū)域；在所述延伸區(qū)之上形成至少兩個(gè)離子注入窗口；進(jìn)行第二導(dǎo)電類型的離子注入在所述第一區(qū)域內(nèi)形成重?fù)诫s第一導(dǎo)電類型的主結(jié)區(qū)和在所述延伸區(qū)內(nèi)形成重?fù)诫s第一導(dǎo)電類型的離子注入?yún)^(qū)，所述延伸區(qū)與所述主結(jié)區(qū)相連通，相鄰的離子注入?yún)^(qū)的間距隨距離所述主結(jié)區(qū)距離的增大而增大；進(jìn)行第一導(dǎo)電類型的離子注入在所述第二區(qū)域形成第一導(dǎo)電類型的截止環(huán)，所述延伸區(qū)與所述截止環(huán)不連通。

進(jìn)一步地，在所述延伸區(qū)之上形成至少兩個(gè)離子注入窗口，具體為：在所述延伸區(qū)上生長第一介質(zhì)層；通過第一掩膜版干法刻蝕所述第一介質(zhì)層，形成 至少兩個(gè)離子注入窗口。

其中，所述延伸區(qū)與所述主結(jié)區(qū)相連通，具體為：

在形成至少兩個(gè)離子注入窗口之后，淀積第一導(dǎo)電類型的多晶硅層，通過第二掩膜版干法刻蝕所述多晶硅層，形成多晶硅側(cè)墻，在所述延伸區(qū)靠近所述主結(jié)區(qū)的多晶硅側(cè)墻將主結(jié)區(qū)與所述延伸區(qū)相連通。

進(jìn)一步地，在離子注入之后，還包括：在所述外延層和所述延伸區(qū)上淀積形成第二介質(zhì)層。

在本發(fā)明功率器件的結(jié)終端延伸結(jié)構(gòu)中，所述延伸區(qū)內(nèi)至少具有兩個(gè)與主結(jié)區(qū)導(dǎo)電類型相同、離子濃度相同的離子注入?yún)^(qū)，且相鄰的離子注入?yún)^(qū)的間距隨距離所述主結(jié)區(qū)距離的增大而增大，使得延伸區(qū)的每段區(qū)域的離子濃度逐段遞減，因?yàn)檠由靺^(qū)先是通過外延生長的，因此離子濃度是均勻的，再通過變化間距進(jìn)行離子注入使得每段均有一個(gè)高濃度的離子注入?yún)^(qū)，使得延伸區(qū)的每段區(qū)域的離子濃度呈逐段遞減的趨勢，這種延伸區(qū)結(jié)構(gòu)可以有效削弱了主結(jié)彎曲處的電場強(qiáng)度，使得使擊穿電壓得到提高，進(jìn)而能夠有效提高結(jié)終端延伸結(jié)構(gòu)的面積效率，減小分壓區(qū)域面積。分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為用于IGBT終端保護(hù)的場限環(huán)結(jié)構(gòu)的示意圖；

圖2為本發(fā)明實(shí)施例中制作功率器件的方法流程示意圖；

圖3a至圖3h為本發(fā)明實(shí)施例公開的功率器件的制作流程中各階段的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部份實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明實(shí)施例所述的半導(dǎo)體器件包括功率二極管、雙極型絕緣柵場效應(yīng)晶體管(IGBT)、金屬氧化物絕緣柵場效應(yīng)晶體管(MOS)、晶閘管(SCR)等器件。

半導(dǎo)體的類型由半導(dǎo)體中多數(shù)載流子決定，如果第一導(dǎo)電類型的多數(shù)載流子為空穴，則第一導(dǎo)電類型為P型，重?fù)诫s的第一導(dǎo)電類型為P+型，輕摻雜的第一類型為P-型；如果第一導(dǎo)電類型的多數(shù)載流子為電子，則第一導(dǎo)電類型為N型，重?fù)诫s的第一導(dǎo)電類型為N+型，輕摻雜的第一類型為N-型。若第一導(dǎo)電類型為N型時(shí)，則第二導(dǎo)電類型為P型，反之亦然。

本發(fā)明實(shí)施例一提出了一種功率器件結(jié)構(gòu)，其結(jié)構(gòu)如圖3h所示，圖3h為該功率器件的剖面圖，下面結(jié)合圖3h對功率器件結(jié)構(gòu)進(jìn)行詳細(xì)說明。

具體的，以p型溝道為例進(jìn)行說明，即第一導(dǎo)電類型為p型，第二導(dǎo)電類型為n型，此時(shí)僅為示例，此發(fā)明同樣適用n型溝道的實(shí)施例。

該結(jié)終端延伸結(jié)構(gòu)包括：

硅晶片襯底101、N-外延層102、P-延伸區(qū)103；

所述N-外延層102內(nèi)具有P+主結(jié)區(qū)105和N+截止環(huán)108，所述P-延伸區(qū)103位于所述P+主結(jié)區(qū)105與所述N+截止環(huán)108之間，所述P-延伸區(qū)103與所述P+主結(jié)區(qū)105相連通，所述P-延伸區(qū)103與所述N+截止環(huán)108不連通；

所述P-延伸區(qū)103內(nèi)至少具有兩個(gè)與P+主結(jié)區(qū)105導(dǎo)電類型相同、離子濃度相同的離子注入?yún)^(qū)106，且相鄰的離子注入?yún)^(qū)106的間距隨距離所述P+主結(jié)區(qū)105距離的增大而增大。

其中，延伸區(qū)103的摻雜厚度一般稱作JTE(結(jié)終端延伸)結(jié)構(gòu)的深度，簡 稱JTE結(jié)深，因?yàn)镴TE結(jié)深隨著距離主結(jié)區(qū)距離的增大而逐級遞減，所以離子濃度從主結(jié)區(qū)向外逐漸降低，削弱了主結(jié)彎曲處的電場強(qiáng)度，使擊穿電壓得到提高，進(jìn)而能夠有效提高結(jié)終端延伸結(jié)構(gòu)的面積效率，減小分壓區(qū)域面積。分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

其中，位于所述延伸區(qū)的非離子注入?yún)^(qū)窗口上的第一介質(zhì)層104通過光刻形成，第一介質(zhì)層104的目的是形成離子注入?yún)^(qū)窗口。

較佳地，P+主結(jié)區(qū)105與所述P-延伸區(qū)103通過場板相連通，至少在所述P-延伸區(qū)103靠近所述P+主結(jié)區(qū)105的側(cè)面設(shè)置具有N型多晶硅層107'作為所述場板，這樣做的效果是可以在具有同樣的分壓區(qū)域面積下進(jìn)一步增大分壓效果。

較佳地，還包括覆蓋于所述外延層及所述延伸區(qū)上的第二介質(zhì)層109，可以有效消除表面積累的電場對分壓結(jié)構(gòu)的影響，最大化JTE結(jié)構(gòu)分壓的作用，提高器件性能。

本實(shí)施例中的JTE結(jié)構(gòu)作用原理是，當(dāng)主結(jié)區(qū)上的反偏電壓上升使半導(dǎo)體器件的邊緣電場增強(qiáng)，當(dāng)邊緣電場達(dá)到臨界電場時(shí)，器件的主結(jié)便會出現(xiàn)擊穿現(xiàn)象，然而當(dāng)加上JTE結(jié)構(gòu)之后，當(dāng)器件主結(jié)尚未發(fā)生雪崩電壓擊穿的時(shí)候，主結(jié)耗盡區(qū)就已經(jīng)擴(kuò)展到JTE結(jié)構(gòu)所在位置，即使得PN結(jié)的耗盡區(qū)與JTE結(jié)構(gòu)穿通，于是主結(jié)和JTE結(jié)構(gòu)的耗盡層相互銜接，在JTE結(jié)構(gòu)附近便感應(yīng)產(chǎn)生了JTE結(jié)構(gòu)電場，由于JTE結(jié)構(gòu)電場與主結(jié)電場方向相同，兩個(gè)電場相互迭加來形成壓降，相當(dāng)于就削弱了主結(jié)所承受的電勢差；當(dāng)外加電壓繼續(xù)上升，則由JTE結(jié)構(gòu)來承擔(dān)，主結(jié)電場的增加就會得到控制。

換句話說，JTE結(jié)構(gòu)的作用就相當(dāng)于在平面型功率器件的邊緣增加了一個(gè)電壓的分壓器，可使外加電壓分配在更長的距離內(nèi)，從而阻止了由于外加電壓過高而導(dǎo)致器件主結(jié)的擊穿，進(jìn)而提高器件的耐壓能力。

以上為本發(fā)明實(shí)施例的功率器件結(jié)構(gòu)，為了更好的理解本發(fā)明，以下結(jié)合 實(shí)施例二對其制作方法進(jìn)行詳細(xì)的描述。如圖2，該方法包括以下步驟：

步驟S201：在襯底上通過外延生長依次形成具有第一導(dǎo)電類型的外延層和第二導(dǎo)電類型的初始延伸區(qū)；

步驟S202：對所述初始延伸區(qū)進(jìn)行刻蝕形成延伸區(qū)，暴露出所述外延層的第一區(qū)域與第二區(qū)域；

步驟S203：在所述延伸區(qū)之上形成至少兩個(gè)離子注入窗口；

步驟S204：進(jìn)行第二導(dǎo)電類型的離子注入在所述第一區(qū)域內(nèi)形成重?fù)诫s第一導(dǎo)電類型的主結(jié)區(qū)和在所述延伸區(qū)內(nèi)形成重?fù)诫s第一導(dǎo)電類型的離子注入?yún)^(qū)，所述延伸區(qū)與所述主結(jié)區(qū)相連通，相鄰的離子注入?yún)^(qū)的間距隨距離所述主結(jié)區(qū)距離的增大而增大；

步驟S205：進(jìn)行第一導(dǎo)電類型的離子注入在所述第二區(qū)域形成第一導(dǎo)電類型的截止環(huán)，所述延伸區(qū)與所述截止環(huán)不連通。

其中，步驟S204與步驟S205的離子注入過程無必然的順序關(guān)系，步驟S205的離子注入過程也可以在步驟S201之后進(jìn)行，且步驟S204中延伸區(qū)103與主結(jié)區(qū)105相連通的制作過程可以在離子注入之后，或兩次離子注入之間過程中形成。上述實(shí)施例中的步驟標(biāo)號只是一種實(shí)現(xiàn)例子，步驟間無明確的先后順序。

進(jìn)一步地，在步驟S203中，在所述延伸區(qū)之上形成至少兩個(gè)離子注入窗口，具體為：在所述延伸區(qū)上生長第一介質(zhì)層104；通過第一掩膜版干法刻蝕所述第一介質(zhì)層104，形成至少兩個(gè)離子注入窗口。

進(jìn)一步地，在步驟S204中，延伸區(qū)103與主結(jié)區(qū)105相連通的制作過程可以是在形成至少兩個(gè)離子注入窗口之后，淀積第一導(dǎo)電類型的多晶硅層107'，通過第二掩膜版干法刻蝕所述多晶硅層107'，形成多晶硅側(cè)墻107，在所述延伸區(qū)靠近所述主結(jié)區(qū)105的多晶硅側(cè)墻107將主結(jié)區(qū)105與所述延伸區(qū)103相連通。多晶硅側(cè)墻107的作用是可以在具有同樣的分壓區(qū)域面積下進(jìn)一步增大分壓效果。

其中，在步驟S201中，在襯底101上依次通過對擴(kuò)散源化學(xué)氣相沉積形成 具有第一導(dǎo)電類型的外延層102、第二導(dǎo)電類型的初始延伸區(qū)103'。所述擴(kuò)散源可以為氣體，還可以為液體，這種工藝實(shí)現(xiàn)的效果是可以做到初始延伸區(qū)103'中離子濃度均勻分布。

進(jìn)一步地，在步驟S205之后，在所述外延層102和所述延伸區(qū)103上淀積形成第二介質(zhì)層109，可以有效消除表面積累的電場對分壓結(jié)構(gòu)的影響，最大化JTE結(jié)構(gòu)分壓的作用，提高器件性能。

具體地，以p型溝道為例通過以下制作步驟圖對結(jié)終端的制作流程進(jìn)行說明。

如圖3a所示，首先，提供襯底，在襯底101上依次通過對擴(kuò)散源采用CVD(Chemical Vapor Deposition，化學(xué)氣相沉積)形成具有第一導(dǎo)電類型的外延層102、第二導(dǎo)電類型的初始延伸區(qū)103'，這種工藝實(shí)現(xiàn)的效果是可以做到初始延伸區(qū)103'中離子濃度均勻分布，替代了傳統(tǒng)的JTE結(jié)構(gòu)延伸區(qū)離子注入的方式，傳統(tǒng)工藝為了使離子自由擴(kuò)散形成不同位置離子濃度不同這一目的，采用離子注入后再高溫加熱的方式來實(shí)現(xiàn)，實(shí)際操作起來控制離子濃度比較困難，因而形成的延伸區(qū)面積較大，造成分壓區(qū)域面積較大，芯片利用率降低。

如圖3b所示，涂敷光刻膠后顯影后干法刻蝕去除部分初始延伸區(qū)103'，形成具有P-延伸區(qū)103及暴露出所述外延層的第一區(qū)域與第二區(qū)域。

如圖3c所示，在所述延伸區(qū)上生長第一介質(zhì)層104，通過第一掩膜版干法刻蝕所述第一介質(zhì)層104，形成至少兩個(gè)離子注入窗口。

如圖3d所示，在所述延伸區(qū)103上的離子注入窗口和外延層102內(nèi)的第一區(qū)域、第二區(qū)域內(nèi)通過離子注入形成P+的主結(jié)區(qū)105和離子注入?yún)^(qū)106，該離子可以為正五價(jià)的雜質(zhì)離子，如p₅₊。這樣做的效果是所述延伸區(qū)內(nèi)至少具有兩個(gè)與主結(jié)區(qū)105導(dǎo)電類型相同、離子濃度相同的離子注入?yún)^(qū)106，且相鄰的離子注入?yún)^(qū)106的間距隨距離所述主結(jié)區(qū)105距離的增大而增大，使得延伸區(qū)103的每段區(qū)域的離子濃度逐段遞減，削弱了主結(jié)彎曲處的電場強(qiáng)度，使擊穿電壓得到提高，進(jìn)而能夠有效提高結(jié)終端延伸結(jié)構(gòu)的面積效率，減小分壓區(qū)域面積。 分壓區(qū)域面積減小，節(jié)省了芯片面積，在相同面積的硅晶片上可以制作的器件就增多，縮減了芯片成本。

如圖3e和圖3f所示，淀積第一導(dǎo)電類型的多晶硅層107'，通過第二掩膜版干法刻蝕所述多晶硅層107'，形成多晶硅側(cè)墻107，在所述延伸區(qū)103靠近所述主結(jié)區(qū)105的多晶硅側(cè)墻107將主結(jié)區(qū)105與所述延伸區(qū)103相連通，場板的效果是可以在具有同樣的分壓區(qū)域面積下進(jìn)一步增大分壓效果。

如圖3g所示，涂敷光刻膠，光刻膠通過第三掩膜版曝光，在所述外延層內(nèi)的第二區(qū)域通過離子注入形成N+截止環(huán)108，所述P-延伸區(qū)103與所述N+截止環(huán)108不連通，且所述N+截止環(huán)108與P+主結(jié)區(qū)105相對設(shè)置，這樣做的效果是防止半導(dǎo)體器件表面發(fā)生反型以及能夠收集半導(dǎo)體器件表面的沾污離子，使器件更加穩(wěn)定。

如圖3h所示，在所述外延層102和所述延伸區(qū)103上淀積形成第二介質(zhì)層109，所述第一介質(zhì)層104和第二介質(zhì)層109的材料可以鈍化物，一般是氧化硅，第二介質(zhì)層109主要作用是防氧化，可以有效消除表面積累的電場對分壓結(jié)構(gòu)的影響，最大化JTE結(jié)構(gòu)分壓的作用，提高器件性能。

以上所述僅為本發(fā)明的較佳實(shí)施例而已，并非用于限定本發(fā)明的保護(hù)范圍。凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均包含在本發(fā)明的保護(hù)范圍之內(nèi)。

盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實(shí)施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本發(fā)明范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。