一種超低功耗半導體功率器件的制作方法
【專利摘要】本實用新型公開了一種光刻層數(shù)少、工藝簡單的超低功耗半導體功率器件，包括：半導體基板，半導體基板上設置有元胞區(qū)和終端保護區(qū)，元胞區(qū)中設置有元胞，其結(jié)構包括：元胞溝槽，元胞溝槽中設置有上部導電多晶硅層和下部導電多晶硅層，上部導電多晶硅層的兩側(cè)為對稱設置在下部導電多晶硅層兩側(cè)的伸出部，形成帽狀結(jié)構；終端保護區(qū)上設置有至少兩個分壓環(huán)和至少一個截止環(huán)，靠近元胞區(qū)的分壓溝槽中的導電多晶硅層與器件的源極電性相連，其余的分壓溝槽內(nèi)的導電多晶硅層浮置。本實用新型所述的半導體功率器件可廣泛地應用于各種功率放大電路中。
【專利說明】
一種超低功耗半導體功率器件
技術領域
[0001]本實用新型涉及到一種半導體功率器，尤其涉及到一種超低功耗半導體功率器件。
【背景技術】
[0002]業(yè)內(nèi)人士都知道，溝槽功率器件具有高集成度、導通電阻低、開關速度快和開關損耗小的特點，被廣泛應用于各類電源管理及開關轉(zhuǎn)換電路中。隨著我國對節(jié)能減排越來越重視，對功率器件的損耗及轉(zhuǎn)換效率要求也越來越高。其中，導通損耗主要受導通電阻的影響，特征導通電阻越小，導通損耗越小;而開關損耗主要受柵極電荷影響，柵極電荷越小，開關損耗也越小。因此，降低導通電阻和柵極電荷是降低功率器件功耗的兩個有效途徑，通過降低功率器件的功耗可以更加高效地使用能源。
[0003]在半導體功率器件的制備過程中，降低特征導通電阻通常有兩種方法:一是通過提高單胞密度，增加單胞的總有效寬度。但是，單胞密度提高后，相應的柵電荷會增加，無法做到既降低導通電阻又降低柵電荷;二是通過提高外延片摻雜濃度、減小外延層厚度來實現(xiàn)，但會降低源漏極之間的擊穿電壓。美國專利:US 2 O O 80 O 4 2 I 7 2 A和中國專利201110241526.5中公開的一種溝槽型雙層柵功率場效應管(Split Gate M0SFET)較為成功地解決了上述問題，該溝槽型雙層柵功率場效應管通過在溝槽下部集成一個與源極短接的屏蔽柵的場板效應來提高擊穿電壓，使得在相同擊穿電壓下，可以通過增大硅外延層的摻雜濃度來降低功率器件的導通電阻，從而降低工作時的導通功耗。這樣，該溝槽型雙層柵功率場效應管在降低導通電阻(RDSON)的同時，又能減少柵極電荷，從而降低其開關損耗。然而，美中不足的是由于在器件結(jié)構中引入了屏蔽柵的場板結(jié)構，器件結(jié)構及工藝更為復雜，導致工藝層次增加，目前主要是采用7層光刻工藝來實現(xiàn)。而且，其終端保護環(huán)上采取屏蔽柵極與源極相連，在反向耐壓時電場主要集中在靠近元胞區(qū)的第一個保護環(huán)內(nèi)側(cè)，導致耐壓偏低。
【實用新型內(nèi)容】
[0004]本實用新型所要解決的技術問題是:提供一種光刻層數(shù)少、工藝簡單的超低功耗半導體功率器件。
[0005]為解決上述技術問題，本實用新型采用的技術方案為:一種超低功耗半導體功率器件，包括:半導體基板，半導體基板包括第一導電類型襯底及設置在第一導電類型襯底上的第一導電類型外延層，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面;第一主面包括設置有元胞的元胞區(qū)以及位于元胞區(qū)的外圍的終端保護區(qū)；
[0006]所述元胞的具體結(jié)構包括:開設在元胞區(qū)的第一溝槽即元胞溝槽，元胞溝槽中設置有上部導電多晶娃層和下部導電多晶娃層，上部導電多晶娃層的兩側(cè)為對稱設置在下部導電多晶硅層兩側(cè)的伸出部，形成帽狀結(jié)構;上、下部導電多晶硅層之間設置有第二絕緣柵氧化層，上部導電多晶硅層兩側(cè)的側(cè)面與元胞溝槽之間設置有第一絕緣柵氧化層，上部導電多晶硅層兩側(cè)的底面與元胞溝槽之間設置有絕緣氧化層；
[0007]所述的終端保護區(qū)上設置有至少兩個分壓環(huán)和位于分壓環(huán)外圍的至少一個截止環(huán)，所述分壓環(huán)的具體結(jié)構包括:開設在終端保護區(qū)上的第一溝槽即分壓溝槽，分壓溝槽中設置有導電多晶硅層以及用于將該導電多晶硅層與分壓溝槽隔離的絕緣氧化層，該導電多晶硅層的頂面不高于所述的第一主面，靠近元胞區(qū)的第一個分壓溝槽內(nèi)的導電多晶硅層與所述器件的源極電性相連，其余的分壓溝槽內(nèi)的導電多晶硅層浮置。
[0008]作為一種優(yōu)選方案，在所述的超低功耗半導體功率器件中，所述的第一絕緣柵氧化層的厚度在0.02-0.1微米之間，第二絕緣柵氧化層的厚度是第一絕緣柵氧化層的1.2-2倍。
[0009]作為一種優(yōu)選方案，在所述的超低功耗半導體功率器件中，所述第一溝槽的深度在3-8微米之間，所述絕緣氧化層的厚度在0.3-0.8微米之間。
[0010]作為一種優(yōu)選方案，在所述的超低功耗半導體功率器件中，所述上部導電多晶硅層的伸出部的高度在0.8-2微米之間。
[0011]作為一種優(yōu)選方案，在所述的超低功耗半導體功率器件中，所述元胞溝槽的寬度大于相應元胞尺寸的一半。
[0012]本實用新型還公開了一種用于制造上述超低功耗半導體功率器件的方法，其步驟為:
[0013]I)在第一導電類型襯底上生長第一導電類型外延層，形成半導體基板；
[0014]2)在第一主面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜；
[0015]3)刻蝕第一主面，在元胞區(qū)和終端保護環(huán)區(qū)形成第一溝槽，然后，去除硬掩膜；
[0016]4)在第一主面上及第一溝槽內(nèi)通過淀積或熱生長形成一層絕緣氧化層；
[0017]5)在第一主面上及第一溝槽內(nèi)淀積導電多晶硅，然后刻蝕導電多晶硅，去除第一主面上和第一溝槽上方的導電多晶硅，使得第一溝槽內(nèi)的導電多晶硅層的頂端端面不高于第一主面即第一導電類型外延層的表面；
[0018]6)以光刻膠為掩膜，刻蝕元胞區(qū)第一溝槽中部分的導電多晶娃；
[0019]7)刻蝕絕緣氧化層，分別在元胞區(qū)第一溝槽中留下的導電多晶硅的兩側(cè)形成第二溝槽和第三溝槽；
[0020]8)去除光刻膠，然后，在第一主面上、元胞區(qū)第一溝槽中導電多晶硅層的頂端、以及所述的第二、第三溝槽的內(nèi)壁上生長第一絕緣柵氧化層，在元胞區(qū)第一溝槽中留下的導電多晶硅上生長第二絕緣柵氧化層；
[0021]9)在第一主面上及第一溝槽、第二溝槽、第三溝槽內(nèi)淀積導電多晶硅，然后，刻蝕所淀積的導電多晶硅，去除第一主面上的導電多晶硅，保留第二、第三溝槽內(nèi)的導電多晶硅層、且該導電多晶硅層的端面不高于第一主面；
[0022]10)在第一主面上注入第二導電類型雜質(zhì)離子，通過熱處理形成第二導電類型層；
[0023]11)在第一主面上注入第一導電類型雜質(zhì)離子，通過熱處理形成第一導電類型注入層；
[0024]12)在第一主面上積淀絕緣介質(zhì)層；
[0025]13)光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層和第一導電類型外延層，在刻蝕第一導電類型外延層時，一直刻蝕到第二導電類型雜質(zhì)離子層，使得引出孔伸入到第二導電類型雜質(zhì)尚子層中；
[0026]14)在第一主面上及引出孔內(nèi)淀積第一金屬層，光刻出引線區(qū)域，刻蝕形成金屬引線；
[0027]15)在第二主面上進行基板研磨、并淀積第二金屬層，形成所述半導體功率器件的背面電極。
[0028]作為一種優(yōu)選方案，在所述的超低功耗半導體功率器件的制造方法中，在所述的第12)步驟之后，S卩:在第一主面上積淀絕緣介質(zhì)層后，將絕緣介質(zhì)層的表面磨平。
[0029]本實用新型的有益效果是:
[0030]1、相比現(xiàn)有的7次光刻技術，本實用新型采用4次光刻技術，節(jié)省了 3次光刻工序，工藝流程更為簡單，兼容性強，穩(wěn)定性高，適合量產(chǎn)，流片成本降低了 20%左右，大大降低了制造成本。
[0031]2、采用本實用新型所述的制造方法得到的超低功耗半導體功率器件，其上部導電多晶硅層形成帽狀結(jié)構，具有更低的開關損耗和更快的開關速度;其終端保護區(qū)內(nèi)的分壓環(huán)靠近元胞區(qū)的分壓溝槽內(nèi)的導電多晶硅與器件的源極電性相連，其余的分壓溝槽內(nèi)的導電多晶硅層浮置，這樣既節(jié)省了面積，又提高了器件的耐壓。
【附圖說明】
[0032]圖1至圖16是本實用新型所述的超低功耗半導體功率器在經(jīng)過本實用新型所述的制造方法的相關步驟后所形成的各個階段的剖面結(jié)構示意圖。
[0033]圖1至圖16中的附圖標記為:1、N型襯底，2、N型外延層，21、第一主面，22、第二主面，23、引出孔，3、第一溝槽，31、第二溝槽，32、第三溝槽，5、導電多晶硅，51、下部導電多晶硅層，52、導電多晶硅層，53、導電多晶硅層，6、光刻膠，7、導電多晶硅，71、上部導電多晶硅層，72、伸出部，8、第二絕緣柵氧化層，9、第一絕緣柵氧化層，10、絕緣氧化層，13、絕緣介質(zhì)層，14、P_離子層，15、N+離子層，16、第一金屬層，161、金屬引線，162、金屬引線，18、第二金屬層。
【具體實施方式】
[0034]首先，結(jié)合附圖16，以N溝道結(jié)構為例詳細描述本實用新型所述的一種超低功耗半導體功率器件的具體實施方案。
[0035]如圖16所示，本實用新型所述的一種超低功耗半導體功率器件，包括:半導體基板，半導體基板包括:N型襯底1(也稱為N+襯底)及設置在N型襯底I上的N型外延層2(也稱為N-外延層)，N型外延層2的表面為第一主面21、N型襯底I的表面為第二主面22——參見圖1所示;第一主面21包括:設置有元胞的元胞區(qū)以及位于元胞區(qū)的外圍的終端保護區(qū)；
[0036]所述元胞的具體結(jié)構包括:開設在元胞區(qū)的第一溝槽3即元胞溝槽，元胞溝槽中設置有上部導電多晶娃層71和下部導電多晶娃層51，其中，上部導電多晶娃層71的兩側(cè)為對稱設置在下部導電多晶娃層51兩側(cè)的伸出部72，形成帽狀結(jié)構;上、下部導電多晶娃層71和51之間設置有第二絕緣柵氧化層8，上部導電多晶硅層71兩側(cè)的側(cè)面與元胞溝槽之間設置有第一絕緣柵氧化層9，上部導電多晶硅層71伸出部72的底面與元胞溝槽之間設置有絕緣氧化層10;所述元胞溝槽的兩側(cè)設置有P-阱即P-離子層14，p-離子層14淺于上部導電多晶硅層71的伸出部72的底面，元胞溝槽的兩側(cè)在P-離子層14的上方設置有N+注入層即N+離子層15;所述的終端保護區(qū)上設置有兩個分壓環(huán)和位于分壓環(huán)外圍的一個截止環(huán)，所述分壓環(huán)的具體結(jié)構包括:位于終端保護區(qū)上靠近元胞區(qū)的兩個第一溝槽3即分壓溝槽，分壓溝槽中設置有導電多晶硅層52以及用于將該導電多晶硅層52與分壓溝槽隔離的絕緣氧化層10，該導電多晶硅層52的頂面不高于所述的第一主面21，靠近元胞區(qū)的第一個分壓溝槽內(nèi)的導電多晶硅層52與所述超低功耗半導體功率器件的源極電性相連，其余的分壓溝槽內(nèi)的導電多晶硅層52浮置;所述截止環(huán)的具體結(jié)構包括:開設在終端保護區(qū)上位于分壓環(huán)外圍的第一溝槽3即截止溝槽，截止溝槽中設置有導電多晶硅層53以及用于將該導電多晶硅層53與截止溝槽隔離的絕緣氧化層10，該導電多晶硅層53的頂面不高于所述的第一主面21。
[0037]在本實施例中，所述第一緣柵氧化層9的厚度在0.02-0.1微米之間，第二絕緣柵氧化層8的厚度是第一絕緣柵氧化層9的1.2-2倍;所述第一溝槽3即元胞溝槽、分壓溝槽和截止溝槽的深度在3-8微米之間，所述絕緣氧化層4的厚度在0.3-0.8微米之間;所述上部導電多晶硅層71的伸出部72的高度在0.8-2微米之間；所述元胞溝槽的寬度L2大于相應元胞尺寸LI的一半?yún)⒁妶D15所不。
[0038]本實施例采用兩個分壓環(huán)和一個截止環(huán)，分壓環(huán)的數(shù)量應根據(jù)實際需要來確定。
[0039]接下來，結(jié)合附圖1至16，以N溝道為例詳細描述本實用新型所述的一種超低功耗半導體功率器件的制造方法，其步驟為:
[0040]I)在N型襯底I上生長N型外延層2，形成圖1所示的半導體基板；
[0041]2)在第一主面21即N型外延層2的表面上淀積硬掩膜層，光刻出硬掩膜刻蝕區(qū)域，并刻蝕硬掩膜層，形成用于溝槽刻蝕的硬掩膜，屬于本領域的慣常技術，在此不再展開敘述；
[0042]3)刻蝕第一主面21，在元胞區(qū)和終端保護環(huán)區(qū)形成第一溝槽3，然后，去除硬掩膜參見圖2所不；
[0043]4)在第一主面21上及第一溝槽3內(nèi)通過淀積或熱生長形成一層絕緣氧化層10—一參見圖3所示；
[0044]5)在第一主面21上及第一溝槽3內(nèi)淀積導電多晶硅5——參見圖4所示，然后，刻蝕導電多晶硅5，去除第一主面21上和第一溝槽3上方的導電多晶硅5，使得到的第一溝槽3內(nèi)的導電多晶硅層51、52和53的頂端端面均不高于第一主面21即N型外延層的表面，然后，設置光刻膠6，并將需要刻蝕的區(qū)域內(nèi)的光刻膠去掉——參見圖5所示；
[0045]6)以光刻膠6為掩膜，刻蝕元胞區(qū)第一溝槽3中部分的導電多晶硅，即將導電多晶硅層51中的上部刻蝕掉——參見圖6所示；
[0046]7)刻蝕絕緣氧化層，分別在元胞區(qū)第一溝槽中留下的導電多晶硅層51的兩側(cè)形成第二溝槽31和第三溝槽32——參見圖7所示；
[0047]8)去除光刻膠6，在第一主面21上、元胞區(qū)第一溝槽3中導電多晶硅層51的頂端、以及所述的第二、第三溝槽31和32的內(nèi)壁上生長第一絕緣柵氧化層9，在元胞區(qū)第一溝槽3中留下的導電多晶硅層51上生長第二絕緣柵氧化層8——參見圖8所示；
[0048]9)在第一主面21上及元胞區(qū)的第一溝槽3、第二溝槽31、第三溝槽32內(nèi)淀積導電多晶硅7—一參見圖9所示，然后，刻蝕所淀積的導電多晶硅7，去除第一主面21上的導電多晶硅7，保留元胞區(qū)中的第一溝槽3、第二溝槽31和第三溝槽32內(nèi)的導電多晶硅層71、且導電多晶娃層71的端面不尚于第一主面21 參見圖1O所不；
[0049]10)在第一主面21上注入P型雜質(zhì)離子，并通過熱處理形成P-離子層14一一參見圖11所示；
[0050]11)在第一主面21上注入N型雜質(zhì)離子，并通過熱處理形成N+離子層15—一參見圖12所示；
[0051]12)在第一主面21上積淀絕緣介質(zhì)層13—一參見圖13所示，然后將絕緣介質(zhì)層13的表面磨平，事實上，由于第一絕緣柵氧化層9的厚度很小，通常不做磨平處理；
[0052]13)光刻引出孔區(qū)域，刻蝕絕緣介質(zhì)層13和N型外延層2，在刻蝕N型外延層2時，一直刻蝕到P-離子層14，使得引出孔23伸入到P-離子層14—參見圖14所示；
[0053]14)在第一主面21上以及引出孔23內(nèi)淀積第一金屬層16—一參見圖15所示，光刻出引線區(qū)域，刻蝕形成金屬引線161和162—一參見圖16所示，金屬引線161與所述器件的源極相連，金屬引線162浮置；
[0054]15)在第二主面22上進行基板研磨，并淀積第二金屬層18，形成所述半導體功率器件的背面電極一參見圖16所示。
[0055]綜上所述，僅為本實用新型的較佳實施例而已，并非用來限定本實用新型實施的范圍，凡依本實用新型權利要求范圍所述的形狀、構造、特征及精神所作的均等變化與修飾，均應包括在本實用新型的權利要求范圍內(nèi)。
【主權項】
1.一種超低功耗半導體功率器件，包括:半導體基板，半導體基板包括第一導電類型襯底及設置在第一導電類型襯底上的第一導電類型外延層，第一導電類型外延層的表面為第一主面，第一導電類型襯底的表面為第二主面;第一主面包括設置有元胞的元胞區(qū)以及位于元胞區(qū)的外圍的終端保護區(qū)；其特征在于: 所述元胞的具體結(jié)構包括:開設在元胞區(qū)的第一溝槽即元胞溝槽，元胞溝槽中設置有上部導電多晶娃層和下部導電多晶娃層，上部導電多晶娃層的兩側(cè)為對稱設置在下部導電多晶硅層兩側(cè)的伸出部，形成帽狀結(jié)構;上、下部導電多晶硅層之間設置有第二絕緣柵氧化層，上部導電多晶硅層兩側(cè)的側(cè)面與元胞溝槽之間設置有第一絕緣柵氧化層，上部導電多晶硅層兩側(cè)的底面與元胞溝槽之間設置有絕緣氧化層； 所述的終端保護區(qū)上設置有至少兩個分壓環(huán)和位于分壓環(huán)外圍的至少一個截止環(huán)，所述分壓環(huán)的具體結(jié)構包括:開設在終端保護區(qū)上的第一溝槽即分壓溝槽，分壓溝槽中設置有導電多晶硅層以及用于將該導電多晶硅層與分壓溝槽隔離的絕緣氧化層，該導電多晶硅層的頂面不高于所述的第一主面，靠近元胞區(qū)的第一個分壓溝槽內(nèi)的導電多晶硅層與所述器件的源極電性相連，其余的分壓溝槽內(nèi)的導電多晶硅層浮置。2.根據(jù)權利要求1所述的一種超低功耗半導體功率器件，其特征在于:所述的第一絕緣柵氧化層的厚度在0.02-0.1微米之間，第二絕緣柵氧化層的厚度是第一絕緣柵氧化層的1.2-2倍。3.根據(jù)權利要求1所述的一種超低功耗半導體功率器件，其特征在于:所述第一溝槽的深度在3-8微米之間，所述絕緣氧化層的厚度在0.3-0.8微米之間。4.根據(jù)權利要求1所述的一種超低功耗半導體功率器件，其特征在于:所述上部導電多晶硅層的伸出部的高度在0.8-2微米之間。5.根據(jù)權利要求1至4中任一項所述的超低功耗半導體功率器件，其特征在于:所述元胞溝槽的寬度大于相應元胞尺寸的一半。
【文檔編號】H01L29/423GK205564757SQ201620405924
【公開日】2016年9月7日
【申請日】2016年5月6日
【發(fā)明人】侯宏偉, 丁磊
【申請人】張家港凱思半導體有限公司