Ito膜層的制備方法及l(fā)ed芯片的制備方法
【專利摘要】本發(fā)明提出一種ITO膜層的制備方法及LED芯片的制備方法，采用第一磁控濺射技術(shù)形成ITO保護(hù)層，由于在磁控濺射過程中等離子體轟擊GaN基底會(huì)造成的GaN基底的N缺失，形成ITO保護(hù)層中增加有N+，能夠補(bǔ)充N的缺失，從而消除了高濺射功率下等離子體對(duì)GaN基底的損傷，避免了ITO膜層中的In或Sn向GaN基底內(nèi)部的滲透，有效增強(qiáng)ITO膜層和GaN基底的歐姆接觸，降低形成的LED芯片的電壓。此外，ITO主體層為折射率漸變的膜層體系，有效地增加了光的溢出效率，提升產(chǎn)品品質(zhì)。
【專利說明】I TO膜層的制備方法及LED芯片的制備方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及LED制造領(lǐng)域，尤其涉及一種ΙΤ0膜層的制備方法及LED芯片的制備 方法。

【背景技術(shù)】
[0002] 發(fā)光二極管（Light Emitting Diode,簡(jiǎn)稱LED)是一種半導(dǎo)體固態(tài)發(fā)光器件，利用 半導(dǎo)體P-N結(jié)電致發(fā)光原理制成。LED芯片具有開啟電壓低、體積小、響應(yīng)快、穩(wěn)定性好、壽 命長(zhǎng)、無污染等良好光電性能，因此在室外室內(nèi)照明、背光、顯示、交通指示等領(lǐng)域具有越來 越廣泛的應(yīng)用。
[0003] ΙΤ0膜層由于其優(yōu)異的光電性能（高透過率和低電阻）在LED芯片制備過程中得 到廣泛應(yīng)用，其一方面可以改善電流擴(kuò)展，另一方面可以改善歐姆接觸。目前ΙΤ0膜層有 三種制備方式：真空電子束蒸發(fā)（E-Beam ΙΤ0)、反應(yīng)等離子體沉積（RPD ΙΤ0)和磁控濺射 (Sputter ΙΤ0)。E-Beam ΙΤ0膜層是由多個(gè)ΙΤ0多晶晶粒堆砌而成，表面粗糙且致密性較 差，光在其內(nèi)部的散射和吸收較多，且耐電流沖擊性能均差于RPD ΙΤ0和Sputter ΙΤ0,因 此，E-Beam ΙΤ0膜層有逐漸被替代的趨勢(shì)；RPD ΙΤ0膜層較為致密，表面比較平滑，但制備工 藝過程工藝參數(shù)較為單一，對(duì)ΙΤ0膜層的參數(shù)和結(jié)構(gòu)可擴(kuò)展性不強(qiáng)；而Sputter ΙΤ0膜層更 加致密，表面平滑，且可以通過控制成膜過程的工藝參數(shù)變更制備不同折射率的ΙΤ0膜層， 對(duì)于不同性能和結(jié)構(gòu)的ΙΤ0制備擴(kuò)展性較強(qiáng)，而受到越來越廣泛的應(yīng)用。
[0004] 磁控濺射技術(shù)是在高真空環(huán)境中依靠等離子體轟擊靶材而使靶材離子溢出且逐 漸沉積到GaN基底上的過程，等離子體轟擊靶材的能量越大，靶材離子獲得的能量也越大， 最終制備的ΙΤ0膜層越致密，光電性能越好且越耐受電流沖擊；然而，當(dāng)靶材離子獲得的能 量較高時(shí)，靶材離子沉積到基底表面成膜時(shí)對(duì)基底的轟擊較高，容易使基底表面受到損傷， 進(jìn)而影響器件性能。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提供一種ΙΤ0膜層的制備方法及LED芯片的制備方法，可以保 護(hù)基底，避免對(duì)GaN基底造成損傷，具有很好的實(shí)用性。
[0006] 為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種ΙΤ0膜層的制備方法，包括步驟：
[0007] 提供GaN基底，在所述GaN基底上形成ΙΤ0保護(hù)層，所述ΙΤ0保護(hù)層采用第一磁控 濺射技術(shù)形成，使用的等離子體包括Ar和礦；
[0008] 在所述ΙΤ0保護(hù)層上形成多層折射率逐漸變小的ΙΤ0主體層，所述ΙΤ0主體層采 用第二磁控濺射技術(shù)形成，使用的等離子體包括Ar和(Γ。
[0009] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述第一磁控濺射技術(shù)采用RF和DC 電源，所述RF功率范圍是50W-300W，所述DC功率范圍是10W-200W。
[0010] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述第一磁控濺射技術(shù)采用的氣體 是Ar和N 2、Ar和N20或Ar、N2和N20,其中，所述Ar流量范圍是50sccm-200sccm，所述N 2流 量范圍是lsccm_5sccm，所述隊(duì)0流量范圍是lsccm_5sccm。
[0011] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述第一磁控濺射技術(shù)反應(yīng)時(shí)間范 圍是 10S-200S。
[0012] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述ΙΤ0保護(hù)層的厚度范圍是5埃? 100 埃。
[0013] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述第二磁控濺射技術(shù)采用DC電源， 所述DC功率范圍是100W-500W。
[0014] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述第二磁控濺射技術(shù)采用的氣體 是Ar和0 2，所述Ar流量范圍是50sccm-200sccm，所述02流量范圍是0_2sccm。
[0015] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，逐步調(diào)節(jié)所述02的流量，以使所述 ΙΤ0主體層的折射率逐漸變小。
[0016] 進(jìn)一步的，所述第二磁控濺射技術(shù)反應(yīng)時(shí)間范圍是200s-600s。
[0017] 進(jìn)一步的，在所述的ΙΤ0膜層的制備方法中，所述ΙΤ0主體層的厚度范圍是300 埃?4000埃。
[0018] 進(jìn)一步的，形成的ΙΤ0膜層適用于倒裝結(jié)構(gòu)LED芯片和垂直結(jié)構(gòu)LED芯片中。
[0019] 本發(fā)明還提出了一種LED芯片的制備方法，包括步驟：
[0020] 提供襯底，在所述襯底上依次形成N-GaN、量子阱和P-GaN ;
[0021] 依次刻蝕所述P-GaN和量子阱，暴露出部分N-GaN ;
[0022] 在所述P-GaN上采用如權(quán)利要求1至9中任一項(xiàng)所述的ΙΤ0膜層的制備方法形成 ΙΤ0膜層；
[0023] 在暴露出的N-GaN和ΙΤ0膜層上分別形成N電極和P電極。
[0024] 進(jìn)一步的，在所述的LED芯片的制備方法中，采用BCl3、Cl2*Ar對(duì)所述P-GaN和 量子阱進(jìn)行刻蝕。
[0025] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在：采用第一磁控濺射技術(shù)形成 ΙΤ0保護(hù)層，由于在磁控濺射過程中等離子體轟擊GaN基底會(huì)造成的GaN基底的N缺失，形 成ΙΤ0保護(hù)層中增加有N+，能夠補(bǔ)充N的缺失，從而消除了高濺射功率下等離子體對(duì)GaN基 底的損傷，避免了 ΙΤ0膜層中的In或Sn向GaN基底內(nèi)部的滲透，有效增強(qiáng)ΙΤ0膜層和GaN 基底的歐姆接觸，降低形成的LED芯片的電壓。此外，ΙΤ0主體層為折射率漸變的膜層體系， 有效地增加了光的溢出效率，提升產(chǎn)品品質(zhì)。

【專利附圖】

【附圖說明】
[0026] 圖1為本發(fā)明一實(shí)施例中ΙΤ0膜層的制備方法的流程圖；
[0027] 圖2為本發(fā)明一實(shí)施例中ΙΤ0膜層的結(jié)構(gòu)示意圖；
[0028] 圖3至圖6為本發(fā)明一實(shí)施例中LED芯片制備過程中的剖面不意圖。

【具體實(shí)施方式】
[0029] 下面將結(jié)合示意圖對(duì)本發(fā)明的ΙΤ0膜層的制備方法及LED芯片的制備方法進(jìn)行更 詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描 述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù) 人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。
[0030] 為了清楚，不描述實(shí)際實(shí)施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能 和結(jié)構(gòu)，因?yàn)樗鼈儠?huì)使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實(shí)際實(shí)施例的開 發(fā)中，必須做出大量實(shí)施細(xì)節(jié)以實(shí)現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的 限制，由一個(gè)實(shí)施例改變?yōu)榱硪粋€(gè)實(shí)施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費(fèi) 時(shí)間的，但是對(duì)于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。
[0031] 在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要 求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非 精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
[0032] 正如【背景技術(shù)】所提及的，磁控濺射制備的Sputter ΙΤ0膜層致密，表面平滑，透光 率高，且對(duì)于不同性能和結(jié)構(gòu)的ΙΤ0制備擴(kuò)展性較強(qiáng)，在LED芯片制備中受到越來越廣泛地 使用。磁控濺射技術(shù)是在高真空環(huán)境中依靠等離子體轟擊靶材而使靶材離子溢出且逐漸沉 積到基底上的過程，這就要求等離子體不能和靶材發(fā)生反應(yīng)，且應(yīng)具有較高的原子量來攜 帶能量，所以氬氣（Ar)為磁控濺射常用的等離子體載體。
[0033] -般而言，磁控濺射的過程是在高真空環(huán)境中通入一定量的Ar和02，再開啟 RF(射頻）電源或DC(直流）電源或RF+DC組合電源，使Ar離化產(chǎn)生Ar+等離子體和e_， Ar+等離子體在電場(chǎng)作用下向靶材做加速運(yùn)動(dòng)轟擊靶材，當(dāng)Ar+等離子體攜帶的能量高于靶 材離子的分子間作用力時(shí)靶材離子即會(huì)脫離靶材表面，結(jié)合環(huán)境中的〇 2而逐漸沉積到GaN 基底表面，形成靶材成分膜層。
[0034] 在LED芯片制備過程中，由于LED芯片的外延片表面P-GaN層較為脆弱和磁控濺 射過程中靶材離子攜帶的能量較高這兩個(gè)原因，當(dāng)靶材離子沉積到GaN基底表面時(shí)，對(duì)GaN 基底表面有一定的轟擊作用，使GaN基底產(chǎn)生N缺失，造成N空位，S卩GaN基底中處于缺N狀 態(tài)，在后續(xù)Sputter ΙΤ0膜層進(jìn)行高溫退火時(shí)，ΙΤ0膜層中的In或Sn或In+Sn會(huì)填充N空 位，造成GaN基底性質(zhì)的改變，進(jìn)而造成LED芯片光電性能的改變，這主要體現(xiàn)在LED芯片 電壓的升高。另外，考慮到ΙΤ0膜層材料的折射率會(huì)影響出光效率，制備折射率漸變的ΙΤ0 膜層材料也是磁控濺射技術(shù)利用的一個(gè)關(guān)鍵點(diǎn)。
[0035] 因此，本發(fā)明的核心思想是：為了消除等離子體對(duì)GaN基底的損傷，在ΙΤ0膜層成 膜初期可以在等離子體轟擊靶材、靶材離子沉積到GaN表面的過程中填充N元素，在成膜過 程中逐漸填充GaN材料的N空位，增加 Sputter ΙΤ0和P-GaN的歐姆接觸，降低LED芯片電 壓；此外，可在制備過程中不斷改變通入的〇2流量，制備出折射率漸變的ΙΤ0膜層體系以增 加出光。
[0036] 請(qǐng)參考圖1和圖2,在本實(shí)施例中，提出了一種ΙΤ0膜層40的制備方法，包括步驟：
[0037] S100:提供GaN基底（圖未示出），在所述GaN基底上形成ΙΤ0保護(hù)層1，所述ΙΤ0 保護(hù)層1采用第一磁控濺射技術(shù)形成，使用的等離子體包括Ar和N+ ;
[0038] S200 :在所述ΙΤ0保護(hù)層1上形成多層折射率逐漸變小的ΙΤ0主體層6,所述ΙΤ0 主體層6采用第二磁控濺射技術(shù)形成，使用的等離子體包括Ar和0'
[0039] 具體的，請(qǐng)參考圖2,在步驟S100中，ΙΤ0保護(hù)層1采用第一磁控濺射技術(shù)形成， 其中，所述第一磁控濺射技術(shù)采用RF和DC電源，所述RF功率范圍是50W-300W，例如是 100W，所述DC功率范圍是10W-200W，例如是100W。采用的氣體是Ar和N 2、Ar和N20或Ar、 N2和N20,其中，所述Ar流量范圍是50sccm-200sccm，例如是lOOsccm，所述N 2流量范圍是 lsccm_5sccm，例如是3sccm，所述N20流量范圍是lsccm_5sccm，例如是3sccm。所述第一磁 控濺射技術(shù)反應(yīng)時(shí)間范圍是l〇s-200s，例如是100s。形成的所述ITO保護(hù)層1的厚度范圍 是5埃?100埃，例如是50埃。
[0040] 利用第一磁控濺射技術(shù)制備的IT0保護(hù)層1與GaN基底直接接觸，厚度較薄且無 氧沉積，在高真空環(huán)境中通入Ar和N 2或Ar和N20或Ar、N2和N20,開啟RF+DC組合電源，使 Ar離化產(chǎn)生Ar+等離子體和?Γ，N2或N20被離化成N+和等離子體在電場(chǎng)作用下向靶材 做加速運(yùn)動(dòng)轟擊靶材離子，靶材離子脫離靶材表面沉積到GaN基底表面形成IT0保護(hù)層1， 同時(shí)，部分N+會(huì)填充GaN內(nèi)的N空位，補(bǔ)充GaN基底內(nèi)N的缺失，從而起到保護(hù)GaN基底的 作用。
[0041] 請(qǐng)繼續(xù)參考圖2,在步驟S200中，采用第二磁控濺射技術(shù)形成多層折射率逐漸變 小的IT0主體層6,在本實(shí)施例中，多層IT0主體層6由包括第一 IT0主體層2、第二IT0主 體層3、第三IT0主體層4及第四IT0主體層5組成，在本實(shí)施例以外的其他實(shí)施例中，多層 IT0主體層6可以為2層以上的任何層數(shù)，本實(shí)施例僅示意出4層。第二磁控濺射技術(shù)采用 DC電源，所述DC功率范圍是100W-500W，例如是200W，第二磁控濺射技術(shù)采用的氣體是Ar 和02，所述Ar流量范圍是50sccm-200sccm，例如是lOOsccm，所述02流量范圍是0_2sccm， 例如是lsccm。所述第二磁控濺射技術(shù)反應(yīng)時(shí)間范圍是200s-600s，例如是400s。ITO主體 層6的厚度范圍是300埃?4000埃，例如是1000埃。由于0 2的流量大小能夠影響形成的 ΙΤ0主體層6的折射率，例如，當(dāng)02流量范圍在lSCCm-2SCCm之間，調(diào)節(jié)0 2流量逐漸增大時(shí)， 形成的ΙΤ0主體層6折射率會(huì)逐漸減小，當(dāng)02流量范圍在o-lsccm之間，調(diào)節(jié)0 2流量逐漸 減小時(shí)，形成的ΙΤ0主體層6折射率會(huì)逐漸減小。因此，為了形成折射率逐漸變小的ΙΤ0主 體層6,需要根據(jù)具體的需要來逐步調(diào)節(jié)所述0 2的流量。
[0042] ΙΤ0主體層6制備過程中，通入Ar和02氣體，在制備過程中逐步改變通入的02流 量，制備折射率逐漸變小的ΙΤ0膜層40, ΙΤ0主體層6的折射率漸變小，能夠有效地增加了 光的溢出效率，使全反射角變小，增加出光效率，提升產(chǎn)品品質(zhì)。
[0043] 采用上文方法形成的ΙΤ0膜層40適用于多種LED芯片結(jié)構(gòu)中，例如垂直結(jié)構(gòu)LED 芯片和倒裝結(jié)構(gòu)LED芯片中，均能夠提高垂直結(jié)構(gòu)LED芯片和倒裝結(jié)構(gòu)LED芯片的亮度，并 且降低電壓。
[0044] 請(qǐng)參考圖3至圖6,在本實(shí)施例的另一方面，還提出了一種LED芯片的制備方法，包 括步驟：
[0045] 提供襯底10,在所述襯底10上依次形成N-GaN21、量子阱22和P-GaN23,如圖3所 示；
[0046] 依次刻蝕所述P_GaN23和量子阱22,暴露出部分N_GaN21，形成電極平臺(tái)30 (也稱 Mesa平臺(tái)），如圖4所示，所述電極平臺(tái)30采用BC13、Cl2或Ar對(duì)所述P-GaN23和量子阱 22進(jìn)行刻蝕形成；
[0047] 在所述P_GaN23上采用上文所述的ΙΤ0膜層的制備方法形成ΙΤ0膜層40,如圖5 所示，形成的ΙΤ0膜層40均與上文所述的ΙΤ0膜層40 -致，在此不作贅述，具體請(qǐng)參考上 文；
[0048] 在暴露出的N-GaN21和ΙΤ0膜層40上分別形成N電極51和P電極52,從而形成 LED芯片，如圖6所示。
[0049] 綜上，在本發(fā)明實(shí)施例提供的ΙΤ0膜層的制備方法及LED芯片的制備方法中，采用 第一磁控濺射技術(shù)形成ΙΤ0保護(hù)層，由于在磁控濺射過程中等離子體轟擊GaN基底會(huì)造成 的GaN基底的N缺失，形成ΙΤ0保護(hù)層中增加有N"，能夠補(bǔ)充N的缺失，從而消除了高濺射 功率下等離子體對(duì)GaN基底的損傷，避免了 ΙΤ0膜層中的In或Sn向GaN基底內(nèi)部的滲透， 有效增強(qiáng)ΙΤ0膜層和GaN基底的歐姆接觸，降低形成的LED芯片的電壓。此外，ΙΤ0主體層 為折射率漸變的膜層體系，有效地增加了光的溢出效率，提升產(chǎn)品品質(zhì)。
[0050] 上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬 【技術(shù)領(lǐng)域】的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和 技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍 屬于本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1. 一種ITO膜層的制備方法，其特征在于，包括步驟： 提供GaN基底，在所述GaN基底上形成ΙΤ0保護(hù)層，所述ΙΤ0保護(hù)層采用第一磁控濺射 技術(shù)形成，使用的等離子體包括Ar和礦； 在所述IT0保護(hù)層上形成多層折射率逐漸變小的IT0主體層，所述IT0主體層采用第 二磁控濺射技術(shù)形成，使用的等離子體包括Ar和(Γ。
2. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述第一磁控濺射技術(shù)采用 RF和DC電源，所述RF功率范圍是50W-300W，所述DC功率范圍是10W-200W。
3. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述第一磁控濺射技術(shù)采用 的氣體是Ar和N2、Ar和N 20或Ar、N2和N20,其中，所述Ar流量范圍是50sccm-200sccm，所 述N 2流量范圍是lsccm_5sccm，所述N20流量范圍是lsccm_5sccm。
4. 如權(quán)利要求1所述的ITO膜層的制備方法，其特征在于，所述第一磁控濺射技術(shù)反應(yīng) 時(shí)間范圍是10s_200s。
5. 如權(quán)利要求1所述的ITO膜層的制備方法，其特征在于，所述ITO保護(hù)層的厚度范圍 是5埃?100埃。
6. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述第二磁控濺射技術(shù)采用 DC電源，所述DC功率范圍是100W-500W。
7. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述第二磁控濺射技術(shù)采用 的氣體是Ar和02，所述Ar流量范圍是50sccm-200sccm，所述0 2流量范圍是〇-2sccm。
8. 如權(quán)利要求7所述的ITO膜層的制備方法，其特征在于，逐步調(diào)節(jié)所述02的流量，以 使所述IT0主體層的折射率逐漸變小。
9. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述第二磁控濺射技術(shù)反應(yīng) 時(shí)間范圍是200s-600s。
10. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，所述IT0主體層的厚度范 圍是300埃?4000埃。
11. 如權(quán)利要求1所述的IT0膜層的制備方法，其特征在于，形成的IT0膜層適用于倒 裝結(jié)構(gòu)LED芯片和垂直結(jié)構(gòu)LED芯片中。
12. -種LED芯片的制備方法，其特征在于，包括步驟： 提供襯底，在所述襯底上依次形成N-GaN、量子阱和P-GaN ; 依次刻蝕所述P-GaN和量子阱，暴露出部分N-GaN ; 在所述P-GaN上采用如權(quán)利要求1至10中任一項(xiàng)所述的ITO膜層的制備方法形成ITO 膜層； 在暴露出的N-GaN和IT0膜層上分別形成N電極和P電極。
13. 如權(quán)利要求12所述的LED芯片的制備方法，其特征在于，采用BC13、C12 *Ar對(duì)所 述P-GaN和量子阱進(jìn)行刻蝕。
【文檔編號(hào)】H01L33/00GK104157749SQ201410409508
【公開日】2014年11月19日 申請(qǐng)日期:2014年8月19日 優(yōu)先權(quán)日:2014年8月19日
【發(fā)明者】朱秀山 申請(qǐng)人:映瑞光電科技(上海)有限公司