薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置制造方法
【專利摘要】本發(fā)明屬于顯示【技術(shù)領(lǐng)域】，具體涉及一種薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置。一種薄膜晶體管，包括柵極、源極、漏極、有源層和柵極絕緣層，所述柵極絕緣層設(shè)置于所述有源層的上方，所述柵極、所述源極和所述漏極同層設(shè)置于所述柵極絕緣層的上方，所述有源層與所述源極通過第一連接電極連接，所述有源層與所述漏極通過第二連接電極連接。該薄膜晶體管以及包括該薄膜晶體管的陣列基板均為采用三次構(gòu)圖工藝即可形成，大大縮短了工藝時(shí)間，提高了工藝良率，降低了工藝成本。
【專利說明】薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示【技術(shù)領(lǐng)域】，具體涉及一種薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置。

【背景技術(shù)】
[0002]相對(duì)于液晶顯示裝置(Liquid Crystal Display，簡(jiǎn)稱LCD)而言，有機(jī)電致發(fā)光二極管(Organic Light Emiss1n Display,簡(jiǎn)稱0LED)顯示裝置具有反應(yīng)速度快、重量輕、可彎曲和廣視角等優(yōu)點(diǎn)。而有源矩陣有機(jī)電致發(fā)光二極管(Active Matrix 0LED，簡(jiǎn)稱AM0LED)更具有驅(qū)動(dòng)電流小和功耗低的優(yōu)勢(shì)，適合于高解析度顯示。
[0003]不管是IXD顯示裝置還是OLED顯示裝置，其中均設(shè)置有作為控制開關(guān)的薄膜晶體管(Thin Film Transistor，簡(jiǎn)稱TFT)。薄膜晶體管包括非晶硅、多晶硅、氧化物半導(dǎo)體或有機(jī)薄膜晶體管驅(qū)動(dòng)。其中，非晶硅或有機(jī)TFT的載流子遷移率與驅(qū)動(dòng)電流小，驅(qū)動(dòng)高亮度有機(jī)電致發(fā)光二極管OLED所需的電壓較高且器件占空間也較大；低溫多晶硅TFT具有高達(dá)10cmVV-S的遷移率，其高電流特性正好符合OLED嚴(yán)格的要求，低操作電壓與高密度的驅(qū)動(dòng)架構(gòu)使得OLED壽命較長(zhǎng)。同時(shí)，為了克服灰階與面板均勻性所涉及的補(bǔ)償電路，顯示裝置的同一像素中往往需要多個(gè)TFT，而低溫多晶硅高密度的布局特點(diǎn)，使得高亮度與高畫質(zhì)的OLED面板更容易實(shí)現(xiàn)。目前成功商業(yè)化生產(chǎn)的AMOLED絕大部分采用低溫多晶硅TFT的陣列基板。
[0004]如圖1所示為現(xiàn)有技術(shù)中低溫多晶硅TFT的陣列基板的結(jié)構(gòu)示意圖，該陣列基板包括有源層4、柵極7、層間絕緣層8、源極9/漏極10、鈍化層11、像素電極12和像素定義層13等層結(jié)構(gòu)，該陣列基板的制造工藝過程中，一般需要多次構(gòu)圖工藝，一次構(gòu)圖工藝對(duì)應(yīng)一道掩模板(mask，也稱光罩)。該陣列基板的制備方法通常包括如下步驟:
[0005]在基板I上方形成緩沖層2 ;其后在緩沖層2上方形成非晶硅薄膜(a-Si)，并使得a-Si結(jié)晶成為多晶硅；而后通過第一次構(gòu)圖工藝(通常為普通掩模板)形成包括有源層4的圖形。利用離子注入工藝進(jìn)行低濃度離子摻雜，在有源層4中形成薄膜晶體管要求的半導(dǎo)體溝道。
[0006]在有源層4以及整個(gè)緩沖層2上方形成柵極絕緣層6 ;形成光刻膠，利用第二次構(gòu)圖工藝形成用于將非晶硅薄膜摻雜形成存儲(chǔ)電容的光刻膠圖形，采用該光刻膠圖形作為離子注入的阻擋層，在完成摻雜后去除光刻膠。
[0007]在柵極絕緣層6上沉積一種或多種低電阻的金屬材料形成柵金屬薄膜，利用第三次構(gòu)圖工藝形成包括柵極7的圖形。采用柵極7作為離子注入的阻擋層，對(duì)有源層4進(jìn)行離子摻雜，形成低阻抗的源極接觸區(qū)和漏極接觸區(qū)。
[0008]在包括柵極7的整個(gè)表面形成第一介質(zhì)薄膜，通過第四次構(gòu)圖工藝形成層間絕緣層8以及層間絕緣層8中的源極接觸孔和漏極接觸孔。
[0009]沉積一種或多種低電阻的金屬材料形成源漏金屬薄膜，通過第五次構(gòu)圖工藝形成包括源極9和漏極10的圖形，通過源極接觸孔和漏極接觸孔與有源層4形成歐姆接觸。采用快速熱退火或熱處理爐退火，激活有源層4中摻雜的離子，形成有效的導(dǎo)電溝道。
[0010]在包括源極9和漏極10的整個(gè)表面成第二介質(zhì)薄膜，通過第六次構(gòu)圖工藝形成包括鈍化層過孔的鈍化層11。采用快速熱退火或熱處理爐退火進(jìn)行氫化工藝，修復(fù)有源層4內(nèi)部和界面的缺陷。在該步驟中，還可以進(jìn)一步在同一次構(gòu)圖工藝中，在鈍化層11的上方形成具有相同過孔的有機(jī)平坦化層，形成平坦表面。
[0011]在完成上一步驟的陣列基板上方形成一層透明導(dǎo)電薄膜，通過第七次構(gòu)圖工藝形成像素電極12 ;當(dāng)該陣列基板應(yīng)用于AMOLED時(shí)，可以通過第八次構(gòu)圖工藝形成圖1中所示的像素定義層13。
[0012]綜上所述，至少需要七次構(gòu)圖工藝形成圖1所示的包括低溫多晶硅薄膜晶體管的陣列基板，導(dǎo)致較長(zhǎng)的工藝時(shí)間和較低的工藝良率，使得陣列基板的制備成本較高。


【發(fā)明內(nèi)容】

[0013]本發(fā)明所要解決的技術(shù)問題是針對(duì)現(xiàn)有技術(shù)中存在的上述不足，提供一種薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置，該薄膜晶體管以及包括該薄膜晶體管的陣列基板均為采用三次構(gòu)圖工藝即可形成，大大縮短了工藝時(shí)間，提高了工藝良率，降低了工藝成本。
[0014]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是該薄膜晶體管，包括柵極、源極、漏極、有源層和柵極絕緣層，所述柵極絕緣層設(shè)置于所述有源層的上方，所述柵極、所述源極和所述漏極同層設(shè)置于所述柵極絕緣層的上方，所述有源層與所述源極通過第一連接電極連接，所述有源層與所述漏極通過第二連接電極連接。
[0015]優(yōu)選的是，所述柵極與所述有源層的投影至少部分重疊、且所述柵極的寬度小于所述有源層的寬度，所述源極和所述漏極分別設(shè)置于所述柵極的兩側(cè)、且分別與所述柵極相離；
[0016]在設(shè)置所述有源層的區(qū)域，所述柵極絕緣層的寬度小于所述有源層的寬度而在所述有源層靠近所述源極的區(qū)域形成源極接觸區(qū)、在所述有源層靠近所述漏極的區(qū)域形成漏極接觸區(qū)，所述第一連接電極搭接于所述源極與所述源極接觸區(qū)而使得所述源極與所述有源層連接，所述第二連接電極搭接于所述漏極與所述漏極接觸區(qū)而使得所述漏極與所述有源層連接。
[0017]優(yōu)選的是，所述有源層與對(duì)應(yīng)著所述源極和所述漏極下方的所述多晶硅薄膜之間的區(qū)域填充有絕緣薄膜；
[0018]以及，所述第一連接電極與所述第二連接電極同層設(shè)置、且采用相同的材料形成。
[0019]優(yōu)選的是，所述柵極、所述源極和所述漏極采用相同的材料形成，所述柵極、所述源極和所述漏極為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)，所述柵極、所述源極和所述漏極的厚度范圍為200-500nm。
[0020]優(yōu)選的是，所述有源層采用低溫多晶硅材料形成。
[0021]一種陣列基板，包括上述的薄膜晶體管。
[0022]優(yōu)選的是，所述陣列基板還包括鈍化層和像素電極，所述鈍化層部分設(shè)置于所述漏極的上方而在所述漏極靠近所述柵極的一側(cè)形成配合漏極接觸區(qū)；所述像素電極通過搭接在所述配合漏極接觸區(qū)以及所述漏極接觸區(qū)而與所述漏極連接。
[0023]優(yōu)選的是，還包括交叉設(shè)置的柵線和數(shù)據(jù)線，所述柵線與所述柵極相連接且同層設(shè)置，所述數(shù)據(jù)線與所述源極相連接且同層設(shè)置；所述柵線或所述數(shù)據(jù)線任一在交叉位置處斷續(xù)設(shè)置，且通過線連接電極連接。
[0024]優(yōu)選的是，所述像素電極、所述第一連接電極、所述第二連接電極和所述線連接電極同層設(shè)置、且采用相同的材料形成。
[0025]優(yōu)選的是，所述像素電極、所述第一連接電極、所述第二連接電極和所述線連接電極采用氧化銦鎵鋅、氧化銦鋅、氧化銦錫、氧化銦鎵錫中的至少一種材料形成。
[0026]一種顯示裝置，包括上述的陣列基板。
[0027]—種薄膜晶體管的制備方法，包括形成柵極、源極、漏極、有源層和柵極絕緣層的步驟，所述柵極絕緣層形成于所述有源層的上方，所述柵極、所述源極和所述漏極同層形成于所述柵極絕緣層的上方，所述柵極、所述源極和所述漏極與所述有源層采用同一構(gòu)圖工藝形成；且形成用于連接所述有源層與所述源極的第一連接電極、用于連接所述有源層與所述漏極的第二連接電極。
[0028]優(yōu)選的是，形成所述柵極、所述源極和所述漏極與所述有源層的步驟具體包括:
[0029]步驟SI):依次連續(xù)形成多晶硅薄膜、柵極絕緣薄膜、金屬薄膜和光刻膠；
[0030]步驟S2):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成所述柵極、所述源極和所述漏極的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成所述有源層的寬度大于所述柵極的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)；在曝光、顯影工藝后，使得所述光刻膠對(duì)應(yīng)著形成所述柵極、所述源極和所述漏極的區(qū)域的厚度相對(duì)寬度大于所述柵極的所述有源層的區(qū)域的厚度大，其他區(qū)域的所述光刻膠完全去除；
[0031]步驟S3):通過刻蝕工藝去除未被所述光刻膠保護(hù)的所述金屬薄膜，形成包括所述源極和所述漏極的圖形；
[0032]步驟S4):對(duì)所述柵極絕緣薄膜和所述多晶硅薄膜進(jìn)行連續(xù)刻蝕，形成包括所述有源層的圖形；
[0033]步驟S5):通過灰化工藝去除厚度較小的所述光刻膠，露出寬度大于所述柵極的區(qū)域的所述金屬薄膜；
[0034]步驟S6):通過刻蝕工藝去除所述有源層寬度大于所述柵極的區(qū)域的金屬薄膜，形成包括所述柵極的圖形；
[0035]步驟S7):剝離去除殘留的全部所述光刻膠；
[0036]步驟S8):采用所述柵極作為阻擋層，對(duì)所述有源層的圖形進(jìn)行離子摻雜，并激活溝道摻雜和源漏摻雜離子，形成所述有源層。
[0037]優(yōu)選的是，在步驟S8)中，采用所述柵極作為阻擋層，通過離子注入或離子云注入的方法對(duì)所述有源層的圖形進(jìn)行離子摻雜，并通過快速熱退火工藝激活溝道摻雜和源漏摻雜離子，形成所述有源層，其中:摻雜離子為ph3/h2或b2h6/h2，離子注入劑量在1015-10161ns/cm2之間，注入能量在1-1OOKeV之間
[0038]優(yōu)選的是，在步驟SI)中，所述金屬薄膜為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)；其中，所述金屬薄膜采用磁控濺射方式形成，所述金屬薄膜的厚度范圍為200-500nm ；
[0039]相應(yīng)的，在步驟S6)中，當(dāng)所述金屬薄膜為鑰/鋁/鑰形成子層得到的疊層結(jié)構(gòu)時(shí)，采用濕法刻蝕方法去除所述有源層寬度大于所述柵極的區(qū)域的所述金屬薄膜；當(dāng)所述金屬薄膜為鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)時(shí)，采用干法刻蝕方法去除所述有源層寬度大于所述柵極的區(qū)域的所述金屬薄膜。
[0040]優(yōu)選的是，還包括在所述有源層與對(duì)應(yīng)著所述源極和所述漏極下方的所述多晶硅薄膜之間的區(qū)域填充絕緣薄膜的步驟；
[0041]以及，采用一次構(gòu)圖工藝形成用于連接所述源極接觸區(qū)與所述源極的第一連接電極、用于連接所述漏極接觸區(qū)與所述漏極的第二連接電極。
[0042]一種陣列基板的制備方法，包括權(quán)利要求上述薄膜晶體管的制備方法。
[0043]優(yōu)選的是，還包括形成交叉設(shè)置的柵線和數(shù)據(jù)線的步驟，所述柵線與所述柵極連接，所述數(shù)據(jù)線與所述源極連接，所述柵極、所述源極、所述漏極、所述數(shù)據(jù)線與所述柵線同層設(shè)置、且在同一構(gòu)圖工藝中形成，所述柵線或所述數(shù)據(jù)線任一在交叉位置處斷續(xù)形成，且通過線連接電極連接。
[0044]優(yōu)選的是，還包括形成鈍化層和像素電極的步驟，所述鈍化層和所述像素電極通過一次構(gòu)圖工藝形成，所述鈍化層完全覆蓋所述柵極、所述柵線和所述數(shù)據(jù)線的上方、局部覆蓋所述源極和所述漏極的上方；
[0045]所述像素電極以及用于連接所述柵線或所述數(shù)據(jù)線的所述線連接電極形成于所述鈍化層的上方，所述像素電極、所述第一連接電極、所述第二連接電極以及所述線連接電極采用一次構(gòu)圖工藝-剝離工藝同時(shí)形成。
[0046]優(yōu)選的是，形成所述鈍化層和所述像素電極的步驟具體包括:
[0047]步驟SI):在陣列基板的上方依次連續(xù)形成鈍化薄膜和光刻膠；
[0048]步驟S2):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著所述柵極及其相連的所述柵線、所述源極及其相連的所述數(shù)據(jù)線、所述有源層以及對(duì)應(yīng)著所述源極遠(yuǎn)離所述柵極的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成所述像素電極以及連接所述柵極或所述數(shù)據(jù)線的所述線連接電極的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)；
[0049]步驟S3):對(duì)所述鈍化薄膜進(jìn)行刻蝕，刻蝕深度以暴露所述源極靠近所述柵極、所述漏極靠近所述柵極的所述金屬薄膜為終點(diǎn)，形成配合源極接觸區(qū)、配合漏極接觸區(qū)；和以暴露寬度大于所述柵極的所述有源層兩側(cè)的所述多晶硅薄膜為終點(diǎn)，形成漏極接觸區(qū)和漏極接觸區(qū)；
[0050]步驟S4):通過灰化工藝去除部分透光區(qū)的所述光刻膠，保留不透光區(qū)的所述光刻膠;
[0051]步驟S5):在步驟S4)的陣列基板上方形成導(dǎo)電薄膜；
[0052]步驟S6):通過剝離工藝去除所述光刻膠以及位于所述光刻膠上方的所述導(dǎo)電薄膜，形成包括所述像素電極以及連接所述柵極或所述數(shù)據(jù)線的所述線連接電極，同時(shí)還形成用于連接所述源極接觸區(qū)與所述配合源極電極接觸區(qū)的第一連接電極、用于連接所述漏極接觸區(qū)與配合漏極接觸區(qū)的所述第二連接電極的圖形。
[0053]優(yōu)選的是，在步驟S3)中，采用選擇比高和各向異性好的電感耦合等離子方法進(jìn)行所述鈍化薄膜的刻蝕，通過采用SF6/02/He氣體實(shí)現(xiàn)對(duì)應(yīng)著所述全透光區(qū)的刻蝕。
[0054]優(yōu)選的是，在步驟S5)中，所述導(dǎo)電薄膜為透明的金屬氧化物導(dǎo)電薄膜，金屬氧化物包括氧化銦錫、氧化銦鋅、氧化錫鋁中的任一種，厚度范圍為20-100nm ；
[0055]或者，所述導(dǎo)電薄膜為氧化銦錫/銀/氧化銦錫、氧化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫薄膜的厚度范圍為10-50nm，銀薄膜的厚度范圍為20_100nm。
[0056]優(yōu)選的是，還進(jìn)一步包括對(duì)所述陣列基板進(jìn)行快速熱退火或熱處理爐退火工藝。
[0057]本發(fā)明的有益效果是:該包括低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)中，柵極(柵線)與源極(數(shù)據(jù)線)和漏極由同一層金屬薄膜形成，而沒有層間絕緣層隔離開來，能有效降低柵極與源極和漏極之間的寄生電容；采用和像素電極相同的透明導(dǎo)電薄膜，形成和有源層的多晶硅薄膜接觸的連接電極，透明導(dǎo)電薄膜和低電阻的金屬薄膜相連接，降低電極和導(dǎo)線阻抗。同時(shí)，柵線在和數(shù)據(jù)線交叉處斷開，通過透明導(dǎo)電薄膜形成的線連接電極連接斷續(xù)的柵線金屬薄膜，簡(jiǎn)化陣列基板的結(jié)構(gòu)和制造工藝；
[0058]特別是，該薄膜晶體管以及包括該薄膜晶體管的陣列基板均為采用三次構(gòu)圖工藝即可形成，大大縮短了工藝時(shí)間，提高了工藝良率，降低了工藝成本。

【專利附圖】

【附圖說明】
[0059]圖1為現(xiàn)有技術(shù)中包括低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)示意圖；
[0060]圖2A、圖2B為本發(fā)明實(shí)施例1中低溫多晶硅薄膜晶體管的結(jié)構(gòu)示意圖；
[0061]圖3A為采用第一次構(gòu)圖工藝形成厚度不同的光刻膠的薄膜晶體管的結(jié)構(gòu)示意圖；
[0062]圖3B為形成包括源極和漏極的圖形后的薄膜晶體管的結(jié)構(gòu)示意圖；
[0063]圖3C為形成包括有源層的圖形后的薄膜晶體管的結(jié)構(gòu)示意圖；
[0064]圖3D為采用灰化工藝后的薄膜晶體管的結(jié)構(gòu)示意圖；
[0065]圖3E為形成包括柵極的圖形后的薄膜晶體管的結(jié)構(gòu)示意圖；
[0066]圖3F為剝離光刻膠后的薄膜晶體管的結(jié)構(gòu)示意圖；
[0067]圖4為本發(fā)明實(shí)施例2中包括低溫多晶硅薄膜晶體管的陣列基板的結(jié)構(gòu)示意圖；
[0068]圖5A為形成鈍化薄膜以及光刻膠的陣列基板的結(jié)構(gòu)示意圖；
[0069]圖5B為采用第二次構(gòu)圖工藝形成厚度不同的光刻膠的陣列基板的結(jié)構(gòu)示意圖；
[0070]圖5C為形成包括鈍化層以及鈍化層過孔、源極接觸區(qū)和漏極接觸區(qū)、配合源極接觸區(qū)和配合漏極接觸區(qū)的圖形的陣列基板的結(jié)構(gòu)示意圖；
[0071]圖為采用灰化工藝后的陣列基板的結(jié)構(gòu)示意圖；
[0072]圖5E為形成導(dǎo)電薄膜的陣列基板的結(jié)構(gòu)示意圖；
[0073]圖5F為采用第三次構(gòu)圖工藝-剝離工藝后的陣列基板的結(jié)構(gòu)示意圖；
[0074]圖5G為形成像素定義層的陣列基板的結(jié)構(gòu)示意圖；
[0075]圖5H為對(duì)應(yīng)圖4的俯視圖；
[0076]附圖標(biāo)記中:
[0077]1、基板；2、緩沖層；4、有源層；4a、多晶硅薄膜；4b、源極接觸區(qū)；4c、漏極接觸區(qū)；5、金屬薄膜；5a、厚度較大的光刻膠；5b、厚度較小的光刻膠；6、柵極絕緣層；6a、柵極絕緣薄膜；7、柵極；7a、柵線；8、層間絕緣層；9、源極；％、數(shù)據(jù)線；9c、配合源極接觸區(qū)；10、漏極；10b、配合漏極接觸區(qū)；11、鈍化層；lla、鈍化薄膜；12、像素電極；12a、導(dǎo)電薄膜；12b、第一連接電極；12c、第二連接電極；12d、線連接電極；13、像素定義層；14_絕緣薄膜。

【具體實(shí)施方式】
[0078]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明薄膜晶體管及制備方法、陣列基板及制備方法和顯示裝置作進(jìn)一步詳細(xì)描述。
[0079]實(shí)施例1:
[0080]本實(shí)施例提供一種薄膜晶體管和相應(yīng)的薄膜晶體管的制備方法。
[0081]如圖2A和圖2B所示,該薄膜晶體管包括柵極7、源極9、漏極10、有源層4和柵極絕緣層6，其中，柵極絕緣層6設(shè)置于有源層4的上方，柵極7、源極9和漏極10同層設(shè)置于柵極絕緣層6的上方，有源層4與源極9通過第一連接電極12b連接，有源層4與漏極10通過第二連接電極12c連接。
[0082]這里應(yīng)該理解的是，在本發(fā)明中，“同層”指的是采用同一成膜工藝形成用于形成特定圖形的膜層，然后利用同一掩模板通過一次構(gòu)圖工藝形成的層結(jié)構(gòu)；根據(jù)特定圖形的不同，一次構(gòu)圖工藝可能包括多次曝光、顯影或刻蝕工藝，而形成的層結(jié)構(gòu)中的特定圖形可以是連續(xù)的也可以是不連續(xù)的，這些特定圖形還可能處于不同的高度或者具有不同的厚度。
[0083]如圖2A和圖2B所示，柵極7與有源層4的投影至少部分重疊、且柵極7的寬度小于有源層4的寬度(即在對(duì)應(yīng)著有源層4的區(qū)域，柵極7在有源層4上的正投影完全落入有源層4的內(nèi)部，有源層4還具有未被柵極7覆蓋兩側(cè)的邊緣區(qū)域，邊緣區(qū)域?qū)?yīng)形成源極接觸區(qū)和漏極接觸區(qū))，源極9和漏極10分別設(shè)置于柵極7的兩側(cè)、且分別與柵極7相離；在設(shè)置有源層4的區(qū)域，柵極絕緣層6的寬度小于有源層4的寬度(即在對(duì)應(yīng)著形成有源層4的區(qū)域，柵極絕緣層6部分覆蓋于有源層4的上方)而在有源層4靠近源極9的區(qū)域形成源極接觸區(qū)4b、在有源層4靠近漏極10的區(qū)域形成漏極接觸區(qū)4c (可參見圖5C，圖2A和圖2B中的源極接觸區(qū)4b和漏極接觸區(qū)4c因已分別被第一連接電極12b和第二連接電極12c所覆蓋，因此未具體示出)，第一連接電極12b搭接于源極9與源極接觸區(qū)4b而使得源極9與有源層4連接，第二連接電極12c搭接于漏極10與漏極接觸區(qū)4c而使得漏極10與有源層4連接。
[0084]優(yōu)選的是，有源層4與對(duì)應(yīng)著源極9和漏極10下方的多晶硅薄膜4a之間的區(qū)域填充有絕緣薄膜14，以便形成柵極7與源極9和漏極10、有源層4與多晶硅薄膜4a之間的隔離；以及，第一連接電極12b與第二連接電極12c同層設(shè)置、且采用相同的材料形成。
[0085]其中，柵極7、源極9和漏極10采用相同的材料形成，柵極7、源極9和漏極10為采用鑰Mo、鑰鈮合金、鋁Al、鋁釹合金AINd、鈦Ti和銅Cu中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€Mo/鋁Al/鑰Mo、鈦Ti/鋁Al/鈦Ti形成子層得到的疊層結(jié)構(gòu)，柵極7、源極9和漏極10的厚度范圍為200-500nm。
[0086]進(jìn)一步優(yōu)選的是，有源層4采用低溫多晶硅材料形成，以使得薄膜晶體管獲得較好的電學(xué)性能。
[0087]相應(yīng)的，本實(shí)施例還提供一種薄膜晶體管的制備方法，該制備方法包括形成柵極7、源極9、漏極10、有源層4和柵極絕緣層6的步驟，其中，柵極7、源極9和漏極10同層形成于柵極絕緣層6的上方，柵極7、源極9和漏極10與有源層4采用同一構(gòu)圖工藝形成；且形成用于連接有源層4與源極9的第一連接電極12b、用于連接有源層4與漏極10的第二連接電極12c。
[0088]在闡述具體制備方法之前，應(yīng)該理解，在本發(fā)明中，構(gòu)圖工藝，可只包括光刻工藝，或，包括光刻工藝以及刻蝕步驟，同時(shí)還可以包括打印、噴墨等其他用于形成預(yù)定圖形的工藝；光刻工藝，是指包括成膜、曝光、顯影等工藝過程的利用光刻膠、掩模板、曝光機(jī)等形成圖形的工藝?？筛鶕?jù)本發(fā)明中所形成的結(jié)構(gòu)選擇相應(yīng)的構(gòu)圖工藝。
[0089]下面以圖2A和圖2B所示的低溫多晶硅薄膜晶體管的結(jié)構(gòu)作為示例，參照?qǐng)D3A-圖3F說明本實(shí)施例中薄膜晶體管的制備方法。具體的，形成柵極7、源極9和漏極10與有源層4的步驟具體包括:
[0090]步驟SI):依次連續(xù)形成多晶硅薄膜、柵極絕緣薄膜、金屬薄膜和光刻膠。
[0091]在該步驟中，首先，對(duì)基板I進(jìn)行初始清洗以清除基板表面的雜質(zhì)粒子，然后采用PECVD (Plasma Enhanced Chemical Vapor Deposit1n,等離子體增強(qiáng)化學(xué)氣相沉積法)在基板I的表面沉積一層氮化硅SiN薄膜和二氧化硅S12薄膜作為緩沖層2，參考3A。其中，作為緩沖層2的SiN的厚度范圍為50-100nm，S12的厚度范圍為100_400nm。
[0092]接著，采用PECVD連續(xù)沉積一層厚度范圍在40_100nm之間的非晶硅a_Si薄膜，采用熱處理爐對(duì)a-Si薄膜進(jìn)行脫氫工藝處理，以防止結(jié)晶過程中的氫爆；然后進(jìn)行a-Si結(jié)晶工藝，可以采用激光退火結(jié)晶、金屬誘導(dǎo)結(jié)晶、固相結(jié)晶等方法，形成如圖3A所示的多晶硅薄膜4a。
[0093]其中，形成緩沖層2的SiN薄膜具有很強(qiáng)的擴(kuò)散阻擋特性，可以抑制基板(通常為玻璃)中少量的堿金屬離子和Na、K金屬離子對(duì)于多晶硅薄膜4a的影響。S12薄膜與多晶硅薄膜4a具有優(yōu)良的界面，可以防止SiN薄膜缺陷對(duì)多晶硅薄膜4a質(zhì)量的損害。
[0094]然后，采用稀釋的氫氟酸對(duì)多晶硅薄膜4a進(jìn)行清洗，降低多晶硅薄膜4a的表面粗糙度，以便減少薄膜晶體管界面的缺陷。采用離子注入或離子云注入的方法，對(duì)多晶硅薄膜4a進(jìn)行薄膜晶體管溝道摻雜，摻雜離子一般為PH3/H2或B2H6/H2，離子注入劑量在10n-13161ns/cm2之間，注入能量在1-1OOKeV之間。溝道摻雜可以有效調(diào)整薄膜晶體管的閾值電壓，改善薄膜晶體管的開關(guān)特性。
[0095]采用PECVD方法在多晶硅薄膜4a上沉積一層?xùn)艠O絕緣薄膜6a，該柵極絕緣薄膜6a 一般為厚度范圍在30-100nm之間的S12和厚度范圍在20_100nm之間的SiN兩層薄膜，其中S12薄膜為底層，SiN薄膜為頂層。
[0096]然后，采用磁控濺射方法在柵極絕緣薄膜6a上方形成一層厚度為200-500nm的金屬薄膜5，該金屬薄膜5為采用鑰Mo、鑰鈮合金、鋁Al、鋁釹合金AINd、鈦Ti和銅Cu中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€Mo/鋁Al/鑰Mo、鈦Ti/鋁Al/鈦Ti形成子層得到的疊層結(jié)構(gòu)。
[0097]步驟S2):采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成柵極7、源極9和漏極10的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成有源層4的寬度大于柵極7的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)；在曝光、顯影工藝后，使得光刻膠對(duì)應(yīng)著形成柵極7、源極9和漏極10的區(qū)域(即厚度較大的光刻膠5a)的厚度相對(duì)寬度大于柵極7的有源層4的區(qū)域(即厚度較小的光刻膠5b)的厚度大，其他區(qū)域的光刻膠完全去除(在陣列基板中，對(duì)應(yīng)著柵線7a、數(shù)據(jù)線9b的光刻膠需保留)。
[0098]如圖3A所示，該步驟中，采用一種雙色調(diào)掩模板在金屬薄膜5表面形成兩種不同厚度的光刻膠，即厚度較大的光刻膠5a和厚度較小的光刻膠5b。其中，雙色調(diào)掩模板可以是半色調(diào)(Half-tone mask)或灰色調(diào)掩模板(Gray-tone mask),厚度較大的光刻膠5a的厚度范圍在1-3微米之間，主要對(duì)應(yīng)形成柵極7、源極9和漏極10的圖形；厚度較小的光刻膠5b的厚度范圍在0.5-1微米之間，主要對(duì)應(yīng)形成用于連接源極9和有源層4的源極接觸區(qū)4b和用于連接漏極10和有源層4的漏極接觸區(qū)4c的圖形。
[0099]步驟S3):通過刻蝕工藝去除未被光刻膠保護(hù)的金屬薄膜，形成包括源極9和漏極10的圖形。
[0100]在該步驟中，通過刻蝕工藝去除沒有光刻膠保護(hù)的金屬薄膜，形成如圖3B所示的源極9 (陣列基板中還包括與其相連的數(shù)據(jù)線％)、漏極10。根據(jù)在步驟SI)中形成金屬薄膜的不同材料，刻蝕工藝可以是濕法刻蝕方法，也可以是干法刻蝕方法，例如采用濕法刻蝕方法去除鑰Mo/鋁Al/鑰Mo形成子層得到的疊層結(jié)構(gòu)的金屬薄膜，采用電感耦合等離子方法等干法刻蝕方法去除鈦Ti/鋁Al/鈦Ti形成子層得到的疊層結(jié)構(gòu)的金屬薄膜。
[0101]步驟S4):對(duì)柵極絕緣薄膜6a和多晶硅薄膜4a進(jìn)行連續(xù)刻蝕，形成包括有源層4的圖形。
[0102]如圖3C所示，在該步驟中，采用等離子體或電感耦合等離子方法連續(xù)進(jìn)行柵極絕緣薄膜6a和多晶硅薄膜4a的刻蝕，刻蝕深度以完全去除未被光刻膠保護(hù)的多晶硅薄膜4a為終點(diǎn)，防止因?yàn)槎嗑Ч璞∧?a相連導(dǎo)致的薄膜晶體管特性下降，形成包括有源層4的圖形。
[0103]步驟S5):通過灰化工藝去除厚度較小的光刻膠，露出寬度大于柵極7的區(qū)域的金屬薄膜5。
[0104]如圖3D所示，在該步驟中，在干刻設(shè)備里通過灰化工藝去除厚度較小的光刻膠5b部分，露出對(duì)應(yīng)著源極接觸區(qū)4b和漏極接觸區(qū)4c的金屬薄膜5。保留覆蓋源極9 (陣列基板中還包括與其相連的數(shù)據(jù)線9b)、漏極10和柵極7 (陣列基板中還包括與其相連的柵線7a)的光刻膠，露出柵極7兩側(cè)邊緣部分的金屬薄膜5，以便于在后續(xù)工藝步驟中去除該露出部分的金屬薄膜5以及其下方的柵極絕緣薄膜6a，在金屬薄膜5中形成包括柵極7、源極接觸區(qū)4b和漏極接觸區(qū)4c的圖形的輪廓，在柵極絕緣薄膜6a和多晶硅薄膜4a中形成包括源極接觸區(qū)4b和漏極接觸區(qū)4c的圖形的輪廓，。
[0105]步驟S6):通過刻蝕工藝去除有源層4寬度大于柵極7的區(qū)域的金屬薄膜5，形成包括柵極7的圖形。
[0106]如圖3E所示，在該步驟中，通過刻蝕工藝去除暴露的金屬薄膜5以及其下方的柵極絕緣薄膜6a，即去除有源層4寬度大于柵極7的區(qū)域(源極接觸區(qū)4b和漏極接觸區(qū)4c的圖形)對(duì)應(yīng)的金屬薄膜5，保留柵極絕緣薄膜6a和多晶硅薄膜4a中形成源極接觸區(qū)4b和漏極接觸區(qū)4c的圖形的輪廓，形成柵極7的圖形。
[0107]與步驟SI)相應(yīng)，當(dāng)金屬薄膜5為鑰Mo/鋁Al/鑰Mo形成子層得到的疊層結(jié)構(gòu)時(shí)，采用濕法刻蝕方法去除有源層4寬度大于柵極7的區(qū)域(即去除柵極7的兩側(cè)邊緣部分)的金屬薄膜5 ;當(dāng)金屬薄膜5為鈦Ti/鋁Al/鈦Ti形成子層得到的疊層結(jié)構(gòu)時(shí)，采用干法刻蝕方法，例如電感耦合等離子方法去除有源層4寬度大于柵極7的區(qū)域(即去除柵極7的兩側(cè)邊緣部分)的金屬薄膜5，形成柵極7 (陣列基板中還包括與其相連的柵線7a)。
[0108]這里，步驟S3)和步驟S6)均針對(duì)同一層金屬薄膜5進(jìn)行刻蝕，可以采用同樣的刻蝕方法。其中，濕法刻蝕方法的優(yōu)點(diǎn)在于容易形成側(cè)壁平緩、坡度角較小的側(cè)面，干法刻蝕方法的優(yōu)點(diǎn)在于容易形成關(guān)鍵尺寸較小、尺寸控制精確的圖形。
[0109]步驟S7):剝離去除殘留的全部光刻膠。
[0110]在該步驟中，采用剝離機(jī)完全去除殘留的光刻膠，形成如圖3F所示的圖形。
[0111]步驟S8):采用柵極7作為阻擋層，對(duì)有源層4的圖形進(jìn)行離子摻雜，并激活溝道摻雜和源漏摻雜離子，形成有源層4。
[0112]在該步驟中，采用柵極7作為源漏摻雜阻擋層，通過離子注入或離子云注入的方法，對(duì)有源層4的圖形進(jìn)行離子摻雜。優(yōu)選的是，摻雜離子一般為PH3/H2或B2H6/H2，離子注入劑量在1015-10161ns/cm2之間，注入能量在1-1OOKeV之間。然后通過快速熱退火工藝，激活溝道摻雜和源漏摻雜離子，增強(qiáng)多晶硅薄膜的導(dǎo)電特性。這里應(yīng)該理解的是，本實(shí)施例中的薄膜晶體管只有在與柵極7的投影至少部分重疊部分為有效的有源層4 (步驟SI)中對(duì)應(yīng)具有兩種厚度的光刻膠的中間部分的多晶硅薄膜4a)，而在與源極9、漏極10的投影至少部分重疊部分由于未進(jìn)行離子摻雜而保持為多晶硅薄膜4a(步驟SI)中對(duì)應(yīng)具有較厚的光刻膠的兩側(cè)部分的多晶硅薄膜4a)。
[0113]如上結(jié)構(gòu)，為了薄膜晶體管的正常開關(guān)功能，如圖2A和圖2B所示，有源層4與對(duì)應(yīng)著源極9和漏極10下方的多晶硅薄膜4a之間的區(qū)域填充有絕緣薄膜14，以便形成柵極7與源極9和漏極10、有源層4與多晶硅薄膜4a之間的隔離。相應(yīng)的，在完成上述的步驟S8)后，柵極7兩側(cè)在對(duì)應(yīng)著源極接觸區(qū)4b和漏極接觸區(qū)4c仍被柵極絕緣薄膜6a覆蓋著，在形成有源層4與對(duì)應(yīng)著源極9和漏極10下方的多晶硅薄膜4a之間的區(qū)域填充絕緣薄膜14的構(gòu)圖工藝中，即可同時(shí)去除柵極7兩側(cè)在對(duì)應(yīng)著源極接觸區(qū)4b和漏極接觸區(qū)4c區(qū)域的柵極絕緣薄膜6a，形成源極接觸區(qū)4b和漏極接觸區(qū)4c的圖形，也同時(shí)形成柵極絕緣層6的圖形。
[0114]當(dāng)然，如圖2B所示，在圖2A的基礎(chǔ)上，絕緣薄膜14還可以進(jìn)一步形成在源極9和漏極10的上方，以便對(duì)源極9和漏極10進(jìn)行保護(hù)。
[0115]在上述形成柵極7、源極9與漏極10的基礎(chǔ)上，該制備方法還進(jìn)一步包括，采用一次構(gòu)圖工藝形成用于連接源極接觸區(qū)4b與源極9的第一連接電極12b、用于連接漏極接觸區(qū)4c與漏極10的第二連接電極12c，以形成圖2A或圖2B所示的薄膜晶體管。
[0116]在本實(shí)施例的薄膜晶體管中，為了減少制造工藝的光刻次數(shù)，采用兩種技術(shù)方法:
(I)雙色調(diào)掩模板光刻工藝，(2)柵極7 (柵線7a)和源極9 (數(shù)據(jù)線9b)、漏極10同層沉積，使得包括低溫多晶硅薄膜晶體管的陣列結(jié)構(gòu)的構(gòu)圖工藝次數(shù)下降到三次。
[0117]簡(jiǎn)單地講就是，在基板上形成多晶硅薄膜，連續(xù)沉積柵極絕緣層和金屬薄膜，采用雙色調(diào)掩模板光刻工藝，形成兩種不同厚度的光刻膠，以較厚的光刻膠形成柵極7、源極9和漏極10的圖形，較薄的光刻膠形成多晶硅薄膜的源極接觸區(qū)4b和漏極接觸區(qū)4c ;通過一次構(gòu)圖工藝同時(shí)形成源極9和漏極10 ;然后去除較薄的光刻膠，露出覆蓋多晶硅薄膜源極接觸區(qū)4b和漏極接觸區(qū)4c的金屬薄膜，通過刻蝕工藝去除暴露的金屬薄膜，形成薄膜晶體管的柵極7，將現(xiàn)有技術(shù)的多晶硅薄膜(有源層4)、柵極7和源極9、漏極10三次構(gòu)圖工藝減少到一次。
[0118]綜上，本實(shí)施例中的薄膜晶體管，柵極7、源極9和漏極10采用相同的材料、采用同一構(gòu)圖工藝形成在同層，并通過連接電極分別連接有源層4與源極9和漏極10，以實(shí)現(xiàn)薄膜晶體管的正常功能，大大減少了低溫多晶硅薄膜晶體管的構(gòu)圖工藝次數(shù)，從而達(dá)到提升工藝良率和降低工藝成本的目的。
[0119]實(shí)施例2
[0120]本實(shí)施例提供一種陣列基板以及相應(yīng)的陣列基板的制備方法。該陣列基板包括實(shí)施例I中的薄膜晶體管。
[0121]如圖4所示，以實(shí)施例1中圖3F所示的薄膜晶體管為基礎(chǔ),本實(shí)施例的陣列基板還包括鈍化層11和像素電極12，鈍化層11部分設(shè)置于漏極10的上方而在漏極10靠近柵極7的一側(cè)形成配合漏極接觸區(qū)1b ;像素電極12通過搭接在配合漏極接觸區(qū)1b以及漏極接觸區(qū)4c而與漏極10連接(可參見圖5C，圖4中的配合源極接觸區(qū)9c和源極接觸區(qū)4b、配合漏極接觸區(qū)1b和漏極接觸區(qū)4c因已分別被第一連接電極12b和第二連接電極12c所覆蓋,因此未具體示出)。
[0122]如圖4和圖5H所示，在該陣列基板，還包括交叉設(shè)置的柵線7a和數(shù)據(jù)線％，柵線7a與柵極7相連接且同層設(shè)置，數(shù)據(jù)線9b與源極9相連接且同層設(shè)置；柵線7a或數(shù)據(jù)線9b任一在交叉位置處斷續(xù)設(shè)置，且通過線連接電極12d連接。其中，像素電極12、第一連接電極12b、第二連接電極12c和線連接電極12d同層設(shè)置、且采用相同的材料形成。
[0123]在形成柵線7a和數(shù)據(jù)線9b的構(gòu)圖工藝中，利用與形成柵極7、源極9和漏極10相同的金屬薄膜5，采用雙色調(diào)掩模板在金屬薄膜5表面形成兩種不同厚度的光刻膠，即厚度較大的光刻膠5a和厚度較小的光刻膠5b。使得厚度較大的光刻膠5a對(duì)應(yīng)的金屬薄膜5同時(shí)形成柵極7/柵線7a (柵線7a與柵線7連接，可以對(duì)應(yīng)在實(shí)施例1中的步驟S6)中形成，請(qǐng)參見圖5H)和源極9/數(shù)據(jù)線％、漏極10 (數(shù)據(jù)線9b與源極9連接，可以對(duì)應(yīng)在實(shí)施例1中的步驟S3)中形成，請(qǐng)參見圖5H)的圖形，其中形成柵線7a或數(shù)據(jù)線9b任一圖形的光刻膠為斷續(xù)(不連續(xù))線狀(后續(xù)工藝以柵線7a斷續(xù)設(shè)置為例)，防止柵線7a與數(shù)據(jù)線9b相連而短路，通過一次光刻工藝同時(shí)形成柵極7/柵線7a和源極9/數(shù)據(jù)線％、漏極10，然后去除厚度較小的光刻膠。
[0124]這里應(yīng)該理解的是，為能更突出地示意本實(shí)施例中陣列基板中各層結(jié)構(gòu)以及各層之間的位置關(guān)系，圖5F所示的俯視圖中的導(dǎo)電薄膜設(shè)置為具有一定透明度。同時(shí)，由于柵極絕緣層6和鈍化層11 一般采用透明材料(硅氧化物、硅氮化物、鉿氧化物、硅氮氧化物、鋁氧化物)形成，對(duì)俯視圖的觀察不會(huì)造成阻礙，因此在圖5H中略去柵極絕緣層6和鈍化層11的示意，以便能更好地示出其他結(jié)構(gòu)的相對(duì)位置關(guān)系。
[0125]優(yōu)選的是，像素電極12、第一連接電極12b、第二連接電極12c和線連接電極12d采用氧化銦鎵鋅、氧化銦鋅、氧化銦錫、氧化銦鎵錫中的至少一種材料形成。
[0126]相應(yīng)的，本實(shí)施例還提供一種陣列基板的制備方法，該制備方法包括實(shí)施例1中薄膜晶體管的制備方法。
[0127]在實(shí)施例1中薄膜晶體管制備方法的基礎(chǔ)上，該制備方法還包括形成交叉設(shè)置的柵線7a和數(shù)據(jù)線9b的步驟，柵線7a與柵極7連接，數(shù)據(jù)線9b與源極9連接，柵極7、源極9、漏極10、數(shù)據(jù)線9b與柵線7a同層設(shè)置、且在同一構(gòu)圖工藝中形成，柵線7a或數(shù)據(jù)線9b任一在交叉位置處斷續(xù)形成，且通過線連接電極12d連接。
[0128]進(jìn)一步的，該制備方法還包括形成鈍化層11和像素電極12的步驟，鈍化層11和像素電極12通過一次構(gòu)圖工藝形成，鈍化層11完全覆蓋柵極7、柵線7a和數(shù)據(jù)線9b的上方、局部覆蓋源極9和漏極10的上方；
[0129]像素電極12以及用于連接?xùn)啪€7a或數(shù)據(jù)線9b的線連接電極12d形成于鈍化層11的上方，像素電極12、第一連接電極12b、第二連接電極12c以及線連接電極12d采用一次構(gòu)圖工藝-剝離工藝同時(shí)形成。
[0130]簡(jiǎn)單地講，本實(shí)施例中的陣列基板的制備方法為:在形成多晶硅薄膜4a的基板I上連續(xù)沉積柵極絕緣薄膜6a和金屬薄膜5 ;利用雙色調(diào)掩模板光刻工藝，在金屬薄膜5上形成用于形成多晶硅有源層4、柵極7和柵線7a、源極9、漏極10和數(shù)據(jù)線9b圖形的光刻膠，通過一次構(gòu)圖工藝在基板I上形成多晶硅有源層4、柵極7和柵線7a、源極9和數(shù)據(jù)線%、漏極10，其中，柵線7a為斷續(xù)設(shè)置；在柵極7和柵線7a、源極9和數(shù)據(jù)線％、漏極10上方形成鈍化薄膜Ua ;在鈍化薄膜Ila上方形成用于形成鈍化層過孔和像素電極圖形的光刻膠，利用雙色調(diào)掩模板，通過一次構(gòu)圖工藝和剝離工藝形成鈍化層11、鈍化層過孔，并形成包括第一連接電極12b、第二連接電極12c和像素電極12的圖形以及用于連接斷續(xù)設(shè)置的柵線7a的線連接電極12d的圖形。
[0131]以圖2B所示的薄膜晶體管的結(jié)構(gòu)為例，在實(shí)施例1形成薄膜晶體管的基礎(chǔ)上，參照?qǐng)D5A-圖5H說明本實(shí)施例中陣列基板的制備方法。其中，圖5A-圖5F為對(duì)應(yīng)圖5H中A-A剖切線區(qū)域的剖視圖，圖5G為對(duì)應(yīng)圖5H中B-B剖切線區(qū)域的剖視圖。
[0132]具體的，在本實(shí)施例中陣列基板中形成鈍化層11和像素電極12的步驟具體包括:
[0133]步驟SI):在陣列基板的上方依次連續(xù)形成鈍化薄膜和光刻膠。
[0134]在該步驟中，如圖5A所示，以包含圖3F所示的薄膜晶體管的陣列基板為例(同時(shí)還應(yīng)包括與柵極7同時(shí)形成的柵線7a和與源極9同時(shí)形成的數(shù)據(jù)線9b)，采用PECVD方法在柵極7、源極9、漏極10以及柵線7a和數(shù)據(jù)線9b上方形成一層鈍化薄膜11a，柵極7兩側(cè)的柵極絕緣薄膜6a對(duì)應(yīng)著形成源極接觸區(qū)4b和漏極接觸區(qū)4c的區(qū)域也同時(shí)被鈍化薄膜Ila覆蓋。然后在鈍化薄膜Ila上方形成一層光刻膠5a。其中，鈍化層11 一般是厚度在200-500nm之間含氫的SiN薄膜。然后，進(jìn)行快速熱退火或熱處理爐退火工藝，利用鈍化薄膜Ila和柵極絕緣薄膜6a的SiN薄膜，實(shí)現(xiàn)有源層4內(nèi)部以及有源層4與S12薄膜界面的氫化，鈍化體缺陷和界面缺陷，提高有源層4的薄膜晶體管特性。
[0135]步驟S2):采用雙色調(diào)掩模工藝對(duì)光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著柵極7及其相連的柵線7a、源極9及其相連的數(shù)據(jù)線％、有源層4以及對(duì)應(yīng)著源極9遠(yuǎn)離柵極7的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成像素電極12以及連接?xùn)啪€7a或數(shù)據(jù)線9b的線連接電極12d的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)。在一次曝光、顯影工藝后，不透光區(qū)的光刻膠的厚度大于部分透光區(qū)的光刻膠的厚度，而全透光區(qū)的光刻膠被去除。
[0136]在該步驟中，如圖5B所示，采用一種雙色調(diào)掩模板在鈍化薄膜Ila的SiN薄膜表面形成兩種不同厚度的光刻膠，即厚度較大(對(duì)應(yīng)著不透光區(qū))的光刻膠5a和厚度較小(對(duì)應(yīng)著部分透光區(qū))的光刻膠5b。其中，雙色調(diào)掩模板可以是半色調(diào)(Half-tone mask)或灰色調(diào)掩模板(Gray-tone mask)，厚度較大的光刻膠5a的厚度范圍在1-3微米之間，覆蓋柵極7及其相連的柵線7a、源極9及其相連的數(shù)據(jù)線％，以及除鈍化層過孔和厚度較小的光刻膠5b以外的所有區(qū)域。厚度較小的光刻膠5b的厚度范圍為0.5-1.5微米，覆蓋漏極10以及用于形成線連接電極12d和像素電極12的區(qū)域；對(duì)應(yīng)著全透光區(qū)的光刻膠用于形成數(shù)據(jù)線過孔和柵線過孔等圖形。
[0137]步驟S3):對(duì)鈍化薄膜Ila進(jìn)行刻蝕，刻蝕深度以暴露源極9靠近柵極7、漏極10靠近柵極7的金屬薄膜為終點(diǎn)，形成配合源極接觸區(qū)9c、配合漏極接觸區(qū)1b ;和以暴露寬度大于柵極7的有源層4兩側(cè)的多晶硅薄膜4a為終點(diǎn)，形成源極接觸區(qū)4b和漏極接觸區(qū)4c。
[0138]在該步驟中，如圖5C所示，采用等離子體或電感耦合等離子方法進(jìn)行刻蝕，形成鈍化層過孔。同時(shí)，刻蝕鈍化薄膜Ila以暴露配合源極接觸區(qū)9c的源極9和配合漏極接觸區(qū)1b的漏極10為終點(diǎn)，刻蝕鈍化薄膜I Ia和柵極絕緣薄膜6a以暴露源極接觸區(qū)4b和漏極接觸區(qū)4c的有源層4為終點(diǎn)，即有源層4頂面的源極接觸區(qū)4b和漏極接觸區(qū)4c在鈍化層過孔的刻蝕工藝中同時(shí)形成(暴露出來)，也即在該步驟中同時(shí)形成了包括柵極絕緣層6的圖形(對(duì)應(yīng)著實(shí)施例1中在填充絕緣薄膜14的構(gòu)圖工藝中，同時(shí)去除柵極7兩側(cè)在對(duì)應(yīng)著源極接觸區(qū)4b和漏極接觸區(qū)4c區(qū)域的柵極絕緣薄膜6a的步驟)。
[0139]優(yōu)選的是，采用選擇比高和各向異性好的電感耦合等離子方法進(jìn)行鈍化薄膜Ila的刻蝕，通過采用SF6/02/He氣體實(shí)現(xiàn)鈍化層過孔的刻蝕。
[0140]在該步驟中，在鈍化層11中還同時(shí)形成用于柵極7與柵線7a接觸的柵線過孔、源極9與數(shù)據(jù)線9b接觸的數(shù)據(jù)線過孔(圖5C中均未示出)。而且，從圖5C可見，柵極7完全處于鈍化層11的覆蓋范圍內(nèi)，能更好地保護(hù)柵極7。
[0141]步驟S4):通過灰化工藝去除部分透光區(qū)的光刻膠，保留不透光區(qū)的光刻膠。
[0142]在該步驟中，利用等離子體灰化工藝去除厚度較小的光刻膠5b，原來厚度較大的光刻膠5a也被灰化到一定厚度，形成如圖所示的厚度較小的光刻膠5b，保留柵極7及其相連的柵線7a、部分源極9及其相連的數(shù)據(jù)線％、有源層4以及對(duì)應(yīng)著源極9遠(yuǎn)離柵極7的區(qū)域的光刻膠；而暴露出對(duì)應(yīng)著形成線連接電極12d和像素電極12的圖形的陣列基板區(qū)域。
[0143]步驟S5):在步驟S4)的陣列基板上方形成導(dǎo)電薄膜12a。
[0144]其中，導(dǎo)電薄膜12a為透明的金屬氧化物導(dǎo)電薄膜，金屬氧化物包括氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫鋁(ZTO)中的任一種，厚度范圍為20-100nm;或者，導(dǎo)電薄膜12a為氧化銦錫ITO/銀Ag/氧化銦錫ΙΤ0、氧化銦鋅IZO/銀Ag形成子層得到的疊層薄膜，氧化銦錫薄膜的厚度范圍為10-50nm，銀薄膜的厚度范圍為20_100nm。
[0145]在該步驟中，如圖5E所示，采用磁控濺射在鈍化層過孔、殘留的厚度較小的光刻膠5b、鈍化層11、源極9、漏極10以及整個(gè)基板表面沉積一層導(dǎo)電薄膜12a，該導(dǎo)電薄膜12a用于形成包括像素電極12、連接斷續(xù)設(shè)置的柵線7a或數(shù)據(jù)線9b的線連接電極12d(本實(shí)施例以連接斷續(xù)設(shè)置的柵線7a為例)、連接配合源極接觸區(qū)9c和源極接觸區(qū)4b的第一連接電極12b以及連接配合漏極接觸區(qū)1b和漏極接觸區(qū)4c的第二連接電極12c。
[0146]根據(jù)該陣列基板的不同應(yīng)用，例如是應(yīng)用于IXD顯示裝置或者是應(yīng)用于OLED顯示裝置中，該導(dǎo)電薄膜12a可設(shè)置成不同的材料。例如，以將該陣列基板應(yīng)用于OLED顯示裝置中為例，當(dāng)該陣列基板應(yīng)用于底發(fā)射AMOLED顯示裝置中時(shí)，該導(dǎo)電薄膜12a —般為透明的，可以采用氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化錫鋁(ZTO)等氧化物透明導(dǎo)電薄膜，厚度范圍為20-100nm ;而該陣列基板應(yīng)用于頂發(fā)射AMOLED顯示裝置中時(shí)，該導(dǎo)電薄膜12a —般采用IT0/Ag/IT0、IZ0/Ag等復(fù)合薄膜，ITO薄膜的厚度范圍為10_50nm，Ag薄膜的厚度范圍為 20-100nm。
[0147]步驟S6):通過剝離工藝去除光刻膠以及位于光刻膠上方的導(dǎo)電薄膜12a，形成包括像素電極12以及連接?xùn)艠O7或數(shù)據(jù)線9b的線連接電極12d，同時(shí)還形成用于連接源極接觸區(qū)4b與配合源極電極接觸區(qū)9c的第一連接電極12b、用于連接漏極接觸區(qū)4c與配合漏極接觸區(qū)1b的第二連接電極12c的圖形。
[0148]在該步驟中，把沉積完導(dǎo)電薄膜12a的陣列基板放入剝離機(jī)臺(tái)里，采用光刻膠剝離液去除圖所示殘留的厚度較小的光刻膠5b，通過剝離工藝同時(shí)去除厚度較小的光刻膠5b上方的導(dǎo)電薄膜12a (光刻膠5b及其光刻膠5b上方的導(dǎo)電薄膜12a將被同時(shí)去除),而保留鈍化層過孔(包括柵線過孔、數(shù)據(jù)線過孔)和像素區(qū)域鈍化層薄膜上方的導(dǎo)電薄膜12a，形成圖5F所示的第一連接電極12b、第二連接電極12c和像素電極12，以及形成圖5H所示的連接斷續(xù)設(shè)置的柵線7a的線連接電極12d。
[0149]其中，采用剝離工藝有利于減少掩模板和光刻工藝的次數(shù)，可以通過兩次構(gòu)圖工藝分別形成鈍化層過孔和第一連接電極和第二連接電極、像素電極12。例如:通過PECVD形成鈍化層的鈍化薄膜，通過濺射工藝形成導(dǎo)電薄膜，通過兩次光刻工藝分別形成上述鈍化薄膜和導(dǎo)電薄膜的圖形，而圖形之外的鈍化薄膜和導(dǎo)電薄膜通過剝離工藝去除即可。
[0150]如圖5H所示，進(jìn)行上述鈍化層過孔工藝、導(dǎo)電薄膜濺射和剝離工藝的同時(shí)，在斷續(xù)的柵線7a搭橋處，形成連接斷續(xù)柵線7a的線連接電極12d，完成整個(gè)陣列基板中柵線7a或數(shù)據(jù)線％的制作。柵線7a或數(shù)據(jù)線9b處的鈍化層過孔工藝與圖5H所示的源極、漏極處鈍化層過孔工藝同時(shí)進(jìn)行，線連接電極12d的沉積和剝離工藝與像素電極12沉積、剝離工藝也是同時(shí)完成的。
[0151]以將本實(shí)施例中的陣列基板應(yīng)用于OLED顯示裝置中為例，如圖5G所示，還包括，進(jìn)一步在陣列基板的上方形成像素定義層13，像素定義層13采用亞克力(Acrylic)、通過一次構(gòu)圖工藝形成，像素定義層13的厚度范圍為1-4微米。相應(yīng)的，在完成上述制備工藝的陣列基板的上方采用一次構(gòu)圖工藝，完成如圖4所示的像素定義層13的制備，并對(duì)陣列基板采用快速熱退火或熱處理爐，進(jìn)行最后的退火處理，以穩(wěn)定低溫多晶硅薄膜晶體管的特性，完成本實(shí)施例中陣列基板的制作。
[0152]與實(shí)施例1中薄膜晶體管的制備方法相同，本實(shí)施例中的陣列基板的制備方法中，為了減少制備過程中構(gòu)圖工藝的次數(shù)，鈍化層11和像素電極12采用一次構(gòu)圖工藝，采用雙色調(diào)光刻膠工藝和剝離工藝結(jié)合的技術(shù)來實(shí)現(xiàn)。其中，在形成鈍化層11及其鈍化層過孔的構(gòu)圖工藝中，采用雙色調(diào)掩模板形成兩種不同厚度的光刻膠，較厚的光刻膠(對(duì)應(yīng)不透光區(qū))覆蓋柵極7/柵線7a、源極9/數(shù)據(jù)線9b的部分金屬薄膜(其上不存在與像素電極12同層的導(dǎo)電薄膜)；較薄的光刻膠(對(duì)應(yīng)部分透光區(qū))覆蓋包括像素電極12區(qū)域的部分金屬薄膜，形成像素電極12和線連接電極12d的圖形。首先，刻蝕去除對(duì)應(yīng)著全透光區(qū)的鈍化薄膜IIa形成鈍化層過孔(例如包括柵線過孔和數(shù)據(jù)線過孔)，同時(shí)刻蝕工藝以露出源極接觸區(qū)和漏極接觸區(qū)的多晶硅薄膜為終點(diǎn)、以及以露出配合源極接觸區(qū)和配合漏極接觸區(qū)的和金屬薄膜為終點(diǎn)；接著，進(jìn)一步去除像素電極區(qū)域較薄的光刻膠；然后，沉積一層透明導(dǎo)電薄膜，采用薄膜剝離工藝去除較厚的光刻膠及其之上的透明導(dǎo)電薄膜，形成像素電極12、連接源極9與有源層4的第一連接電極12b、連接漏極10與有源層4的第二連接電極12c和連接斷續(xù)設(shè)置的柵線7a的線連接電極12d，將原有技術(shù)的鈍化層11和像素電極12兩次構(gòu)圖工藝合二為一，完成LCD顯示應(yīng)用的陣列基板；或者，進(jìn)一步的，再采用一次構(gòu)圖工藝形成像素定義層，完成AMOLED顯示應(yīng)用的陣列基板。
[0153]在本實(shí)施例的包括低溫多晶硅薄膜晶體管的陣列基板結(jié)構(gòu)中，柵極7 (柵線7a)和源極9 (數(shù)據(jù)線9b)、漏極10由同一層金屬薄膜形成，而沒有層間絕緣層隔離開來，能有效降低柵極7與源極9和漏極10之間的寄生電容；采用和像素電極12相同的透明導(dǎo)電薄膜，形成和有源層4的多晶硅薄膜接觸的第一連接電極12b和第二連接電極12c，透明導(dǎo)電薄膜和低電阻的金屬薄膜相連接，降低電極和導(dǎo)線阻抗。柵線7a在和數(shù)據(jù)線9b交叉處斷開，通過透明導(dǎo)電薄膜形成的線連接電極12d連接斷續(xù)的柵線7a，簡(jiǎn)化陣列基板結(jié)構(gòu)和制造工藝。
[0154]本實(shí)施例中的陣列基板特別適用于低溫多晶硅陣列基板的器件結(jié)構(gòu)(即LTPS-AM0LED)的制造。
[0155]綜上，在本實(shí)施例的陣列基板中，為了減少制造工藝的光刻次數(shù)，采用三種技術(shù)方法:(1)雙色調(diào)掩模板光刻工藝，(2)薄膜剝離工藝，(3)柵極(柵線7a)和源極(數(shù)據(jù)線%)、漏極采用相同的材料同層沉積且在同一構(gòu)圖工藝中形成，像素電極、第一連接電極、第二連接電極和線連接電極采用相同的材料同層沉積且在同一構(gòu)圖工藝中形成，使得包括低溫多晶硅薄膜晶體管的陣列結(jié)構(gòu)的構(gòu)圖工藝次數(shù)大大減少(下降到三次)，從而降低了工序復(fù)雜度，在縮短制造工藝時(shí)間的同時(shí)降低工藝成本、提升工藝良率。
[0156]實(shí)施例3
[0157]本實(shí)施例提供一種顯示裝置，該顯示裝置包括實(shí)施例2中的陣列基板。
[0158]根據(jù)陣列基板的結(jié)構(gòu)，顯示裝置可以為液晶顯示裝置或有機(jī)電致發(fā)光二極管顯示裝置。即該顯示裝置可以為:液晶面板、電子紙、OLED面板、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0159]該顯示裝置采用低溫多晶硅陣列基板形成，具有較好的顯示效果，且制備成本較低。
[0160]可以理解的是，以上實(shí)施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種薄膜晶體管，包括柵極、源極、漏極、有源層和柵極絕緣層，其特征在于，所述柵極絕緣層設(shè)置于所述有源層的上方，所述柵極、所述源極和所述漏極同層設(shè)置于所述柵極絕緣層的上方，所述有源層與所述源極通過第一連接電極連接，所述有源層與所述漏極通過第二連接電極連接。
2.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述柵極與所述有源層的投影至少部分重疊、且所述柵極的寬度小于所述有源層的寬度，所述源極和所述漏極分別設(shè)置于所述柵極的兩側(cè)、且分別與所述柵極相離； 在設(shè)置所述有源層的區(qū)域，所述柵極絕緣層的寬度小于所述有源層的寬度而在所述有源層靠近所述源極的區(qū)域形成源極接觸區(qū)、在所述有源層靠近所述漏極的區(qū)域形成漏極接觸區(qū)，所述第一連接電極搭接于所述源極與所述源極接觸區(qū)而使得所述源極與所述有源層連接，所述第二連接電極搭接于所述漏極與所述漏極接觸區(qū)而使得所述漏極與所述有源層連接。
3.根據(jù)權(quán)利要求2所述的薄膜晶體管，其特征在于，所述有源層與對(duì)應(yīng)著所述源極和所述漏極下方的所述多晶硅薄膜之間的區(qū)域填充有絕緣薄膜； 以及，所述第一連接電極與所述第二連接電極同層設(shè)置、且采用相同的材料形成。
4.根據(jù)權(quán)利要求2所述的薄膜晶體管，其特征在于，所述柵極、所述源極和所述漏極采用相同的材料形成，所述柵極、所述源極和所述漏極為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)，所述柵極、所述源極和所述漏極的厚度范圍為200-500nm。
5.根據(jù)權(quán)利要求1-4任一項(xiàng)所述的薄膜晶體管，其特征在于，所述有源層采用低溫多晶娃材料形成。
6.—種陣列基板,其特征在于,包括權(quán)利要求1-5任一項(xiàng)所述的薄膜晶體管。
7.根據(jù)權(quán)利要求6所述的陣列基板，其特征在于，所述陣列基板還包括鈍化層和像素電極，所述鈍化層部分設(shè)置于所述漏極的上方而在所述漏極靠近所述柵極的一側(cè)形成配合漏極接觸區(qū)；所述像素電極通過搭接在所述配合漏極接觸區(qū)以及所述漏極接觸區(qū)而與所述漏極連接。
8.根據(jù)權(quán)利要求7所述的陣列基板，其特征在于，還包括交叉設(shè)置的柵線和數(shù)據(jù)線，所述柵線與所述柵極相連接且同層設(shè)置，所述數(shù)據(jù)線與所述源極相連接且同層設(shè)置；所述柵線或所述數(shù)據(jù)線任一在交叉位置處斷續(xù)設(shè)置，且通過線連接電極連接。
9.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述像素電極、所述第一連接電極、所述第二連接電極和所述線連接電極同層設(shè)置、且采用相同的材料形成。
10.根據(jù)權(quán)利要求9所述的陣列基板，其特征在于，所述像素電極、所述第一連接電極、所述第二連接電極和所述線連接電極采用氧化銦鎵鋅、氧化銦鋅、氧化銦錫、氧化銦鎵錫中的至少一種材料形成。
11.一種顯示裝置，其特征在于，包括權(quán)利要求6-10任一項(xiàng)所述的陣列基板。
12.—種薄膜晶體管的制備方法，包括形成柵極、源極、漏極、有源層和柵極絕緣層的步驟，其特征在于，所述柵極絕緣層形成于所述有源層的上方，所述柵極、所述源極和所述漏極同層形成于所述柵極絕緣層的上方，所述柵極、所述源極和所述漏極與所述有源層采用同一構(gòu)圖工藝形成；且形成用于連接所述有源層與所述源極的第一連接電極、用于連接所述有源層與所述漏極的第二連接電極。
13.根據(jù)權(quán)利要求12所述的制備方法，其特征在于，形成所述柵極、所述源極和所述漏極與所述有源層的步驟具體包括: 步驟S1):依次連續(xù)形成多晶硅薄膜、柵極絕緣薄膜、金屬薄膜和光刻膠； 步驟S2):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著形成所述柵極、所述源極和所述漏極的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成所述有源層的寬度大于所述柵極的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)；在曝光、顯影工藝后，使得所述光刻膠對(duì)應(yīng)著形成所述柵極、所述源極和所述漏極的區(qū)域的厚度相對(duì)寬度大于所述柵極的所述有源層的區(qū)域的厚度大，其他區(qū)域的所述光刻膠完全去除； 步驟S3):通過刻蝕工藝去除未被所述光刻膠保護(hù)的所述金屬薄膜，形成包括所述源極和所述漏極的圖形； 步驟S4):對(duì)所述柵極絕緣薄膜和所述多晶硅薄膜進(jìn)行連續(xù)刻蝕，形成包括所述有源層的圖形； 步驟S5):通過灰化工藝去除厚度較小的所述光刻膠，露出寬度大于所述柵極的區(qū)域的所述金屬薄膜； 步驟S6):通過刻蝕工藝去除所述有源層寬度大于所述柵極的區(qū)域的金屬薄膜，形成包括所述柵極的圖形； 步驟S7):剝離去除殘留的全部所述光刻膠； 步驟S8):采用所述柵極作為阻擋層，對(duì)所述有源層的圖形進(jìn)行離子摻雜，并激活溝道摻雜和源漏摻雜離子，形成所述有源層。
14.根據(jù)權(quán)利要求13所述的制備方法，其特征在于，在步驟S8)中，采用所述柵極作為阻擋層，通過離子注入或離子云注入的方法對(duì)所述有源層的圖形進(jìn)行離子摻雜，并通過快速熱退火工藝激活溝道摻雜和源漏摻雜離子，形成所述有源層，其中:摻雜離子為PH3/H2或B2H6/H2，離子注入劑量在1015-10161ns/cm2之間，注入能量在10_100KeV之間。
15.根據(jù)權(quán)利要求13所述的制備方法，其特征在于，在步驟S1)中，所述金屬薄膜為采用鑰、鑰鈮合金、鋁、鋁釹合金、鈦和銅中的任一種形成的單層結(jié)構(gòu)，或?yàn)椴捎描€/鋁/鑰、鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)；其中，所述金屬薄膜采用磁控濺射方式形成，所述金屬薄膜的厚度范圍為200-500nm ； 相應(yīng)的，在步驟S6)中，當(dāng)所述金屬薄膜為鑰/鋁/鑰形成子層得到的疊層結(jié)構(gòu)時(shí)，采用濕法刻蝕方法去除所述有源層寬度大于所述柵極的區(qū)域的所述金屬薄膜；當(dāng)所述金屬薄膜為鈦/鋁/鈦形成子層得到的疊層結(jié)構(gòu)時(shí)，采用干法刻蝕方法去除所述有源層寬度大于所述柵極的區(qū)域的所述金屬薄膜。
16.根據(jù)權(quán)利要求13所述的制備方法，其特征在于，還包括在所述有源層與對(duì)應(yīng)著所述源極和所述漏極下方的所述多晶硅薄膜之間的區(qū)域填充絕緣薄膜的步驟； 以及，采用一次構(gòu)圖工藝形成用于連接所述源極接觸區(qū)與所述源極的第一連接電極、用于連接所述漏極接觸區(qū)與所述漏極的第二連接電極。
17.一種陣列基板的制備方法，其特征在于，包括權(quán)利要求12-16任一項(xiàng)所述薄膜晶體管的制備方法。
18.根據(jù)權(quán)利要求17所述的制備方法，其特征在于，還包括形成交叉設(shè)置的柵線和數(shù)據(jù)線的步驟，所述柵線與所述柵極連接，所述數(shù)據(jù)線與所述源極連接，所述柵極、所述源極、所述漏極、所述數(shù)據(jù)線與所述柵線同層設(shè)置、且在同一構(gòu)圖工藝中形成，所述柵線或所述數(shù)據(jù)線任一在交叉位置處斷續(xù)形成，且通過線連接電極連接。
19.根據(jù)權(quán)利要求18所述的制備方法，其特征在于，還包括形成鈍化層和像素電極的步驟，所述鈍化層和所述像素電極通過一次構(gòu)圖工藝形成； 所述像素電極以及用于連接所述柵線或所述數(shù)據(jù)線的所述線連接電極形成于所述鈍化層的上方，所述像素電極、所述第一連接電極、所述第二連接電極以及所述線連接電極采用一次構(gòu)圖工藝-剝離工藝同時(shí)形成。
20.根據(jù)權(quán)利要求19所述的制備方法，其特征在于，形成所述鈍化層和所述像素電極的步驟具體包括: 步驟S1):在陣列基板的上方依次連續(xù)形成鈍化薄膜和光刻膠； 步驟S2):采用雙色調(diào)掩模工藝對(duì)所述光刻膠進(jìn)行曝光、顯影，其中，雙色調(diào)掩模工藝采用的掩模板中，對(duì)應(yīng)著所述柵極及其相連的所述柵線、所述源極及其相連的所述數(shù)據(jù)線、所述有源層以及對(duì)應(yīng)著所述源極遠(yuǎn)離所述柵極的區(qū)域?yàn)椴煌腹鈪^(qū)，對(duì)應(yīng)著形成所述像素電極以及連接所述柵線或所述數(shù)據(jù)線的所述線連接電極的區(qū)域?yàn)椴糠滞腹鈪^(qū)，其他區(qū)域?yàn)槿腹鈪^(qū)； 步驟S3):對(duì)所述鈍化薄膜進(jìn)行刻蝕，刻蝕深度以暴露所述源極靠近所述柵極、所述漏極靠近所述柵極的所述金屬薄膜為終點(diǎn)，形成配合源極接觸區(qū)、配合漏極接觸區(qū)；和以暴露寬度大于所述柵極的所述有源層兩側(cè)的所述多晶硅薄膜為終點(diǎn)，形成漏極接觸區(qū)和漏極接觸區(qū)； 步驟S4):通過灰化工藝去除部分透光區(qū)的所述光刻膠，保留不透光區(qū)的所述光刻膠； 步驟S5):在步驟S4)的陣列基板上方形成導(dǎo)電薄膜； 步驟S6):通過剝離工藝去除所述光刻膠以及位于所述光刻膠上方的所述導(dǎo)電薄膜，形成包括所述像素電極以及連接所述柵極或所述數(shù)據(jù)線的所述線連接電極，同時(shí)還形成用于連接所述源極接觸區(qū)與所述配合源極電極接觸區(qū)的第一連接電極、用于連接所述漏極接觸區(qū)與配合漏極接觸區(qū)的所述第二連接電極的圖形。
21.根據(jù)權(quán)利要求20所述的制備方法，其特征在于，在步驟S3)中，采用選擇比高和各向異性好的電感耦合等離子方法進(jìn)行所述鈍化薄膜的刻蝕，通過采用SF6/02/He氣體實(shí)現(xiàn)對(duì)應(yīng)著所述全透光區(qū)的刻蝕。
22.根據(jù)權(quán)利要求20所述的制備方法，其特征在于，在步驟S5)中，所述導(dǎo)電薄膜為透明的金屬氧化物導(dǎo)電薄膜，金屬氧化物包括氧化銦錫、氧化銦鋅、氧化錫鋁中的任一種，厚度范圍為20-100nm ； 或者，所述導(dǎo)電薄膜為氧化銦錫/銀/氧化銦錫、氧化銦鋅/銀形成子層得到的疊層薄膜，氧化銦錫薄膜的厚度范圍為10-50nm，銀薄膜的厚度范圍為20_100nm。
23.根據(jù)權(quán)利要求20所述的制備方法，其特征在于，還進(jìn)一步包括對(duì)所述陣列基板進(jìn)行快速熱退火或熱處理爐退火工藝。
【文檔編號(hào)】H01L27/12GK104253159SQ201410409198
【公開日】2014年12月31日 申請(qǐng)日期:2014年8月19日 優(yōu)先權(quán)日:2014年8月19日
【發(fā)明者】龍春平, 梁逸南 申請(qǐng)人:京東方科技集團(tuán)股份有限公司