專利名稱：存儲元件和存儲裝置的制作方法
技術領域：
本發(fā)明涉及基于包括離子源層和電阻變化層的存儲層的任何電特性變化來存儲信息的存儲元件和存儲裝置。
背景技術：
在諸如計算機等信息設備中廣泛使用的RAM(隨機存取存儲器)是高速運行且具有高密度的DRAM(動態(tài)隨機存取存儲器)。然而，DRAM由于相對電子設備中通常使用的邏輯電路LSI (大規(guī)模集成電路)或信號處理電路具有復雜的制造工藝而成本較高。此外， DRAM需要頻繁地刷新操作(即，用于讀取任何寫入信息，并再次放大該信息以重新對其進行寫入的操作)。另外，作為在停止供電時丟失所有存儲信息的易失性存儲器，DRAM存在不適用于長期存儲的缺點。另一方面，使用的非易失性存儲器在即使停電的情況下仍能用于存儲任何信息。 i^RAM(鐵磁隨機存取存儲器)或MRAM(磁性隨機存取存儲器)是這類非易失性存儲器的代表。然而，已指出，鑒于需要高電平的寫入和擦除電壓及注入到浮動柵極的有限數(shù)量的電子，這類非易失性存儲器在微加工方面存在限制。為了克服這類在微加工方面的限制，目前披露的下一代非易失性存儲器是具有布置在兩個電極之間的離子導電層的存儲元件(例如，參照日本未審查專利申請公開公報 (PCT 申請的譯文)No. 2002-536840，及 2003 年 1 月 20 日出版的 Nikkei Electronics 的第 104頁)。離子導電層包括金屬元素(例如，銅(Cu)、銀(Ag)或鋅(Zn))和硫族元素(例如，硫(S)、硒(Se)或碲(Te))。在這類存儲元件中，兩個電極中的一個電極包括與離子導電層相同的金屬。通過在這兩個電極之間施加電壓，該電極中的金屬作為離子擴散到離子導電層中，使得離子導電層的電阻值發(fā)生變化或諸如電容量等電特性發(fā)生變化。具體地，響應于在兩個電極上施加閾值以上的偏置電壓，離子導電層中的金屬被離子化，接著向負電極方向移動，使得金屬在負電極上電沉積。以此形式電沉積的金屬例如類似于樹枝(樹枝狀)生長，并到達正電極。于是，形成了電流路徑，從而減小了離子導電層的電阻值。以此方式，將信息記錄到存儲元件。另一方面，通過施加與上述施加到兩個電極的偏置電壓相反極性的電壓，形成枝狀電流路徑的金屬離子消散在離子導電層中。于是， 電流路徑消失，從而離子導電層的電阻值恢復(即，增加)。換句話說，對存儲元件進行記錄信息的擦除操作。然而，對于具有上述結構的存儲元件，溫度升高或其它因素導致硫族元素結晶，由此引起材料特性發(fā)生變化。具體地，原來處于高電阻狀態(tài)以保持記錄信息的任一部分在處于高溫環(huán)境下或長時間保持原樣時其電阻降低。換句話說，上述存儲元件具有數(shù)據(jù)保持特性受損的缺點。鑒于此，下面披露了一種具有更好的數(shù)據(jù)保持特性的存儲元件。作為示例，日本未審查專利申請公開公報No. 2005-197634所揭示的存儲元件在兩個電極中的一個電極與離子導電層之間具有稀土氧化物膜。此稀土氧化物膜充當用于限制離子遷移的勢壘層。對于此類稀土氧化物膜，通過施加閾值以上的記錄電壓，金屬元素的離子從含有諸如Cu、Ag或 Si等金屬元素的電極中擴散到稀土氧化物膜。這些離子接著通過與另一電極一側上的電子結合而沉積，或仍擴散在稀土氧化物膜中。換句話說，在稀土氧化物膜中形成含有大量Cu、 Ag或Si金屬離子的電流路徑(細絲)(即，細絲型)。不然的話，在稀土氧化物膜中顯著地產(chǎn)生由Cu、Ag或Si金屬元素導致的缺陷(即，非細絲型)。因此，降低了稀土氧化物膜的電阻值。另外，反極性電壓的施加使形成在稀土氧化物膜內部的電流路徑或處于雜質能級的Cu、Ag或Si金屬元素再次離子化，產(chǎn)生的離子在稀土氧化物膜內部遷移之后返回到負電極側。于是，稀土氧化物膜的電阻值增加。對于具有電阻值以此方式變化的稀土氧化物膜的存儲元件，其即使是通過微加工制造的、處于高溫環(huán)境下或長時間保持原樣的情況下仍保持良好的數(shù)據(jù)保持特性。然而，在該存儲元件中，例如，當使用的勢壘層是由上述稀土氧化物或固態(tài)電解質制成時，雖然實際改善了數(shù)據(jù)保持特性，但不利地降低了電阻變化的重復特性(開關特性)。

發(fā)明內容
因而，期望提供能夠在保持良好的數(shù)據(jù)保持特性的同時具有穩(wěn)定的開關特性的存儲元件和存儲裝置。本發(fā)明實施例的存儲元件依次包括第一電極、存儲層和第二電極。所述存儲層包括離子源層、電阻變化層和勢壘層。所述離子源層設置在所述第二電極一側。所述電阻變化層設置在所述離子源層和所述第一電極之間。所述勢壘層設置在所述電阻變化層和所述第一電極之間，且其電導率高于所述電阻變化層的電導率。本發(fā)明實施例的存儲裝置包括多個存儲元件和選擇性地向所述存儲元件施加電壓脈沖或電流脈沖的脈沖施加部，每個所述存儲元件依次包括第一電極、存儲層和第二電極。在所述存儲裝置中，所述存儲元件是本發(fā)明實施例的存儲元件。對于本發(fā)明實施例的存儲元件或存儲裝置，通過設置在電阻變化層和第一電極之間的勢壘層，改善了金屬離子的遷移效率。因此，在擦除數(shù)據(jù)時降低了形成電流路徑或處于雜質能級的金屬離子的剩余量。對于本發(fā)明實施例的存儲元件或存儲裝置，在電阻變化層和第一電極之間設置勢壘層，勢壘層的電導率大于電阻變化層的電導率。因此，這種結構在擦除數(shù)據(jù)時改善了形成電流路徑或處于雜質水平的金屬離子朝離子源層一側遷移的效率。于是，減少了剩余在第一電極附近的金屬離子的量，由此在保持良好的數(shù)據(jù)保持特性的同時改善了重復電阻變化方面的開關特性。應當理解，前面的簡要說明和后面的具體說明均是示例性的，這些說明是為了進一步解釋所保護的技術。


所包含的附圖進一步說明了本發(fā)明，并構成說明書的一部分。這些附示了實施例，并與說明書一起用于說明技術原理。圖1是表示本發(fā)明實施例的存儲元件的結構的剖面圖。圖2是表示使用圖1的存儲元件的存儲器單元陣列的結構的剖面圖。圖3是圖2的存儲器單元陣列的平面圖。圖4表示示例中的存儲元件的驅動電路的結構。圖5A 圖5C是施加電壓的波形圖。圖6是表示示例中的重復頻率和電導率之間關系的特性圖。
具體實施例方式在下文中，通過參照附圖以下述順序說明本發(fā)明的實施例。實施例1.存儲元件2.存儲裝置示例實施例1.存儲元件圖1是表示本發(fā)明實施例的存儲元件1的結構的剖面圖。存儲元件1依次包括下部電極10 (第一電極)、存儲層20和上部電極30 (第二電極)。例如，下部電極10設置在稍后所述的形成有CMOS (互補金屬氧化物半導體)電路的硅基板41上(圖2)，由此充當與CMOS電路的部分連接的連接部。下部電極10是由半導體工藝中使用的布線材料制成，例如，鎢(W)、氮化鎢(WN)、銅(Cu)、鋁(Al)、鉬(Mo)、鉭 (Ta)和硅化物。當下部電極10是由諸如Cu等能夠在電場中引起離子電傳導的材料制成時，由銅等制成的下部電極10的表面可覆蓋有幾乎不會引起離子電傳導或熱擴散的材料， 例如，W、WN、氮化鈦(TiN)和氮化鉭(TaN)。當稍后所述的離子源層21包含Al時，優(yōu)選使用含有比Al更抗離子化的鉻(Cr)、W、鈷(Co)、硅(Si)、金(Au)、鈀(Pd)、鉬(Mo)、銥(Ir)、 鈦(Ti)等中的一個或多個元素的金屬膜、其氧化物膜或氮化物膜。存儲層20是由離子源層21、電阻變化層22和勢壘層23構成。離子源層21包含將轉換成移動離子(陽離子和陰離子)的元素，移動離子擴散到電阻變化層22。能被離子化成陽離子的元素包括諸如Cu、Ag、鍺(Ge)和Si等金屬元素中的一種或多種。例如，被離子化成陰離子的離子導電材料包括諸如氧(0)、Te、S*k等硫族元素中的一種或多種。離子源層21布置在上部電極30 —側，在這個示例中，其與上部電極30接觸。金屬元素和硫族元素結合在一起，由此形成金屬硫族化物層。該金屬硫族化物層主要是非晶結構，并充當離子供應源。在本實施例的存儲元件1中，在初始狀態(tài)或在擦除狀態(tài)下，離子源層21的電阻值大于電阻變化層22的電阻值。對于能被離子化成陽離子的金屬元素，由于其在寫入操作期間還原在陰電極上， 并形成金屬形式的電流路徑(細絲)，所以任何化學穩(wěn)定(即，能夠以金屬形式保留在含有上述硫族元素的離子源層21中)的元素是優(yōu)選的。除上述金屬元素外，這類金屬元素例如還包括周期表中的4A、5A和6A族的過渡金屬，S卩，Ti、鋯⑶、鉿(Hf)、釩(V)、鈮(Nb) ,Ta, Cr、Mo和W。在這些元素之中，能夠使用一種或多種?；蛘?，可使用Ag或Si等作為離子源層21中的添加元素。另外，通過使用更容易與稍后所述的電阻變化層22中的Te發(fā)生反應的任何金屬元素(M)，離子源層21可以是Te/離子源層(包含金屬元素M)的層疊結構。如果是這種結構，則通過膜形成之后的熱處理，最終的結構穩(wěn)定成Me/離子源層21。更容易與Te反應的材料例如為Al、鎂(Mg)等。這樣的離子源層21的具體材料包含ZrTeAl、TiTeAl、CrTeAl、WTeAl、TaTeAl等。 這些具體材料也可包括通過向^iTeAl加入Cu獲得的Cu&TeAl、通過向CWrTeAl加入Ge 獲得的CWrTeAlGe及通過向CWrTeAlGe加入另一添加元素獲得的Cu&TeAlSiGe。另一個選擇是包括Mg (替代Al) &&TeMg。對于離子化金屬元素，即使選擇使用的過渡金屬元素不是^ 而是Ti或Ta，如TaTeAlGe，仍能夠使用任一相似的添加元素。另外，對于離子導電材料，不必限制為Te，也可使用硫(S)、硒(Se)或碘(1)，即具體地為&^六1、&^^1、21~1八1、 CuGeTeAl等。注意，不必一定包含Al，也可使用CuGeTe^ 等。注意，例如，為了防止膜在存儲層20的高溫熱處理期間剝離，離子源層21可添加有其它任何元素。硅(Si)是也能夠改善保持特性的示例性添加元素，并優(yōu)選地與^ 一起被添加到離子源層21。這里，如果Si的添加量不足，則不能夠充分產(chǎn)生防止膜剝離的效果， 如果Si的添加量太多，則不能獲得良好的存儲器操作特性。鑒于此，Si在離子源層中的添加量優(yōu)選地約處于10 45原子％的范圍內。電阻變化層22布置在下部電極10—側，在本示例中，其與下部電極10接觸。電阻變化層22充當阻止電導通的勢壘。電阻變化層22的電阻值低于離子源層21的電阻值， 當在上部電極30和下部電極10之間施加預定電平的電壓時，電阻變化層22的電阻值發(fā)生變化。在本實施例中，電阻變化層22是由主要包含Te的化合物制成，Te充當陰離子成分。 這類化合物的示例是AlTe、MgTe或SiTe。對于諸如AlTe等包含Te的化合物的組成，Al 的含量優(yōu)選為20原子％以上且60原子％以下，下文將說明原因。另外，電阻變化層22優(yōu)選地具有1ΜΩ以上的初始電阻值。鑒于此，低電阻狀態(tài)下的電阻值優(yōu)選為數(shù)百kQ以下。 為了高速讀取任何由微加工制造的電阻變化存儲器的電阻狀態(tài)，低電阻狀態(tài)下的電阻值優(yōu)選地盡可能地低。然而，由于在以20 50μΑ和2V的要求下進行寫入時電阻值為40 IOOkQ，所以存儲器應該具有高于上述值的初始電阻值。在考慮到一位寬的電阻間距的情況下，認為上述電阻值是適合的。注意，電阻變化層22不僅可由上述含有Te的材料制成， 還可由以前使用的諸如( 和AlOx等氧化物制成。另外，電阻變化層22的示例為單層，但也可以由兩個以上的層構成。勢壘層23布置在電阻變化層22和下部電極10之間。勢壘層23用于使施加在電阻變化層22上的電場均勻分布。勢壘層23的電導率高于電阻變化層22的電導率。具體地，勢壘層23的電導率優(yōu)選地為電阻變化層22的電導率的10倍以上且200倍以下，更優(yōu)選地，其為電阻變化層22的電導率的20倍以上且100倍以下。這樣的勢壘層23的材料包括Ti、Hf、V、Nb、Ta、Cr、Mo或&這些元素的氧化物或氮化物。例如，勢壘層23的膜厚度為0. Inm以上且2. Onm以下。勢壘層23的電導率可通過改變氧化條件或氮化條件進行調整。具體地，為了形成勢壘層23，例如，由TiN制成的下部電極10在其上表面上形成有由 Ti、TiN, ^ 或制成的膜，并接著通過氧等離子體對獲得的結構進行氧化。最終獲得由 TiOx, TiON, ZrOx或& Ν制成的勢壘層23。上部電極30可由與下部電極10相似的材料制成，S卩，可由已知的用于半導體布線的材料制成，優(yōu)選地，上部電極30是由即使在后退火之后仍不與離子源層21反應的穩(wěn)定材料制成。對于本實施例的存儲元件1，當電源電路(脈沖施加部，未圖示)通過上部電極30 和下部電極10施加電壓或電流脈沖時，存儲層20的電特性發(fā)生變化，例如其電阻值發(fā)生變化，由此進行信息的寫入、擦除和讀取。下面具體說明該操作。首先，例如向存儲元件1施加正電壓，使得上部電極30處于正電位，而下部電極10 一側處于負電位。作為響應，離子源層21中的任何金屬元素被離子化，并擴散到電阻變化層22，接著通過與下部電極10 —側上的電子結合而沉積。于是，下部電極10和存儲層20 之間的界面上形成低電阻部分，即，本示例中的電流路徑(細絲)。該電流路徑是由還原成金屬形式的低電阻金屬元素形成?；蛘?，離子化的金屬元素保留在電阻變化層22中，并形成雜質能級。于是，在電阻變化層22中形成電流路徑，從而存儲層20的電阻值降低，即，存儲層20的電阻值降低至低于初始狀態(tài)(高電阻狀態(tài))下的電阻值(進入低電阻狀態(tài))。此后，即使通過停止向存儲元件1施加正電壓而使存儲元件1上沒有電壓，仍可保持低電阻狀態(tài)。這意味著完成信息寫入。對于在一次性寫入存儲裝置(即，所謂的PROM(可編程只讀存儲器))中的使用，存儲元件1的記錄僅由上述記錄過程完成。另一方面，對于在可擦除存儲裝置(即，RAM、EEPR0M(電可擦除可編程只讀存儲器)等)中的應用，需要擦除過程。在擦除過程期間，例如向存儲元件1施加負電壓，使得上部電極30處于負電位，而下部電極10—側處于正電位。作為響應，在形成在存儲層20內部的電流路徑中，金屬元素被離子化，并接著消散到離子源層21中，或與Te等結合，由此形成諸如Cu2Te或CuTe等化合物。于是，由金屬元素形成的電流路徑消失，或其面積減小，因而電阻值增加。此后，即使通過停止向存儲元件1施加負電壓而使存儲元件1上沒有電壓，存儲元件1中的電阻值仍保持為高。這能夠進行存儲元件1中任何寫入信息的擦除。通過重復這個過程，對存儲元件1重復進行信息的寫入和寫入信息的擦除。例如，如果高電阻值狀態(tài)與信息“0”相關，且低電阻值狀態(tài)與信息“ 1，，相關，則在信息記錄過程中通過施加正電壓將信息“0”變化成信息“1”，且在信息擦除過程中通過施加負電壓將信息“ 1，，變化成信息“0”。注意，在這個示例中，盡管降低存儲元件的電阻的操作與寫操作有關，且增加存儲元件的電阻的操作與擦除操作有關，但也可顛倒上述相關性。為了解調任何記錄數(shù)據(jù)，優(yōu)選地，初始電阻值和記錄后的電阻值之間的比越大越好。然而，電阻變化層22的電阻值太大會導致難以寫入，S卩，難以降低電阻。于是，由于用于寫入的閾值電壓增加過大，所以初始電阻值調整為IGQ以下。例如，能夠通過電阻變化層22的厚度或電阻變化層22中的陰離子含量來控制電阻變化層22的電阻值。在本實施例中，電阻變化層22是由主要包含Te的化合物制成。因此，在Te的電阻降低期間，從離子源層21擴散的金屬元素穩(wěn)定在電阻變化層22中，使得容易保持最終的低電阻狀態(tài)。而且，與電負性(electronegativity)高的氧化物及作為共價化合物的硅化合物相比，Te與金屬元素的結合力較弱，因而通過施加擦除電壓容易將擴散到電阻變化層22內部的金屬元素移動到離子源層21，從而改善了擦除特性。注意，對于硫族化物的負電性，由于它們的絕對值依照碲<硒<硫<氧的順序依次升高，所以在電阻變化層22中的氧含量較低，并且在使用任何負電性低的硫族化物的情況下，改善效果好。另外，在本實施例中，如上所述，離子源層21優(yōu)選地包含Zr、Al和Ge等。下面將說明原因。當離子源層21包含ττ時，Zr與上述諸如銅(Cu)等金屬元素一起用作離子化元素，使得最終的電流路徑是ττ與上述諸如Cu等金屬元素的混合物。在這里認為，&在寫操作期間還原在陰極上，且在寫入之后以金屬形式形成低電阻狀態(tài)的細絲。由于^ 的還原而形成的金屬細絲相對地難以消散在包含諸如S、Se和Te等硫族元素的離子源層21中。因此，一旦進入寫入狀態(tài)(即，低電阻狀態(tài))，與僅包含上述諸如Cu等金屬元素的電流路徑相比，更容易保持最終的低電阻狀態(tài)。例如，通過寫入操作，Cu形成為金屬細絲。然而，金屬形式的Cu容易消散在包含硫族元素的離子源層21中，在不施加用于寫入的電壓脈沖的狀態(tài)(即，數(shù)據(jù)保持狀態(tài))下，Cu再次被離子化，此時的狀態(tài)變化為高電阻。因而，最終不能獲得良好的數(shù)據(jù)保持特性。另一方面，&與任何合適含量的Cu的組合有助于非晶化，并使離子源層21的微觀結構保持均勻，由此有助于電阻值保持特性的改善。同時，對于擦除時的高電阻狀態(tài)的保持，例如，當離子源層21包含^ 時，形成的電流路徑包含Zr，且當ττ消散在離子源層21中再次作為離子時，由于&至少比Cu具有較低的離子遷移率的原因，即使溫度增加或者即使長時間保持原樣，^ 離子仍抵制移動。因而，即使金屬形式的ττ保持在高于室溫的溫度下或長時間保持原樣，它仍不容易沉積在陰極上，因而保持為高電阻。另外，當離子源層21包含Al時，如果上部電極由于擦除操作而偏置有負電位，則通過在陽極和與固態(tài)電解質層具有類似性能的離子源層21之間的界面上形成穩(wěn)定的氧化物膜，來穩(wěn)定高電阻狀態(tài)(擦除狀態(tài))。考慮到電阻變化層的自我復制，這也有助于增加重復頻率。這里，Al不是唯一的選擇，也可使用具有相似功用的Ge等。如此，當離子源層21包含Zr、Al和( 等時，與先前的存儲元件相比，最終的存儲元件具有改善的寬范圍電阻值保持特性及高速寫入和擦除操作特性，以及具有增加的重復頻率。另外，例如，如果在電阻值從低變化到高的期間，通過調整擦除電壓來建立處于高與低中間的任一電阻狀態(tài)，能以良好的穩(wěn)定性保持最終的中間狀態(tài)。于是，最終的存儲器不僅能夠進行二進制存儲，而且能夠進行多級存儲。這里，也可通過在電阻從高到底的轉變期間改變寫入電流，來調整沉積的原子的量，由此建立中間狀態(tài)。存儲器操作的這些各種重要特性(即，由電壓施加實現(xiàn)的寫入和擦除操作的特性、電阻值保持特性、及操作的重復頻率)隨著Zr、Cu、Al和Ge的添加量而變化。例如，如果ττ的含量太大，則大大降低了最終的離子源層21的電阻值，由此不能將電壓有效施加到離子源層21，或者導致難以使&消散在硫族化物層中。具體地，這導致了難以進行擦除，從而用于擦除的閾值電壓隨著ττ的添加量而增加。如果ττ的含量太大， 則這也導致難以進行寫入(即，難以降低電阻)。另一方面，如果^ 的添加量太小，則上述寬范圍電阻值保持特性的改善效果受到削弱。鑒于此，^ 在離子源層21中的含量優(yōu)選地為7. 5原子％以上，更優(yōu)選地為沈原子％以下。另外，盡管向離子源層21中添加合適量的Cu實際促進了非晶化，但如果Cu的含量太大，則金屬形式的Cu在包含硫族元素的離子源層21中不夠穩(wěn)定，從而使得寫入保持特性惡化，或對寫入操作的速度產(chǎn)生不利影響。然而，^ 和Cu的組合產(chǎn)生了容易使離子源層 21成為非晶態(tài)并使離子源層21的微觀結構保持均勻的效果。于是，通過重復操作防止了離子源層21中的材料成分變得不均勻，由此增加了重復頻率及改善了保持特性。當ττ在離子源層21中的含量在上述范圍內足夠時，即使Cu形成的電流路徑再次消散到離子源層21 中，金屬鋯(Zr)形成的電流路徑仍保持原樣，因而寫入保持特性沒有受到影響。而且，對于 Cu的優(yōu)選加入量，只要通過分離和離子化產(chǎn)生的陽離子和陰離子處于電荷量的當量關系， 離子電荷的當量比(equivalence ratio)應該落入如下范圍內{( 離子的最高化合價X 摩爾數(shù)或原子％ ) + (Cu離子的化合價X摩爾數(shù)或原子％ )}/(硫族元素離子的化合價X 摩爾數(shù)或原子％ ) = 0. 5 1. 5。注意，事實上，存儲元件1的特性取決于^ 和Te之間的組成比。因此，Zr和Te之間的組成比優(yōu)選地落入下述范圍內。Zr的組成比(原子％ ) /Te的組成比(原子％ ) = 0. 2 0. 74雖然這并不一定是明顯的，但由于Cu的分離度低于^ 的分離度，且由于離子源層 21的電阻值是由ττ和Te之間的組成比決定，所以只要rLr和Te之間的組成比落入上述范圍內，電阻值就是合適的。如此的原因在于施加到存儲元件1的偏置電壓對電阻變化層22 的一部分產(chǎn)生了有效作用。當該值沒有落入上述范圍內時，例如在當量比太大時，陽離子和陰離子之間的平衡被打破，因而在現(xiàn)有的金屬元素之中，增加了任何沒有離子化的元素的量。因此，在擦除操作期間可能沒有有效消除由寫入操作產(chǎn)生的電流路徑。相似地，在由于當量比太小而存在太多陰離子元素時，由寫入操作產(chǎn)生的金屬形式的電流路徑不容易保持金屬形式。因而， 寫入狀態(tài)保持特性惡化。當Al的含量太大時，Al離子變得容易移動，由此通過減少Al離子來建立寫入狀態(tài)。由于金屬形式的Al在硫族化物固體電解質中不夠穩(wěn)定，所以低電阻寫入狀態(tài)保持特性惡化。另一方面，當Al的含量太小時，擦除操作本身的改善效果或高電阻區(qū)域保持特性的改善效果受到削弱，由此降低了重復頻率。鑒于此，Al在離子源層21中的含量優(yōu)選地為30 原子％以上，且更優(yōu)選地為50原子％以下。這里，不是必須包含Ge，但當添加Ge時，考慮到過多的Ge的含量會導致寫入保持特性惡化，Ge的含量優(yōu)選為15原子％以下。下面說明本實施例的存儲元件1的制造方法。首先，例如，在形成有諸如選擇晶體管等CMOS電路的基板上，形成由TiN制成的下部電極10。此后，必要時，例如，通過反向濺射(reverse sputtering)去除下部電極10的表面上的所有氧化物等。接下來，在濺射裝置中通過調換靶，連續(xù)形成勢壘層23、電阻變化層22和離子源層21，直至上部電極30。這里所述的靶是指分別適合于對應層的材料的組分。電極的直徑為20 300 ηηκρ。在使用構成元素的靶的同時形成合金膜。在直到上部電極30的層形成之后，形成用于連接到上部電極30的布線層(未圖示)，并連接接觸部，以實現(xiàn)所有存儲元件1的公共電位。此后，對層疊膜進行后退火處理 (post-annealing process)。以此方式，完成圖1的存儲元件1。在該存儲元件1中，如上所述，施加電壓，使得上部電極30處于正電位，而下部電極10處于負電位，由此在下部電極10和電阻變化層22之間的界面上形成電流路徑。于是， 電阻變化層22的電阻值降低，從而進行寫入。接下來，向上部電極30和下部電極10施加極性與寫入時所施加的電壓相反的電壓。作為響應，形成在電阻變化層22內部的電流路徑中的金屬元素再次被離子化，并接著消散在離子源層21中。于是，電阻變化層22的電阻值增加，從而進行擦除。在先前的存儲元件中，當在下部電極和上部電極之間施加擦除電壓時，電場主要集中在電阻變化層和下部電極之間的界面上。于是，形成電流路徑的部分金屬元素可能沒有移動到離子源層，且可能繼續(xù)保留在下部電極附近。保留在下部電極附近的金屬元素因而導致存儲元件的重復特性惡化。另一方面，在本實施例中，當在上部電極30和下部電極 10之間施加擦除電壓時，施加在電阻變化層22上的電場變得均勻。這歸功于在下部電極 10和電阻變化層22之間設置有電導率高于電阻變化層22的勢壘層23。因此，改善了在擦除數(shù)據(jù)時形成電流路徑的金屬元素朝離子源層21移動的效率。換句話說，降低了保留在下部電極10附近的金屬離子的量，由此防止電阻變化層22的電阻值降低。如上所述，本實施例的存儲元件1在下部電極10和電阻變化層22之間包括電導率高于電阻變化層22的勢壘層23。因此，這改善了在擦除數(shù)據(jù)時形成電流路徑的金屬離子朝離子源層一側移動的效率。更高的效率導致保留在下部電極10附近的金屬離子的量降低，從而防止了由于金屬離子的積累而導致的電阻變化層22的電阻的降低。換句話說，這能夠在獲得良好的數(shù)據(jù)保持特性的同時改善重復電阻變化的開關特性。另外，由于離子源層21包含&、A1或Ge等，所以其數(shù)據(jù)保持特性良好。即使由于存儲元件的微加工的原因而導致晶體管的電流驅動功率降低，仍能保持信息。以此方式，通過使用這類存儲元件1構造存儲裝置，最終的存儲裝置具有高密度及小尺寸。2.存儲裝置例如，通過將多個上述存儲元件1布置成行或矩陣，能夠構造存儲裝置(存儲器)。 此時，視情況，存儲元件1可以均與用于元件選擇的MOS (金屬氧化物半導體)晶體管連接或與二極管連接，以構造存儲器單元。然后，所得的存儲器單元均可通過布線連接到讀出放大器、地址解碼器以及寫入、擦除和讀取電路等。圖2和圖3均表示包括布置成矩陣的多個存儲元件1的示例性存儲裝置(存儲器單元陣列)。圖2表示存儲器單元陣列的剖面結構，圖3是表示存儲器單元陣列的結構的平面圖。在存儲器單元陣列2中，對于每個存儲元件1，用于與存儲元件1的下部電極10 —側連接的布線設置成和用于與存儲元件1的上部電極30 —側連接的布線交叉，在布線的各個交叉點處布置存儲元件1。所有的存儲元件1共用各個層(即，勢壘層23、電阻變化層22、離子源層21和上部電極30)。也就是說，這些層(即，勢壘層23、電阻變化層22、離子源層21和上部電極30) 是由所有存儲元件1的公共層構成(它們分別是所有存儲元件1使用的一個特定層)。上部電極30是任何相鄰單元共用的平板電極PL。另一方面，向每個存儲器單元單獨設置下部電極10，使得任何相鄰的存儲器單元彼此電分離。以此方式，存儲器單元中的存儲元件1均由對應于其下部電極10的位置來界定。下部電極10均連接到與其對應的用于單元選擇的MOS晶體管Tr，存儲元件1均布置在該對應的MOS晶體管Tr上方。
MOS晶體管Tr由源極/漏極區(qū)域43和柵電極44構成，源極/漏極區(qū)域43和柵電極44形成在基板41中的由元件隔離層42隔離的區(qū)域中。在柵電極44的壁面上形成有側壁絕緣層(未圖示)。柵電極44也充當字線WL，其是存儲元件1的兩條地址布線中的一條。MOS晶體管Tr的一個源極/漏極區(qū)域43經(jīng)由各種層(即，插頭層45、金屬布線層46和插頭層47)電連接到存儲元件1的下部電極10。MOS晶體管Tr的另一個源極/漏極區(qū)域 43經(jīng)由插頭層45連接到金屬布線層46。金屬布線層46連接到位線BL(參照圖3)，位線 BL是存儲元件1的兩條地址布線中的另一條。注意，在圖3中，MOS晶體管Tr的有源區(qū)域 48由交替長短虛線表示。在有源區(qū)域48中，接觸部51連接到存儲元件1的下部電極10， 接觸部52連接到位線BL。在這類存儲器單元陣列2中，當通過字線WL使MOS晶體管Tr的柵極導通的情況下向位線BL施加電壓時，該電壓通過MOS晶體管Tr的源極/漏極施加到被選擇存儲器單元的下部電極10。在本示例中，對于施加到下部電極10的電壓，當該電壓的極性與上部電極 30(平板電極PL)的電位相比處于負電位時，如上所述，存儲元件1的電阻值變化成低電阻狀態(tài)，由此被選擇的存儲器單元寫入有信息。接下來，當此時施加到下部電極10的電壓的電位與上部電極30 (平板電極PL)的電位相比處于正電位時，存儲元件1的電阻值再次變化成高電阻狀態(tài)，由此寫入被選擇的存儲器單元的信息被擦除。為了讀取寫入信息，例如， 通過MOS晶體管Tr選擇存儲器單元，并向被選擇的存儲單元施加預定電平的電壓或電流。 通過連接到位線BL或平板電極PL的觸點的讀出放大器等，來檢測此時隨著存儲元件1的電阻狀態(tài)變化的電流或電壓。這里，施加到被選擇的存儲器單元的電壓或電流設定成小于使存儲元件1電阻值變化的電壓等的閾值。圖4表示包括存儲元件1的驅動電路的結構。換句話說，選擇晶體管(NM0S(N溝道金屬氧化物半導體)晶體管)Tr和開關3相對存儲元件1串聯(lián)布置。存儲元件1的上部電極30經(jīng)由電源線SL連接到端子5，下部電極10連接到選擇晶體管Tr的端部。選擇晶體管Tr的另一個端部經(jīng)由開關3和位線BL連接到端子6。選擇晶體管Tr的柵極部經(jīng)由字線WL連接到端子7。上述端子5 7均連接到外部的用于從外部接收脈沖電壓的脈沖電壓源。另外，安培計4相對開關3并聯(lián)設置，當開關3處于打開狀態(tài)時，安培計4用于測量流入電路的電流。例如，通過施加具有如圖5A 圖5C所示波形的脈沖電壓，分別對存儲元件1進行信息的寫入、擦除和讀取操作。首先，對于寫入操作，例如，向存儲元件1施加正電壓，使得上部電極30 —側處于正電位，而下部電極10 —側處于負電位。作為響應，在存儲層20的離子源層21中建立導電離子(如Cu離子)的導通，然后離子通過與在下部電極10—側上的電子結合而沉積。因此，在電阻變化層22中形成了以金屬形式降低的低電阻Cu電流路徑，從而電阻值降低。此后，即使通過停止向存儲元件1施加正電壓而使得存儲元件1上沒有電壓，低電阻值狀態(tài)仍保持。這意味著，完成信息寫入(圖5A)。在擦除過程期間，向存儲元件1施加負電壓，使得上部電極30 —側處于負電位，而下部電極10 —側處于正電位。作為響應，在形成在高電阻層內部的電流路徑中，Cu被氧化， 并接著被離子化，然后消散在存儲層20中或與Te結合，由此形成諸如Cu2Te或CuTe等化合物。因此，由Cu形成的電流路徑消失，或其面積減小，從而電阻值增加。此后，即使通過停止向存儲元件1施加負電壓而使得存儲元件1上沒有電壓，電阻值仍保持為高。這能夠擦除寫入存儲元件1的任何信息(圖5B)。通過重復這個步驟，重復對存儲元件1進行信息的寫入和寫入信息的擦除。這里，例如，如果高電阻值狀態(tài)與信息“0”相關，且低電阻值狀態(tài)與信息“ 1，，相關，則在信息記錄過程中通過施加正電壓將信息“0”變化成信息“ 1 ”，且在信息擦除過程中通過施加負電壓將信息“ 1，，變化成“0”。為了讀取寫入信息，將開關3置于打開狀態(tài)，通過施加電壓脈沖檢測流過安培計4 的電流值，所施加的電壓脈沖的電平低于用于改變存儲元件1的電阻值的電壓的閾值(圖 5C)。本實施例的存儲裝置適用于上述各類型的存儲裝置。例如，該存儲裝置適用于諸如一次寫入PR0M、電可擦除EEPROM或用于高速寫入、擦除和復制的所謂RAM等各類存儲器。示例下面說明本發(fā)明的具體示例。與上述實施例相似，制造圖1的存儲元件1。首先，使用濺射裝置在下部電極10上形成存儲層20和上部電極30。下部電極10由TEOS-SiO2包圍，例如為具有25nm直徑的圓柱形。存儲層20是離子源層21、電阻變化層22和勢壘層23形成的層疊結構。離子源層 21是膜厚度為60nm的CuGeTeAUr層，電阻變化層22是膜厚度為3nm的Te層。勢壘層23 是由厚度為0. 2nm、0. 3nm或0. 5nm的Ti氧化物或Ir氧化物制成。這里，制造了七種存儲元件(示例1 7)，在每個存儲元件中，設定電阻變化層22具有167S/m的電導率，設定勢壘層在改變氧化(或氮化)條件下具有達到電阻變化層22的電導率的200倍的變化電導率。具體地，在示例1 7中，上述Ti或Ir膜在IOtorr的氧氣環(huán)境下經(jīng)歷60或600秒的等離子體氧化，使得勢壘層23調整成具有達到電阻變化層22的電導率的200倍的電導率， 即，1、2. 5、8、18、30、100和200倍。在上述示例1 7中，相對勢壘層23的電導率的每個值，對重復操作的可能次數(shù)進行計數(shù)。注意，對于上述計數(shù)，使用圖4的電路，寫入時的柵極電壓是1. 6V，脈沖施加電壓為3V、脈沖寬度為10ns，擦除時的柵極電壓為3. 0V，脈沖施加電壓為2. 0V，脈沖寬度為10ns。對于任何記錄數(shù)據(jù)的解調，當寫入后的電阻值與擦除后的電阻值的比為2倍以上時，能夠進行解調。鑒于此，在示例1 7中，對次數(shù)進行計數(shù)，直至寫入之后的電阻值與擦除后的電阻值的比變成兩倍以下。圖6表示示例1 7中的勢壘層23的各電導率值與對應的重復操作的可能次數(shù)之間的關系。圖6示出了 在勢壘層23的電導率為電阻變化層22的電導率的10倍以上且 200倍以下的情況下，重復操作的可能次數(shù)為10萬次以上。另外，在勢壘層23的電導率為電阻變化層22的電導率的20倍以上且100倍以下的情況下，重復操作的可能次數(shù)為100 萬次以上，由此能夠獲得更穩(wěn)定的電阻變化開關特性。這里，對于最佳結構，離子源層21可具體地由諸如ττ等過渡金屬制成。由于通過上述結構使離子源層中的硫族化物膜穩(wěn)定，所以這種結構是期望的。這里，盡管Al也用作移動離子，但由于在形成Al4Ti56時Al的熔點變得比Te的熔點高，所以Al也可用作構造體。 另外，在上述實施例等中，Te用作形成陰離子的硫族化物材料，然而也可使用S或義。然而，期望地，優(yōu)選的硫族化物材料是比離子源層21中的陽離子更難以移動的材料。另外，對于在電阻變化層22中通過電壓施加實現(xiàn)的電阻變化的控制性，如上所述，重要因素是對反應速度和擴散速度的控制?；旧希磻俣软憫诟唠娖诫妷旱氖┘佣灾笖?shù)方式增加，但擴散速度不以指數(shù)方式增加，而是更接近于線性增加。因而，為了改善控制性，所使用的電壓優(yōu)選地盡可能地低，并期望慢操作。雖然參照實施例和示例說明了本發(fā)明，但上述說明僅是示例性的，而非限制性的。 應當理解，可以有許多其他的變形和修改。例如，在上述實施例和示例中，具體說明了存儲元件1的結構和存儲器單元陣列2 的結構。然而，并非必須設置所有的層，或者也可設置其它的層。另外，例如，上述實施例和示例中的層的材料、膜形成方法和條件等當然也不是限制性的，也可以使用其它任何材料或其它任何膜形成方法。例如，離子源層21可添加有其它任何金屬元素，如，11、!^、￥、恥、13、0^0或1另外，除Cu、Ag和鋅(Zn)之外，也可添加鎳(Ni)等。在上述實施例和示例中，盡管舉例說明了移動離子是陽離子的存儲元件1，但這當然不是限制性的，也適用使用陰離子的ReRAM。
權利要求
1.一種存儲元件，其依次包括第一電極、存儲層和第二電極，其中，所述存儲層包括 離子源層，其設置在所述第二電極一側，電阻變化層，其設置在所述離子源層和所述第一電極之間，及勢壘層，其設置在所述電阻變化層和所述第一電極之間，且其電導率高于所述電阻變化層的電導率。
2.如權利要求1所述的存儲元件，其中，所述勢壘層的電導率為所述電阻變化層的電導率的10倍以上且200倍以下。
3.如權利要求1或2所述的存儲元件，其中，所述勢壘層包括鈦、鉿、釩、鈮、鉭、鉻、鉬或鋯這些元素的氧化物或氮化物。
4.如權利要求1或2所述的存儲元件，其中，所述離子源層包括硅、鋯和鋁中的一種或多種元素，以及銅、銀、鍺、鋅、鋯、鈦、鉿、釩、鈮、鉭、鉻、鉬和鎢中的一種或多種金屬元素。
5.如權利要求1或2所述的存儲元件，其中，所述離子源層包括硅、鋯和鋁中的一種或多種。
6.如權利要求4所述的存儲元件，其中，響應于向所述第一電極和所述第二電極施加電壓，所述電阻變化層的電阻值通過在所述電阻變化層中形成包括所述金屬元素的低電阻部分來改變。
7.如權利要求4所述的存儲元件，其中，所述離子源層還包括硫、硒和碲中的一種或多種。
8.如權利要求5所述的存儲元件，其中，所述離子源層還包括硫、硒和碲中的一種或多種。
9.一種存儲裝置，其包括 多個存儲元件 ’及脈沖施加部，其選擇性地向所述存儲元件施加電壓脈沖或電流脈沖，其中，各所述存儲元件為權利要求1 8中任一項所述的存儲元件。
全文摘要
本發(fā)明涉及存儲元件和包括多個存儲元件的存儲裝置。所述存儲元件依次包括第一電極、存儲層和第二電極，所述存儲層包括離子源層，其設置在所述第二電極一側；電阻變化層，其設置在所述離子源層和所述第一電極之間；及勢壘層，其設置在所述電阻變化層和所述第一電極之間，且其電導率高于所述電阻變化層的電導率。由此，本發(fā)明提供了能夠在保持良好的數(shù)據(jù)保持特性的同時具有穩(wěn)定的開關特性的存儲元件和存儲裝置。
文檔編號H01L45/00GK102544364SQ20111039105
公開日2012年7月4日 申請日期2011年11月30日 優(yōu)先權日2010年12月9日
發(fā)明者曽根威之 申請人:索尼公司