專利名稱：雙引線框架多芯片共同封裝體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝結(jié)構(gòu)和制造方法，特別涉及一種雙引線框架多芯片共同封裝體及其制造方法。
背景技術(shù)：
功率金屬氧化物半導(dǎo)體場效應(yīng)晶體(metal-oxide-semiconductor field effecttransistor，簡稱M0SFET)器件具有高集成密度、高可靠性、極低的靜態(tài)漏電流和不斷改進的功率處理能力，被廣泛的應(yīng)用在消費電子、計算機等領(lǐng)域。現(xiàn)有技術(shù)中，如圖1所示，在封裝上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管 (HSM0SFET)2和下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管(LS M0SFET) 1時，將上管M0SFET2和下管MOSFET 1分別設(shè)置在一引線框架芯片座4和芯片座3上，通過引線5分別連接下管 MOSFET 1和上管MOSFET 2、下管MOSFET 1的頂部接觸區(qū)與芯片座3以及上管MOSFET 2的底部接觸區(qū)與芯片座3?，F(xiàn)有技術(shù)中，如圖2所示，將表面安裝型的電容11設(shè)置在半導(dǎo)體封裝12的表面， 以降低寄生電感。在上述器件的封裝中，通過引線連接芯片，增加了芯片之間的電阻和電感，另外在半導(dǎo)體封裝表面設(shè)置電容器，增加了半導(dǎo)體封裝的尺寸及成本。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種雙引線框架多芯片共同封裝體及其制造方法，該封裝結(jié)構(gòu)將連接片用于芯片之間的連接及芯片與芯片座之間的連接，降低了芯片之間的電阻和電感，并且在封裝中集成了一個旁路電容，降低了封裝過程中的寄生電感，提高了整個器件的能量轉(zhuǎn)換效率，并同時減小了半導(dǎo)體封裝的尺寸，本發(fā)明的工藝操作簡單，易操作，制造成本低。為了達到上述目的，本發(fā)明的技術(shù)方案是一種雙引線框架多芯片共同封裝體，其特點是，包括第一引線框架及第二引線框架，所述第一引線框架包括一個第一芯片座和多個外部引腳，所述第二引線框架包括一個第二芯片座和一個與第二芯片座一體構(gòu)成的立體連接片；分別具有數(shù)個頂部接觸區(qū)及一底部接觸區(qū)的第一芯片及第二芯片；所述第一芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上；所述第一芯片的底部接觸區(qū)與第一芯片座電連接，所述第二芯片的底部接觸區(qū)與第二芯片座電連接；所述立體連接片連接第一芯片的一第一頂部接觸區(qū)，使第一芯片與第二芯片座電學(xué)連接，從而使第一芯片的第一頂部接觸區(qū)與第二芯片的底部接觸區(qū)電學(xué)連通。上述的雙引線框架多芯片共同封裝體，其中，還包括一個頂部連接片，所述頂部連接片連接第二芯片的一頂部接觸區(qū)及至少一外部引腳。上述的雙引線框架多芯片共同封裝體，其中，所述頂部連接片進一步延伸連接第一芯片的一第二頂部接觸區(qū)。上述的雙引線框架多芯片共同封裝體，其中，所述多個芯片還包括具有一頂部接觸區(qū)及一底部接觸區(qū)的第三芯片，所述第三芯片設(shè)置在第一芯片座上，所述第三芯片的底部接觸區(qū)與第一芯片座電連接；所述頂部連接片進一步延伸連接第三芯片的頂部接觸區(qū)。上述的雙引線框架多芯片共同封裝體，其中，所述第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第三芯片為旁路電容。一種雙引線框架多芯片共同封裝體，其特點是，包括兩個引線框架，分別為第一引線框架及第二引線框架，所述第一引線框架包括一個第一芯片座和多個外部引腳，所述第二引線框架包括一個第二芯片座；多個芯片，所述多個芯片分別具有頂部接觸區(qū)及底部接觸區(qū)；所述多個芯片進一步包括第一芯片、第二芯片及第三芯片；所述第一芯片及第三芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上，所述第一芯片及第三芯片的底部接觸區(qū)分別與第一芯片座電學(xué)連接，所述第二芯片的底部接觸區(qū)與第二芯片座電學(xué)連接，所述第一芯片和第二芯片還分別包括頂部柵接觸區(qū)，第一芯片和第二芯片的柵接觸區(qū)分別與第一引線框架的外部引腳連接；一個頂部連接片，用于多芯片共同封裝體內(nèi)的連接，所述頂部連接片連接第二芯片的頂部接觸區(qū)及外部引腳，并且所述頂部連接片同時連接第三芯片的頂部接觸區(qū)；所述第一芯片的頂部接觸區(qū)與所述第二芯片座電學(xué)連接。上述的雙引線框架多芯片共同封裝體，其中，通過引線連接第一芯片的頂部接觸區(qū)與第二引線框架的內(nèi)部引腳。上述的雙引線框架多芯片共同封裝體，其中，所述第一芯片和第三芯片集成為一個芯片設(shè)置在第一引線框架上。上述的雙引線框架多芯片共同封裝體，其中，所述的第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第三芯片為旁路電容?！N雙引線框架多芯片共同封裝體的制作方法，其特點是，包括以下步驟步驟1 提供一個第一引線框架，所述第一引線框架包括第一芯片座和多個外部引腳；步驟2 提供多個芯片，包括第一芯片及第二芯片，所述第一芯片及第二芯片分別包括底部接觸區(qū)及頂部接觸區(qū)；步驟3 將所述第一芯片設(shè)置在第一芯片座上，第一芯片的底部接觸區(qū)與第一芯片座通過粘接材料電學(xué)連接；步驟4:提供一個第二引線框架及一個立體連接片，所述第二引線框架包括一個第二芯片座，所述第二芯片座與所述立體連接片為一體化成形結(jié)構(gòu)，立體連接片連接第一芯片的頂部接觸區(qū)；
步驟5 將第二芯片設(shè)置在第二芯片座上，第二芯片的底部接觸區(qū)與第二芯片座電學(xué)連接；步驟6 提供一個頂部連接片，所述頂部連接片連接第二芯片的頂部接觸區(qū)及第一引線框架的外部引腳。一種雙引線框架多芯片共同封裝體的封裝制作方法，其特點是，包括以下步驟步驟1 提供一個第一引線框架，所述第一引線框架包括第一芯片座及多個外部引腳；步驟2 提供多個芯片，多個芯片包括第一芯片、第二芯片及第三芯片，將第一芯片及第三芯片設(shè)置在第一芯片座上，所述多個芯片都分別包含底部接觸區(qū)及頂部接觸區(qū)， 將第一芯片及第三芯片的底部接觸區(qū)與第一芯片座電學(xué)連接；步驟3 提供一個第二引線框架，所述第二引線框架包括第二芯片座，連接第一芯片的頂部接觸區(qū)及第二芯片座；步驟4:將第二芯片設(shè)置在第二芯片座引上，并將所述第二芯片與所述第二芯片座電學(xué)連接；步驟5 提供一個頂部連接片，并將頂部連接片連接第二芯片的頂部接觸區(qū)及第一引線框架的外部引腳，并且所述頂部連接片同時連接第三芯片的頂部接觸區(qū)；步驟6 第一芯片和第二芯片的頂部接觸區(qū)包括一個柵接觸區(qū)，第一芯片和第二芯片的柵接觸區(qū)分別與第一引線框架的外部引腳連接；步驟7 清洗引線框架，用塑封體封裝引線框架、連接片及芯片，僅露出部分引線框架的外部引腳，電鍍引腳。上述的雙引線框架多芯片共同封裝體的制造方法，其中，在步驟3中，還包括一個立體連接片，所述立體連接片與所述第二芯片座為一體化成形結(jié)構(gòu)，或所述立體連接片和所述第二芯片座電學(xué)連接，將所述立體連接片與第一芯片的頂部接觸區(qū)連接，從而使第一芯片的頂部接觸區(qū)與第二芯片座電學(xué)連接。上述的雙引線框架多芯片共同封裝體的封裝制作方法，其中，在步驟3中，還包括多個引線，通過所述引線連接第一芯片的頂部接觸區(qū)與第二芯片座。上述的雙引線框架多芯片共同封裝體的制造方法，其中，在步驟2中，首先將第一芯片與第三芯片集成在一個集成芯片中，然后將所述集成芯片設(shè)置在第一引線框架上。上述的雙引線框架多芯片共同封裝體的制造方法，其中，在步驟6中還包括以下步驟a)在第一芯片的柵極、第二芯片的柵極上回流焊料球形成凸點；b)用引線分別連接第一芯片和第二芯片上的柵接觸區(qū)與第一引線框架的外部引腳。上述的雙引線框架多芯片共同封裝體的制造方法，其中，通過粘接材料將芯片設(shè)置在芯片座上，并且通過粘接材料進行連接片與芯片頂部接觸區(qū)的連接，所述立體連接片及頂部連接片上設(shè)置多個孔，通過所述多個孔吸附粘接材料，使連接片與芯片的頂部接觸區(qū)之間穩(wěn)定連接。上述的雙引線框架多芯片共同封裝體的制造方法，其中，所述第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述的第三芯片為旁路電容。上述的雙引線框架多芯片共同封裝體的制造方法，其中，所述第一引線框架和第二引線框架為一個整體框架。本發(fā)明一種雙引線框架多芯片共同封裝體及其制造由于采用上述技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下優(yōu)點和積極效果1、本發(fā)明通過一個連接片同時連接兩個芯片及引線框架的引腳，簡化了制作工藝。2、本發(fā)明由于將連接片用于芯片之間及芯片與芯片座之間的連接，降低了芯片之間的電阻和電感，并且縮小了芯片之間的距離。3、本發(fā)明由于在芯片的封裝中集成一個旁路電容，從而使寄生電感最小化，提高了整個器件的能量轉(zhuǎn)換效率。4、本發(fā)明雙引線框架多芯片共同封裝體的工藝制作簡單、易操作，制造成本低。


參考所附附圖，以更加充分的描述本發(fā)明的實施例。然而，所附附圖僅用于說明和闡述，并不構(gòu)成對本發(fā)明范圍的限制。圖1為現(xiàn)有技術(shù)中上管MOSFET和下管MOSET的封裝結(jié)構(gòu)示意圖。圖2為現(xiàn)有技術(shù)中在半導(dǎo)體封裝表面設(shè)置電容的結(jié)構(gòu)示意圖。圖3為實施例一雙引線框架多芯片共同封裝體的結(jié)構(gòu)示意圖。圖4為實施例一雙引線框架多芯片共同封裝體的制作方法流程5為實施例二雙引線框架多芯片共同封裝體的結(jié)構(gòu)示意圖。圖6為實施例二雙引線框架多芯片共同封裝體的制作方法流程圖。圖7為實施例二雙引線框架多芯片共同封裝體的制作方法過程中提供的第一引線框架結(jié)構(gòu)示意圖。圖8為實施例二雙引線框架多芯片共同封裝體的制作方法過程中將第一芯片和第三芯片設(shè)置在第一芯片座上的結(jié)構(gòu)示意圖。圖9為實施例二雙引線框架多芯片共同封裝體的制作方法過程中一體化成形的第二芯片座及立體連接片的結(jié)構(gòu)示意圖。圖10為實施例二雙引線框架多芯片共同封裝體的制作方法過程中一個第二芯片及頂部連接片的結(jié)構(gòu)示意圖。圖11為實施例三雙引線框架多芯片共同封裝體的結(jié)構(gòu)示意圖。圖12為實施例四雙引線框架多芯片共同封裝體的結(jié)構(gòu)示意圖。圖13為實施例四雙引線框架多芯片共同封裝體的制作方法流程圖。
具體實施例方式實施例一、如圖3所示，一種雙引線框架多芯片共同封裝體，包括兩個引線框架， 兩個芯片及兩個連接片。兩個引線框架分別為第一引線框架101及第二引線框架102，第一引線框架101包括第一芯片座110及多個外部引腳111、112、113、114及多個內(nèi)部引腳 (可選項，圖中未顯示)，多個外部引腳是為了與內(nèi)部芯片對應(yīng)連接，實際應(yīng)用時可按需要增加或者減少；第二引線框架102包括第二芯片座120及多個內(nèi)部引腳(可選項圖中未顯示)及多個連筋121、122，連筋121、122用于引線框架之間的連接，同時對引線框架起加固作用。多個芯片分別具有頂部接觸區(qū)(圖中未顯示)及底部接觸區(qū)(圖中未顯示)，兩個芯片分別為第一芯片130及第二芯片140 ；通過粘接材料，優(yōu)選地如通過導(dǎo)電膠或焊錫膏將第一芯片130設(shè)置在第一芯片座110上，同樣，通過粘接材料將第二芯片140設(shè)置在第二芯片座120上；第一芯片130的底部接觸區(qū)與第一引線框架101的外部引腳112電學(xué)連接， 第二芯片140的底部接觸區(qū)與第二芯片座120電學(xué)連接。連接片用于多芯片共同封裝體內(nèi)的連接，兩個連接片包括立體連接片150及頂部連接片160，優(yōu)選地，立體連接片150與第二芯片座120為一體化成形結(jié)構(gòu)，為第二引線框架102的一個組成部分，或者，立體連接片150與第二芯片座120電學(xué)連接；同時通過導(dǎo)電粘接材料的粘結(jié)作用立體連接片150連接第一芯片130的頂部接觸區(qū)，使第一芯片130與第二芯片座120電學(xué)連接，由于第二芯片 140與第二芯片座120電學(xué)連接，因而通過立體連接片150及第二芯片座120，第一芯片130 與第二芯片140電學(xué)連通。頂部連接片160連接第二芯片140的頂部接觸區(qū)及第一芯片座的110外部引腳114，優(yōu)選地，第一芯片130為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片140為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管。在本實施例中，立體連接片150及頂部連接片160，一方面縮小了上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管和下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管之間的距離，另一方面減少了芯片之間的電感和電阻，其中由于立體連接片150 與第二芯片座120—體成形，確保立體連接片150與第二芯片座120之間穩(wěn)定連接，本實施例列舉了兩個芯片的封裝，在實際封裝過程中，可在雙引線框架上設(shè)置多個芯片，通過連接片連接各個芯片，實現(xiàn)雙引線框架多芯片的共同封裝，制作工藝簡單方便。雙引線框架多芯片共同封裝體在制作過程，如圖4所示，包括以下幾個步驟首先，提供一個第一引線框架101，第一引線框架101包括芯片座110及多個外部引腳111、 112、113、114，還可選擇性地包括多個內(nèi)部引腳(圖中未顯示)；同時提供多個芯片，包括第一芯片130及第二芯片140，優(yōu)選地，第一芯片130為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管， 第二芯片140為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第一芯片130及第二芯片140分別包括底部接觸區(qū)及頂部接觸區(qū)；其次，通過導(dǎo)電粘接材料將第一芯片130設(shè)置在第一芯片座110上，第一芯片130的底部接觸區(qū)與第一芯片座電學(xué)連接，并通過連接第一芯片座110 的外部引腳112引出；接著，提供一個第二引線框架102及一個立體連接片150，第二引線框架102包括芯片座120，還可包括多個內(nèi)部引腳(圖中未顯示)多個連筋121、122，優(yōu)選地，第二芯片座120與立體連接片150為一體化成形結(jié)構(gòu)，為第二引線框架102的一個組成部分，或立體連接片150與第二芯片座120電學(xué)連接，立體連接片150通過導(dǎo)電粘接劑連接第一芯片130的頂部接觸區(qū)；然后，通過導(dǎo)電粘接材料，例如通過導(dǎo)電膠或焊錫膏將第二芯片140設(shè)置在第二芯片座120上，第二芯片140的底部接觸區(qū)與第二芯片座120電學(xué)連接； 最后，提供一個頂部連接片160，頂部連接片160連接第二芯片140的頂部接觸區(qū)及第一引線框架101的外部引腳114。實施例二、如圖5所示，一種雙引線框架多芯片共同封裝體，包括兩個引線框架、 三個芯片及兩個連接片。兩個引線框架分別為第一引線框架201及第二引線框架202，第一引線框架201包括第一芯片座210及多個外部引腳211、212、213、214、215及選擇性的多個內(nèi)部引腳(圖中未顯示)，多個外部引腳是為了與內(nèi)部芯片對應(yīng)連接，實際應(yīng)用時可按需要增加或者減少；第二引線框架202包括第二芯片座220和選擇性的多個內(nèi)部引腳(圖中未顯示)及多個連筋221、222，連筋221、222用于引線框架之間的連接，同時對引線框架起加固作用。多個芯片分別具有頂部接觸區(qū)及底部接觸區(qū)，多個芯片包括第一芯片230、第二芯片240及第三芯片250 ；第一芯片230及第三芯片250通過導(dǎo)電粘接材料設(shè)置在第一芯片座210上，同樣通過導(dǎo)電粘接材料將第二芯片240設(shè)置在第二芯片座220上，優(yōu)選地，導(dǎo)電粘接材料為錫焊膏或?qū)щ娔z。第一芯片230及第三芯片250的底部接觸區(qū)分別與第一芯片座210的外部引腳212、213電學(xué)連接，第二芯片MO的底部接觸區(qū)與第二芯片座220電學(xué)連接；第一芯片230和第二芯片240還分別包括柵接觸區(qū)2311、2411，第一芯片230和第二芯片MO的柵接觸區(qū)2311J411分別與第一芯片座210的外部引腳211、214電學(xué)連接，優(yōu)選地，第一芯片230及第二芯片MO的柵接觸區(qū)2311J411通過引線280分別與第一引線框架210的外部引腳211、214連接。兩個連接片分別為立體連接片260及頂部連接片270， 立體連接片260及頂部連接片270上分別設(shè)有多個孔沈1、271，多個孔沈1、271用于吸附粘接材料，使連接片與芯片的頂部接觸區(qū)之間穩(wěn)定連接，優(yōu)選地，立體連接片260和第二芯片座220 —體成型，為第二引線框架202的一個組成部分，或者立體連接片260與第二芯片座 220電學(xué)連接，立體連接片260連接第一芯片230的頂部接觸區(qū)，從而使第一芯片230的頂部接觸區(qū)與第二芯片座220電學(xué)連接；頂部連接片270用于多芯片共同封裝體內(nèi)的連接，頂部連接片270連接第二芯片220的頂部接觸區(qū)及第一引線框架201的外部引腳215，并且頂部連接片270同時連接第三芯片250的頂部接觸區(qū)；優(yōu)選地，第一芯片230為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片240為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第三芯片 250為旁路電容，旁路電容250用于降低寄生電感，在本實施例中，立體連接片沈0及頂部連接片270，一方面縮小了上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管和下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管之間的距離，另一方面同時減少了芯片之間的電感和電阻，其中由于立體連接片260與第二芯片座220 —體成形，立體連接片260與第二芯片座220之間的連接穩(wěn)定，此外，旁路電容降低電路中的寄生電感，提高了整個器件的能量轉(zhuǎn)換效率，本實施例列舉了兩個芯片的封裝，在實際封裝過程中，可在雙引線框架上設(shè)置多個芯片，通過連接片連接各個芯片，實現(xiàn)雙引線框架多芯片的共同封裝。 雙引線框架多芯片共同封裝體在制作過程時，如圖6-10所示，包括以下步驟，如圖7所示，首先提供一個第一引線框架201，第一引線框架201包括第一芯片座210及多個外部引腳211、212、213、214、215，還可選擇性地包括多個內(nèi)部引腳(圖中未顯示)；其次提供多個芯片，多個芯片包括第一芯片230、第二芯片240及第三芯片250，優(yōu)選地，第一芯片 230為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片240為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第三芯片250為旁路電容，第一芯片230、第二芯片240及第三芯片250都分別包含底部接觸區(qū)(圖中未顯示)及頂部接觸區(qū)231、對1、251，如圖8所示，將第一芯片230及第三芯片250設(shè)置在第一芯片座210上，優(yōu)選地，通過粘接劑，例如通過導(dǎo)電膠或焊錫膏將第一芯片230及第三芯片250設(shè)置在第一芯片座210上，同時將第一芯片230及第三芯片 250的底部接觸區(qū)與第一芯片座210電學(xué)連接；再次，如圖9所示，提供一個第二引線框架 202及一個立體連接片260，優(yōu)選地，立體連接片260與第二芯片座220為一體化成形結(jié)構(gòu)， 或立體連接片260和第二芯片座220電學(xué)連接，第二引線框架202包括多個連筋221、222， 立體連接片260上設(shè)有多個孔沈1，在孔位置吸附粘接劑，通過粘接劑將立體連接片260與第一芯片230的頂部接觸區(qū)231連接，優(yōu)選地，將立體連接片260與第一芯片230的源接觸區(qū)連接，從而使第一芯片230的頂部接觸區(qū)與第二芯片座220電學(xué)連接；接著，如圖10所示，將第二芯片240設(shè)置在第二芯片座220上，并將第二芯片240的底部接觸區(qū)與第二芯片座220電學(xué)連接；然后提供一個頂部連接片270，頂部連接片270上設(shè)有多個孔271，在多個孔271的位置吸附粘接劑，從而連接頂部連接片270及第二芯片的頂部接觸區(qū)，同時頂部連接片270連接第一引線框架201的外部引腳215及第三芯片250的頂部接觸區(qū)251 ；接著， 在第一芯片和第二芯片的柵接觸區(qū)2311、2411處回流焊料球形成凸點，通過引線280分別將第一芯片及第二芯片的柵接觸區(qū)23114411連接至第一引線框架的引腳211、214上；最后，清洗引線框架用塑封體封裝芯片座、連接片及芯片，僅露出部分引線框架的外部引腳以及電鍍引腳。實施例三、如實施例11所示，一種雙引線框架多芯片共同封裝體，包括兩個引線框架、兩個連接片及三個芯片，兩個引線框架分別為第一引線框架301及第二引線框架 302，兩個連接片分別為立體連接片350及頂部連接片360，三個芯片分別為第一芯片、第二芯片340及第三芯片，優(yōu)選地，第一芯片上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片 340為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第三芯片為旁路電容，如圖10所示，實施例三與實施例二基本相同，區(qū)別在于，上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管和旁路電容首先集成為一個芯片330設(shè)置在第一芯片座310上，將上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管與旁路電容集成在一個集成芯片上，降低了芯片的寄生電感，提高了整個器件的能量轉(zhuǎn)換效率， 并且提高芯片封裝的集成度。實施例四、如圖12所示，一種雙引線框架多芯片共同封裝體，包括兩個引線框架、 三個芯片及一個連接片。兩個引線框架分別為第一引線框架401及第二引線框架402，優(yōu)選地，第一引線框架和第二引線框架為一個整體基板的兩個部分，整個基板可包括多個部分， 第一引線框架401包括第一芯片座410及多個外部引腳411、412、413、414、415，還可選擇性地包括多個內(nèi)部引腳(圖中未顯示)，第二引線框架402包括第二芯片座420及多個連筋 421、422，還可包括多個內(nèi)部引腳(圖中未顯示)。多個芯片分別具有頂部接觸區(qū)及底部接觸區(qū)，多個芯片包括第一芯片430、第二芯片440及第三芯片450 ；優(yōu)選地，第一芯片430為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片440為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第三芯片450為旁路電容。第一芯片430及第三芯片450通過粘接材料設(shè)置在第一芯片座410上，第二芯片440通過粘接材料設(shè)置在第二芯片座420上，第一芯片430及第三芯片450的底部接觸區(qū)分別與第一芯片座410電學(xué)連接，第二芯片440的底部接觸區(qū)與第二芯片座420電學(xué)連接，第一芯片430和第二芯片440還分別包括柵接觸區(qū)4311、4411，第一芯片430和第二芯片440的柵接觸區(qū)4311、4411分別與第一引線框架401的外部引腳411、 414電學(xué)連接，優(yōu)選地，第一芯片430及第二芯片440的柵接觸區(qū)4311、4411通過引線480 分別與第一芯片座410的外部引腳411、414連接。一個連接片為頂部連接片460，頂部連接片460上設(shè)有多個孔461，多個孔461用于吸附粘接材料，從而更好的連接頂部連接片460 及第二芯片420的頂部接觸區(qū)；頂部連接片460連接第二芯片420的頂部接觸區(qū)及第一引線框架401的外部引腳415，并且頂部連接片460同時連接第三芯片450的頂部接觸區(qū)；第一芯片430的頂部接觸區(qū)4312通過引線470與第二芯片座420電學(xué)連接，從而使第一芯片 430與第二芯片420電學(xué)連接，在本實施例中，頂部連接片460用于芯片之間及芯片與芯片座之間的連接，降低了芯片之間的電感，提高了連接的穩(wěn)定性，同時在局部芯片之間通過引線連接，提高了芯片連接的靈活性。雙引線框架多芯片共同封裝體的制作過程，包括以下步驟，首先提供一個整體基板，整體基板包括第一引線框架401及第二引線框架402，第一引線框架401包括第一芯片座410及多個外部引腳411、412、413、414、415，還可包括多個內(nèi)部引腳(圖中未顯示)，第二引線框架402包括第二芯片座420及多個連筋421、422，還可包括多個內(nèi)部引腳(圖中未顯示)，優(yōu)選地，第一引線框架401和第二引線框架402為一個整體框架，然后提供多個芯片，多個芯片包括第一芯片430、第二芯片440及第三芯片450，優(yōu)選地，第一芯片430為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第二芯片440為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，第三芯片450為旁路電容，將第一芯片430及第三芯片450設(shè)置在第一芯片座410上， 優(yōu)選地，通過粘結(jié)劑，例如通過導(dǎo)電膠或焊錫膏將第一芯片430及第三芯片450設(shè)置在第一芯片座410上，同時將第一芯片430及第三芯片450的底部接觸區(qū)電學(xué)連接第一芯片座410 與外部引腳412、413電學(xué)連接；再次，通過引線470連接第一芯片430的頂部接觸區(qū)及第二芯片座或與第二芯片座電學(xué)連接的內(nèi)部引腳(圖中未顯示)，然后，將第二芯片440設(shè)置在第二芯片座上，第二芯片440與第二芯片座420電學(xué)連接；接著提供一個頂部連接片460， 頂部連接片460上設(shè)有多個孔461，多個孔461吸附粘接材料，連接頂部連接片460與第二芯片440的頂部接觸區(qū)，將頂部連接片460連接第二芯片440的頂部接觸區(qū)及第一引線框架401的外部引腳415，并且頂部連接片460同時連接第三芯片450的頂部接觸區(qū)；接著， 通過引線480分別將第一芯片430及第二芯片440的柵接觸區(qū)4311、4411連接至第一引線框架的引腳411、414上；最后，清洗引線框架，用塑封體封裝芯片座、連接片及芯片，僅露出部分引線框架的外部引腳，電鍍引腳。當(dāng)然，必須認識到，上述介紹是有關(guān)本發(fā)明優(yōu)選實施例的說明，只要不偏離隨后所附權(quán)利要求所顯示的精神和范圍，本發(fā)明還存在著許多修改。本發(fā)明決不是僅局限于上述說明或附圖所顯示的細節(jié)和方法。本發(fā)明能夠擁有其它的實施例，并可采用多種方式予以實施。另外，大家還必須認識到，這里所使用的措辭和術(shù)語以及文摘只是為了實現(xiàn)介紹的目的，決不是僅僅局限于此。正因為如此，本領(lǐng)域的技術(shù)人員將會理解，本發(fā)明所基于的觀點可隨時用來作為實施本發(fā)明的幾種目標(biāo)而設(shè)計其它結(jié)構(gòu)、方法和系統(tǒng)。所以，至關(guān)重要的是，所附的權(quán)利要求將被視為包括了所有這些等價的建構(gòu)，只要它們不偏離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種雙引線框架多芯片共同封裝體，其特征在于，包括第一引線框架及第二引線框架，所述第一引線框架包括一個第一芯片座和多個外部引腳，所述第二引線框架包括一個第二芯片座和一個與第二芯片座一體構(gòu)成的立體連接片；分別具有數(shù)個頂部接觸區(qū)及一底部接觸區(qū)的第一芯片及第二芯片；所述第一芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上；所述第一芯片的底部接觸區(qū)與第一芯片座電連接，所述第二芯片的底部接觸區(qū)與第二芯片座電連接；所述立體連接片連接第一芯片的一第一頂部接觸區(qū)，使第一芯片與第二芯片座電學(xué)連接，從而使第一芯片的第一頂部接觸區(qū)與第二芯片的底部接觸區(qū)電學(xué)連通。
2.根據(jù)權(quán)利要求1所述的雙引線框架多芯片共同封裝體，其特征在于，還包括一個頂部連接片，所述頂部連接片連接第二芯片的一頂部接觸區(qū)及至少一外部引腳。
3.根據(jù)權(quán)利要求2所述的雙引線框架多芯片共同封裝體，其特征在于，所述頂部連接片進一步延伸連接第一芯片的一第二頂部接觸區(qū)。
4.根據(jù)權(quán)利要求2所述的雙引線框架多芯片共同封裝體，其特征在于，所述多個芯片還包括具有一頂部接觸區(qū)及一底部接觸區(qū)的第三芯片，所述第三芯片設(shè)置在第一芯片座上，所述第三芯片的底部接觸區(qū)與第一芯片座電連接；所述頂部連接片進一步延伸連接第三芯片的頂部接觸區(qū)。
5.根據(jù)權(quán)利要求4所述的雙引線框架多芯片共同封裝體，其特征在于，所述第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第三芯片為旁路電容。
6.一種雙引線框架多芯片共同封裝體，其特征在于，包括兩個引線框架，分別為第一引線框架及第二引線框架，所述第一引線框架包括一個第一芯片座和多個外部引腳，所述第二引線框架包括一個第二芯片座；多個芯片，所述多個芯片分別具有頂部接觸區(qū)及底部接觸區(qū)；所述多個芯片進一步包括第一芯片、第二芯片及第三芯片；所述第一芯片及第三芯片設(shè)置在第一芯片座上，所述第二芯片設(shè)置在第二芯片座上，所述第一芯片及第三芯片的底部接觸區(qū)分別與第一芯片座電學(xué)連接，所述第二芯片的底部接觸區(qū)與第二芯片座電學(xué)連接，所述第一芯片和第二芯片還分別包括頂部柵接觸區(qū)，第一芯片和第二芯片的柵接觸區(qū)分別與第一引線框架的外部引腳連接；一個頂部連接片，用于多芯片共同封裝體內(nèi)的連接，所述頂部連接片連接第二芯片的頂部接觸區(qū)及外部引腳，并且所述頂部連接片同時連接第三芯片的頂部接觸區(qū)；所述第一芯片的頂部接觸區(qū)與所述第二芯片座電學(xué)連接。
7.根據(jù)權(quán)利要求6所述的雙引線框架多芯片共同封裝體，其特征在于，通過引線連接第一芯片的頂部接觸區(qū)與第二引線框架的內(nèi)部引腳。
8.根據(jù)權(quán)利要求6所述的雙引線框架多芯片共同封裝體，其特征在于，所述第一芯片和第三芯片集成為一個芯片設(shè)置在第一引線框架上。
9.根據(jù)權(quán)利要求7或8所述的雙引線框架多芯片共同封裝體，其特征在于，所述的第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第三芯片為旁路電容。
10.一種雙引線框架多芯片共同封裝體的制作方法，其特征在于，包括以下步驟 步驟1 提供一個第一引線框架，所述第一引線框架包括第一芯片座和多個外部引腳； 步驟2:提供多個芯片，包括第一芯片及第二芯片，所述第一芯片及第二芯片分別包括底部接觸區(qū)及頂部接觸區(qū)；步驟3 將所述第一芯片設(shè)置在第一芯片座上，第一芯片的底部接觸區(qū)與第一芯片座通過粘接材料電學(xué)連接；步驟4:提供一個第二引線框架及一個立體連接片，所述第二引線框架包括一個第二芯片座，所述第二芯片座與所述立體連接片為一體化成形結(jié)構(gòu)，立體連接片連接第一芯片的頂部接觸區(qū)；步驟5 將第二芯片設(shè)置在第二芯片座上，第二芯片的底部接觸區(qū)與第二芯片座電學(xué)連接；步驟6:提供一個頂部連接片，所述頂部連接片連接第二芯片的頂部接觸區(qū)及第一引線框架的外部引腳。
11.一種雙引線框架多芯片共同封裝體的封裝制作方法，其特征在于，包括以下步驟 步驟1 提供一個第一引線框架，所述第一引線框架包括第一芯片座及多個外部引腳； 步驟2:提供多個芯片，多個芯片包括第一芯片、第二芯片及第三芯片，將第一芯片及第三芯片設(shè)置在第一芯片座上，所述多個芯片都分別包含底部接觸區(qū)及頂部接觸區(qū)，將第一芯片及第三芯片的底部接觸區(qū)與第一芯片座電學(xué)連接；步驟3:提供一個第二引線框架，所述第二引線框架包括第二芯片座，連接第一芯片的頂部接觸區(qū)及第二芯片座；步驟4 將第二芯片設(shè)置在第二芯片座引上，并將所述第二芯片與所述第二芯片座電學(xué)連接；步驟5 提供一個頂部連接片，并將頂部連接片連接第二芯片的頂部接觸區(qū)及第一引線框架的外部引腳，并且所述頂部連接片同時連接第三芯片的頂部接觸區(qū)；步驟6:第一芯片和第二芯片的頂部接觸區(qū)包括一個柵接觸區(qū)，第一芯片和第二芯片的柵接觸區(qū)分別與第一引線框架的外部引腳連接；步驟7 清洗引線框架，用塑封體封裝引線框架、連接片及芯片，僅露出部分引線框架的外部引腳，電鍍引腳。
12.根據(jù)權(quán)利要求11所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于， 在步驟3中，還包括一個立體連接片，所述立體連接片與所述第二芯片座為一體化成形結(jié)構(gòu)，或所述立體連接片和所述第二芯片座電學(xué)連接，將所述立體連接片與第一芯片的頂部接觸區(qū)連接，從而使第一芯片的頂部接觸區(qū)與第二芯片座電學(xué)連接。
13.根據(jù)權(quán)利要求11所述的雙引線框架多芯片共同封裝體的封裝制作方法，其特征在于，在步驟3中，還包括多個引線，通過所述引線連接第一芯片的頂部接觸區(qū)與第二芯片座。
14.根據(jù)權(quán)利要求12所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于， 在步驟2中，首先將第一芯片與第三芯片集成在一個集成芯片中，然后將所述集成芯片設(shè)置在第一引線框架上。
15.根據(jù)權(quán)利要求12或13或14所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于，在步驟6中還包括以下步驟a)在第一芯片的柵極、第二芯片的柵極上回流焊料球形成凸點；b)用引線分別連接第一芯片和第二芯片上的柵接觸區(qū)與第一引線框架的外部引腳。
16.根據(jù)權(quán)利要求11所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于， 通過粘接材料將芯片設(shè)置在芯片座上，并且通過粘接材料進行連接片與芯片頂部接觸區(qū)的連接，所述立體連接片及頂部連接片上設(shè)置多個孔，通過所述多個孔吸附粘接材料，使連接片與芯片的頂部接觸區(qū)之間穩(wěn)定連接。
17.根據(jù)權(quán)利要求11所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于， 所述第一芯片為上管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述第二芯片為下管金屬氧化物半導(dǎo)體場效應(yīng)晶體管，所述的第三芯片為旁路電容。
18.根據(jù)權(quán)利要求13所述的雙引線框架多芯片共同封裝體的制造方法，其特征在于， 所述第一引線框架和第二引線框架為一個整體框架。
全文摘要
本發(fā)明公開了一種雙引線框架多芯片共同封裝體及其制造方法，包括兩個引線框架；多個芯片，多個芯片包括第一芯片、第二芯片及第三芯片；第一芯片設(shè)置在第一引線框架上，第二芯片及第三芯片共同設(shè)置在第二個引線框架上，第三芯片為旁路電容；兩個連接片，分別為頂部連接片和立體連接片，頂部連接片連接第二芯片的頂部接觸區(qū)及第一引線框架的外部引腳，并且頂部連接片同時連接第三芯片的頂部接觸區(qū)。本發(fā)明簡化了多框架多芯片的封裝制成工藝，降低了芯片之間的電阻和電感，并且在封裝中集成了一個旁路電容，降低了封裝過程中的寄生電感，從而提高了整個器件的能量轉(zhuǎn)換效率，并且減小了半導(dǎo)體封裝的尺寸，此外，本發(fā)明工藝操作簡單，制造成本低。
文檔編號H01L23/52GK102222660SQ20101016796
公開日2011年10月19日 申請日期2010年4月16日 優(yōu)先權(quán)日2010年4月16日
發(fā)明者劉凱, 安荷·叭剌, 石磊, 魯軍 申請人:萬國半導(dǎo)體有限公司