專利名稱：非易失性存儲裝置及其寫入方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲裝置及其寫入方法，該非易失性存儲裝置具備根據(jù)電信 號使電阻值可逆地變化的所謂電阻變化型非易失性存儲元件(電阻變化元件)。
背景技術(shù)：
近年來，隨著數(shù)字技術(shù)的進(jìn)步，便攜式信息設(shè)備及信息家電等的電子設(shè)備更加高 功能化。因此，非易失性存儲元件的大容量化、寫入功率的減低、寫入與讀出時間的高速化 及長壽命化等的要求正在增高。針對此類要求，在現(xiàn)有使用浮柵的閃速存儲器的微細(xì)化方面一般認(rèn)為存在限制。 另一方面，在使用電阻變化層來作為存儲部材料的電阻變化型非易失性存儲元件的場合， 因?yàn)榭梢圆捎脤㈦娮枳兓瘜影聪虏侩姌O和上部電極夾在中間的那種簡單結(jié)構(gòu)的存儲元件 來構(gòu)成，所以人們期待進(jìn)一步的微細(xì)化、高速化及低消耗電力化等。作為這種使用電阻變化元件的非易失性存儲裝置之一，人們提出了一種所謂的交 叉點(diǎn)型非易失性存儲裝置(例如參見專利文獻(xiàn)1。)。該非易失性存儲裝置具備多個存儲單 元(電阻變化元件)，該多個存儲單元對應(yīng)于相互平行所配置的多條字線以及其配置為和 那些字線交叉的多條位線的交點(diǎn)，設(shè)置為矩陣狀。各存儲單元具備電阻變化層，利用該電阻 變化層的電阻變化進(jìn)行信息的讀寫，該電阻變化層按照對字線和位線之間供給的電信號其 電阻值進(jìn)行變化。這種交叉點(diǎn)型非易失性存儲裝置的場合，因?yàn)椴恍枰诟鞔鎯卧性O(shè)置晶體 管，所以有可以實(shí)現(xiàn)單元的高密度配置等的優(yōu)點(diǎn)。專利文獻(xiàn)1 日本特開2003-68984號公報

發(fā)明內(nèi)容
可是，在上述那種具備電阻變化元件的非易失性存儲裝置的場合，為了實(shí)現(xiàn)穩(wěn)定 的動作，需要使電阻變化元件中電阻變化層的電阻值可靠地產(chǎn)生變化。而且，為了使電阻變 化層的電阻值可靠地產(chǎn)生變化，有時需要對電阻變化元件暫時供給比通常的寫入時所使用 的電壓更高的電壓。這樣，為了將比通常寫入時更高的電壓供給電阻變化元件，認(rèn)為要增大對字線及 位線的各自施加寫入用電壓的字線驅(qū)動電路及位線驅(qū)動電路中驅(qū)動用晶體管的尺寸(柵 極寬度等)。但是，增大這種晶體管的尺寸牽連到招致上述字線驅(qū)動電路或位線驅(qū)動電路的 尺寸增大，是非優(yōu)選的。本發(fā)明是鑒于此情況而做出的，其主要目的在于提供交叉點(diǎn)型非易失性存儲裝置 及其寫入方法，可以在不增大字線及位線的驅(qū)動電路尺寸的狀況下，實(shí)現(xiàn)穩(wěn)定的動作。為了解決上述課題，本發(fā)明非易失性存儲裝置的一個方式其特征為，具備基板； 多條第1布線，相互平行地形成于上述基板上；多條第2布線，形成于上述多條第1布線的 上方，以使在與上述基板的主面平行的面內(nèi)相互平行且與上述多條第1布線立體交叉；存儲單元陣列，具備多個電阻變化元件，該多個電阻變化元件對應(yīng)于上述多條第1布線及上 述多條第2布線的立體交叉點(diǎn)來設(shè)置，介于上述第1布線和上述第2布線之間，根據(jù)對上述 第1布線及上述第2布線間施加的電壓極性，使電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間 可逆地進(jìn)行變化；選擇電路，具備第1驅(qū)動電路和第2驅(qū)動電路，通過上述第1驅(qū)動電路及 上述第2驅(qū)動電路從上述存儲單元陣列中選擇至少一個電阻變化元件，該第1驅(qū)動電路具 備對上述多條第1布線施加指定電壓的晶體管，該第2驅(qū)動電路具備對上述多條第2布線 施加指定電壓的晶體管；基板偏壓電路，對形成上述第1驅(qū)動電路及上述第2驅(qū)動電路具備 的上述晶體管的上述基板施加偏壓電壓；以及寫入電路，對由上述選擇電路選擇出的電阻 變化元件供給寫入用的電信號；上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管形成 于上述基板內(nèi)的第1導(dǎo)電型區(qū)域內(nèi)，并具備與上述第1導(dǎo)電型極性相反的第2導(dǎo)電型的第 1擴(kuò)散區(qū)域、柵極和上述第2導(dǎo)電型的第2擴(kuò)散區(qū)域；上述基板偏壓電路在對由上述選擇電 路選擇出的上述電阻變化元件通過上述寫入電路供給寫入用的電信號時，針對上述第1驅(qū) 動電路及上述第2驅(qū)動電路具備的晶體管之中的至少一方，對形成該晶體管后的上述基板 內(nèi)的第1導(dǎo)電型區(qū)域施加偏壓電壓，以使對于上述第1擴(kuò)散區(qū)域及上述第2擴(kuò)散區(qū)域成為 正向。因此，由于在對電阻變化元件的寫入時，對構(gòu)成選擇其電阻變化元件的選擇電路 的驅(qū)動用晶體管的基板施加偏壓電壓，以使對于其驅(qū)動用晶體管成為正向，因而借助于基 板偏壓效應(yīng)，其驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大的 電壓，其結(jié)果為，不用增大各驅(qū)動用晶體管的柵極寬度，就可以使電阻變化元件的電阻值可 靠地產(chǎn)生變化。因而，可以在不增大字線及位線的驅(qū)動電路尺寸的狀況下實(shí)現(xiàn)穩(wěn)定的動作 的交叉點(diǎn)型非易失性存儲裝置得以實(shí)現(xiàn)。還有，作為偏壓電壓的大小，只要是與從所接合的P型半導(dǎo)體向N型半導(dǎo)體流動電 流的閾值電壓相比更小的電壓就可以。這里，上述基板偏壓電路在由上述選擇電路選擇出的電阻變化元件的電阻值是作 為從制造該電阻變化元件之后尚未施加電壓脈沖時的電阻值的初始電阻值的情況下，也可 以施加上述偏壓電壓。也就是說，作為實(shí)施基板偏壓的電阻變化元件的寫入，也可以限定為 對電阻變化元件進(jìn)行初始化(或者中斷)的情形。因此，在需要比通常寫入更大的電壓的 初始化處理中，借助于基板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電 阻變化元件施加較大的電壓，更為可靠地執(zhí)行初始化處理。另外，上述基板偏壓電路在使由上述選擇電路選擇出的電阻變化元件的電阻狀態(tài) 從低電阻狀態(tài)向高電阻狀態(tài)產(chǎn)生變化的情況下，也可以施加上述偏壓電壓。也就是說，作為 實(shí)施基板偏壓的對電阻變化元件的寫入，也可以限定為使電阻變化元件從低電阻狀態(tài)向高 電阻狀態(tài)轉(zhuǎn)變(也就是“高電阻化”，簡略為“HR化”)的情形。因此，由于在HR化中，借助 于基板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大 的電壓，因而與低電阻狀態(tài)相比不穩(wěn)定的高電阻狀態(tài)下電阻變化元件的電阻值雜亂得到抑 制。另外，上述基板偏壓電路在使由上述選擇電路選擇出的電阻變化元件的電阻狀態(tài) 變化的寫入失敗之后，并且對該電阻變化元件進(jìn)行追加寫入的情況下，也可以施加上述偏 壓電壓。也就是說，作為實(shí)施基板偏壓的對電阻變化元件的寫入，也可以限定為對電阻變化元件進(jìn)行追加寫入的情形。因此，在需要比通常寫入更大的電壓的追加寫入中，借助于基 板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大的電 壓，更為可靠地(或者以更少的次數(shù))完成追加寫入。另外，上述基板偏壓電路在對由上述選擇電路選擇出的電阻變化元件的寫入次數(shù) 達(dá)到了指定次數(shù)的情況下，也可以施加上述偏壓電壓。也就是說，作為實(shí)施基板偏壓的對電 阻變化元件的寫入，也可以限定為再生處理，也就是在達(dá)到一定次數(shù)時以較大的寫入電壓 進(jìn)行寫入的情形。因此，在需要比通常寫入更大的電壓的再生處理中，借助于基板偏壓效 應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大的電壓，更為 可靠地執(zhí)行再生處理。另外，上述基板內(nèi)的第1導(dǎo)電型區(qū)域是上述基板上所形成的第1導(dǎo)電型阱，上述基 板偏壓電路也可以對上述阱施加上述偏壓電壓。也就是說，構(gòu)成驅(qū)動電路的驅(qū)動用晶體管 也可以形成于半導(dǎo)體基板上所形成的阱內(nèi)。因此，由于可以通過對阱施加偏壓電壓來實(shí)施 基板偏壓，因而可以在將基板主體固定成別的電位(例如接地)的原狀下，實(shí)施基板偏壓。另外，上述電阻變化元件也可以包含金屬氧化物，根據(jù)對上述第1布線及上述第2 布線間供給的電壓極性其電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間可逆地進(jìn)行變化。因 此，穩(wěn)定地產(chǎn)生電阻變化的電阻變化元件得以實(shí)現(xiàn)。另外，上述多條第2布線是在與上述基板的主面平行的面內(nèi)按X方向伸長，并在與 上述基板的主面垂直的Z方向上形成為多層的多條位線；上述多條第1布線是在與上述基 板的主面平行的面內(nèi)按和上述X方向正交的Y方向伸長，并形成于上述位線間的各層上的 多條字線；在上述多條位線和上述多條字線之間的各交點(diǎn)位置上，分別被該位線和該字線 夾持來形成上述電阻變化元件；在按上述Z方向相同的每個位線群上所構(gòu)成的、字線通用 的多個基本陣列面按上述Y方向排列進(jìn)行配置；在上述各基本陣列面上，偶數(shù)層的位線被 共同連接，且奇數(shù)層的位線被共同連接；上述非易失性存儲裝置還具備全局位線；第1及 第2選擇開關(guān)元件，設(shè)置于上述各基本陣列面的每個上；上述第1選擇開關(guān)元件用來按照 偶數(shù)層選擇信號，來切換控制該基本陣列面所涉及的全局位線和在該基本陣列面上所共同 連接的偶數(shù)層位線之間的電連接及非連接；上述第2選擇開關(guān)元件用來按照奇數(shù)層選擇信 號，來切換控制該基本陣列面所涉及的全局位線和在該基本陣列面上所共同連接的奇數(shù)層 位線之間的電連接及非連接；上述基板偏壓電路還可以在對選擇出的上述基本陣列面所共 同連接的偶數(shù)層或奇數(shù)層的位線供給寫入用的電信號時，對形成上述第1選擇開關(guān)元件及 上述第2選擇開關(guān)元件后的基板施加偏壓電壓。借此，針對多層化結(jié)構(gòu)的存儲單元陣列，通過對需要很多個數(shù)的驅(qū)動用晶體管及 選擇晶體管使用基板偏壓，就能實(shí)現(xiàn)超大容量非易失性存儲器。還有，本發(fā)明不僅僅是作為非易失性存儲裝置來實(shí)現(xiàn)，還可以作為其非易失性存 儲裝置中對存儲單元(更為嚴(yán)格而言是電阻變化元件)的寫入方法來實(shí)現(xiàn)。也就是說，本發(fā)明所涉及的寫入方法一個方式是對非易失性存儲裝置具備的電阻 變化元件的寫入方法，其特征為，包含選擇步驟，從具備下述多個電阻變化元件的存儲單 元陣列，使用具備對上述多條第1布線施加指定電壓的晶體管的第1驅(qū)動電路和具備對上 述多條第2布線施加指定電壓的晶體管的第2驅(qū)動電路，至少選擇一個電阻變化元件，上 述多個電阻變化元件在基板上對應(yīng)于多條第1布線和多條第2布線之間的立體交叉點(diǎn)來設(shè)置，介于上述第1布線和上述第2布線之間，根據(jù)經(jīng)由上述第1布線及上述第2布線供給 的電壓極性其電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間可逆地進(jìn)行變化；基板偏壓步驟， 對形成上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的上述晶體管后的上述基板施加偏壓電 壓；寫入步驟，對在上述選擇步驟中選擇出的電阻變化元件供給寫入用的電信號；上述第1 驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管形成于上述基板內(nèi)的第1導(dǎo)電型區(qū)域內(nèi)，具備 和上述第1導(dǎo)電型極性相反的第2導(dǎo)電型的第1擴(kuò)散區(qū)域、柵極和上述第2導(dǎo)電型的第2擴(kuò) 散區(qū)域；在上述基板偏壓步驟中，在對由上述選擇步驟選擇出的上述電阻變化元件通過上 述寫入步驟供給寫入用的電信號時，針對上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶 體管之中的至少一個，對形成該晶體管后的上述基板內(nèi)的第1導(dǎo)電型區(qū)域施加偏壓電壓， 使之對于上述第1擴(kuò)散區(qū)域及上述第2擴(kuò)散區(qū)域成為正向。借此，由于在對電阻變化元件的寫入時，對構(gòu)成選擇其電阻變化元件的選擇電路 的驅(qū)動用晶體管的基板施加偏壓電壓，使之對于其驅(qū)動用晶體管成為正向，因而借助于基 板偏壓效應(yīng)，其驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大的 電壓，其結(jié)果為，不用增大各驅(qū)動用晶體管的柵極寬度，就可以使電阻變化元件的電阻值可 靠地產(chǎn)生變化。這里，在上述基板偏壓步驟中，在上述選擇步驟中選擇出的電阻變化元件的電阻 值是作為從制造該電阻變化元件之后尚未施加電壓脈沖時的電阻值的初始電阻值的情況 下，也可以施加上述偏壓電壓。因此，在需要比通常寫入更大的電壓的初始化處理中，借助 于基板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大 的電壓，更為可靠地執(zhí)行初始化處理。另外，在上述基板偏壓步驟中，在使由上述選擇步驟選擇出的電阻變化元件的電 阻狀態(tài)從低電阻狀態(tài)向高電阻狀態(tài)產(chǎn)生變化的情況下，也可以施加上述偏壓電壓。因此，由 于在HR化中，借助于基板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻 變化元件施加較大的電壓，因而與低電阻狀態(tài)相比不穩(wěn)定的高電阻狀態(tài)下電阻變化元件的 電阻值雜亂得到抑制。另外，在上述基板偏壓步驟中，在使由上述選擇步驟選擇出的電阻變化元件的電 阻狀態(tài)產(chǎn)生變化的寫入失敗之后，并且對該電阻變化元件進(jìn)行追加寫入的情況下，也可以 施加上述偏壓電壓。因此，在需要比通常寫入更大的電壓的追加寫入中，借助于基板偏壓效 應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就對電阻變化元件施加較大的電壓，更為 可靠地(或者以更少的次數(shù))完成追加寫入。另外，上述基板偏壓步驟中，在對由上述選擇步驟選擇出的電阻變化元件的寫入 次數(shù)達(dá)到了指定次數(shù)的情況下，也可以施加上述偏壓電壓。因此，在需要比通常寫入更大的 電壓的再生處理中，借助于基板偏壓效應(yīng)，驅(qū)動用晶體管的ON電阻減少，只按那種情況就 對電阻變化元件施加較大的電壓，更為可靠地執(zhí)行再生處理。發(fā)明效果根據(jù)本發(fā)明所涉及的非易失性存儲裝置及其寫入方法，可以在不增大存儲單元陣 列的驅(qū)動電路中的驅(qū)動用晶體管尺寸的狀況下，為了使電阻變化元件的電阻值產(chǎn)生變化， 發(fā)生足夠的電壓。從而，因?yàn)榭梢允闺娮枳兓碾娮柚悼煽康禺a(chǎn)生變化，所以不用增大 存儲器的芯片尺寸，就能夠?qū)崿F(xiàn)穩(wěn)定的動作。
因而，能夠?qū)崿F(xiàn)非易失性存儲裝置的高集成化，本發(fā)明的實(shí)用意義非常高。


圖1是表示在本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置中使用的電阻變化元 件結(jié)構(gòu)的剖面圖。圖2(a) (C)是表示在本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置中使用的 電阻變化元件制造過程的剖面圖。圖3是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置結(jié)構(gòu)的框圖。圖4是表示圖3中的A部分結(jié)構(gòu)(4位量的結(jié)構(gòu))的斜視圖。圖5是表示行選擇電路·驅(qū)動器及列選擇電路·驅(qū)動器具備的晶體管結(jié)構(gòu)的剖面 圖。圖6是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置具備的存儲單元結(jié)構(gòu)的 剖面圖。圖7是表示對字線及位線間施加了指定電壓時，對介于這些字線及位線間的電阻 變化元件有效施加的電壓和該電阻變化元件的電阻值之間關(guān)系的曲線圖。圖8是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置動作例的時間圖。圖9是表示根據(jù)本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置的寫入方法過程的 流程圖。圖10是表示根據(jù)本發(fā)明實(shí)施方式2所涉及的非易失性存儲裝置的寫入方法過程 的流程圖。圖11 (a)及(b)是表示非易失性存儲裝置具備的電阻變化元件的電阻狀態(tài)變化的 曲線圖。圖12(a)及(b)是表示將電阻變化元件重寫100次時的電阻值分布的曲線圖。圖13是表示根據(jù)本發(fā)明實(shí)施方式3所涉及的非易失性存儲裝置的寫入方法過程 的流程圖。圖14(a)及(b)是表示本發(fā)明實(shí)施方式3所涉及的非易失性存儲裝置動作例的時 間圖。圖15是表示因電阻變化元件單個的追加寫入導(dǎo)致的電阻狀態(tài)變化的曲線圖。圖16(a)是表示根據(jù)本發(fā)明實(shí)施方式4所涉及的非易失性存儲裝置的寫入方法過 程的流程圖，圖16(b)是表示圖16(a)中的寫入步驟(S41)詳細(xì)過程的流程圖。圖17是表示根據(jù)本發(fā)明實(shí)施方式5所涉及的非易失性存儲裝置的寫入方法過程 的流程圖。圖18是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置具備的多層交叉點(diǎn)存 儲單元立體結(jié)構(gòu)的斜視圖。圖19是表示本發(fā)明實(shí)施方式6中存儲單元的電流-電壓關(guān)系的曲線圖。圖20是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置中·的存儲單元陣列 結(jié)構(gòu)的電路圖。圖21是表示將1個基本陣列面展開成單層結(jié)構(gòu)后的等效電路的附圖。圖22是表示圖20的存儲單元陣列和其外圍電路的電路圖。
圖23是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置主要部分的電路圖。圖24是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置整體結(jié)構(gòu)的框圖。圖25是表示圖20的存儲單元陣列動作例的時間圖。圖26(a) (c)是可利用于本發(fā)明各實(shí)施方式中的各種存儲單元的電路圖。
具體實(shí)施例方式下面，一邊參照附圖，一邊說明本發(fā)明優(yōu)選的實(shí)施方式。(實(shí)施方式1)首先，說明本發(fā)明所涉及的實(shí)施方式1中的非易失性存儲裝置。[電阻變化元件的結(jié)構(gòu)]圖1是表示在本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置中使用的電阻變化型 非易失性存儲元件(電阻變化元件)結(jié)構(gòu)的剖面圖。如圖1所示，該電阻變化元件10具備 基板11 ；氧化物層12，形成于基板11之上；下部電極13，形成于氧化物層12之上；電阻變 化層14，形成于下部電極13之上；上部電極15，形成于電阻變化層14之上。下部電極13 及上部電極15和電阻變化層14電連接。還有，在本附圖中，雖然作為電阻變化元件10，圖 示出比下部電極13更靠下的層(基板11、氧化物層12)，但是作為本發(fā)明所涉及的電阻變 化元件，只要至少具備下部電極13、電阻變化層14和上部電極15就可以。作為基板11，例如可以使用硅單晶基板或半導(dǎo)體基板。但是，并不限定于此。電阻 變化層14因?yàn)槟軌蛟诒容^低的基板溫度下形成，所以還可以在樹脂材料等之上形成電阻 變化層14。另外，下部電極13及上部電極15例如采用Au (金)、Pt (白金)、Ir (銥)、Pd (鈀)、 Ag(銀)、Ni (鎳)、W(鎢)、Cu(銅)及TaN(氮化鉭)等之中的1個或多個材料來構(gòu)成。電阻變化層14是包含下述金屬氧化物的層，由第1鉭氧化物層14a和第2鉭氧化 物層14b疊層來構(gòu)成，該金屬氧化物根據(jù)對下部電極13及上部電極15間施加的電壓脈沖 其電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間可逆地進(jìn)行變化。這里，第1鉭氧化物層14a 和第2鉭氧化物層14b都不是絕緣體，且第2鉭氧化物層14b的含氧率比第1鉭氧化物層 14a的含氧率更高。還有，有關(guān)上述電阻變化元件的結(jié)構(gòu)，不只是本實(shí)施方式1，在下述的實(shí)施方式2 至6中，也同樣適用。[電阻變化元件的制造方法]如上構(gòu)成的電阻變化元件10能夠如下進(jìn)行制造。圖2(a) (C)是表示在本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置中使用的 電阻變化元件10制造過程的剖面圖。首先，如圖2 (a)所示，在作為單晶硅的基板11上，采用熱氧化法形成厚度為200nm 的氧化物層12。然后，將作為下部電極13的厚度為IOOnm的Pt薄膜，采用濺射法形成于氧 化物層12上。隨后，在下部電極13上，通過利用Ta靶的反應(yīng)性濺射法形成第1鉭氧化物 層 14a。這里，第1鉭氧化物層14a的堆積能夠在下述的條件下進(jìn)行。也就是說，在濺射裝 置內(nèi)設(shè)置基板之后，對濺射裝置內(nèi)進(jìn)行真空抽取，達(dá)到8X10_6Pa左右。然后，將鉭作為靶，把功率設(shè)為1. 6kW，使氬氣流過34sCCm，并使氧氣流過21sCCm，把濺射裝置內(nèi)的壓力保持為 0. 17Pa，實(shí)施20秒鐘的濺射。借此，可以將電阻率為6mQcm且含氧率約為61at% (TaO16) 的第1鉭氧化物層堆積30nm。接著，如圖2(b)所示，對第1鉭氧化物層14a的最表面進(jìn)行氧化，來改良其表面。 通過該氧化處理，形成與第1鉭氧化物層14a相比含氧率更高的第2鉭氧化物層14b。隨后，在第2鉭氧化物層14b上，采用濺射法形成作為上部電極15的厚度為150nm 的Pt薄膜。還有，為了避免第2鉭氧化物層14b在空氣中被氧化，優(yōu)選的是，上部電極15 的形成在堆積第2鉭氧化物層14b后快速進(jìn)行。最后，通過光致抗蝕劑過程，形成由光致抗 蝕劑而產(chǎn)生的圖案16，通過干蝕刻，形成元件區(qū)域17 (參見圖2(c))。這里，元件區(qū)域17例 如可以作為一邊為0. 5 μ m的四方形狀。[非易失性存儲裝置的結(jié)構(gòu)]本實(shí)施方式的非易失性存儲裝置是交叉點(diǎn)型，在作為第1布線一例的字線和作為 第2布線一例的位線之間的交點(diǎn)(立體交叉點(diǎn))上，使如上構(gòu)成的電阻變化元件介入。根 據(jù)對該字線和位線之間施加的電壓脈沖，電阻變化元件10其電阻狀態(tài)在低電阻狀態(tài)和高 電阻狀態(tài)之間可逆地進(jìn)行變化。下面，說明其結(jié)構(gòu)的詳細(xì)情況。還有，本實(shí)施方式非易失性存儲裝置的結(jié)構(gòu)在下述的第2至第6實(shí)施方式中也同 樣適用。圖3是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置結(jié)構(gòu)的框圖。另外，圖 4是表示圖3中的A部分結(jié)構(gòu)(4位量的結(jié)構(gòu))的斜視圖。如圖3所示，本實(shí)施方式所涉及的非易失性存儲裝置100在半導(dǎo)體基板上具備存 儲器主體部101，該存儲器主體部101具備存儲單元陣列102，如后所述來構(gòu)成；行選擇電 路·驅(qū)動器103，具備對存儲單元陣列102具備的多條字線的各自施加指定電壓所用的多 個晶體管(驅(qū)動用晶體管)103a ；列選擇電路·驅(qū)動器104，同樣具備對多條位線的各自施 加指定電壓所用的多個晶體管(驅(qū)動用晶體管)104a;寫入電路105，用來實(shí)施信息的寫入； 讀出放大器106，檢測在選擇位線中流動的電流量，進(jìn)行數(shù)據(jù)“1”或者“0”的判別；數(shù)據(jù)輸 入輸出電路107，經(jīng)由端子DQ，執(zhí)行輸入輸出數(shù)據(jù)的輸入輸出處理。還有，行選擇電路·驅(qū) 動器103及列選擇電路 驅(qū)動器104分別是本發(fā)明所涉及的第1驅(qū)動電路及第2驅(qū)動電路 的一例。另外，行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104構(gòu)成了從存儲單元陣 列102至少選擇一個電阻變化元件的本發(fā)明所涉及的選擇電路。另外，非易失性存儲裝置100還具備地址輸入電路108，獲取從外部輸入的地址 信號；控制電路109，根據(jù)從外部輸入的控制信號，控制存儲器主體部101的動作；基板偏壓 電路110，用來將形成行選擇電路·驅(qū)動器103所具備的晶體管103a及列選擇電路·驅(qū)動 器104所具備的晶體管104a后的基板，按正向施加偏壓。存儲單元陣列102如圖3及圖4所示，具備字線WL0、WL1、WL2、…，相互平行地形 成于半導(dǎo)體基板上，是多條第1布線的一例；位線BL0、BL1、BL2、…，形成于這些字線WL0、 WLU WL2、…的上方，使之在與其半導(dǎo)體基板的主面平行的面內(nèi)相互平行，而且與多條字線 WL0、WL1、WL2、…立體交叉，是多條第2布線的一例。另外，還設(shè)有多個存儲單元Mill、M112、M113、M121、M122、M123、M131、M132、 M133、…(下面表述為“存儲單元M111、M112、…”)，對應(yīng)于這些字線WL0、WL1、WL2、…及位線BL0、BL1、BL2、…的交點(diǎn)設(shè)置成矩陣狀。這里，存儲單元M111、M112、…相當(dāng)于參照圖1所說明的電阻變化元件10。但是， 在本實(shí)施方式中，這些存儲單元Mill、M112、…如同參照圖6在下面說明的那樣具備電流 限制元件。還有，圖3中的存儲單元Mill、M112、…在圖4中用符號120進(jìn)行了表示。地址輸入電路108從外部電路(未圖示)獲取地址信號，根據(jù)該地址信號將行地 址信號輸出至行選擇電路 驅(qū)動器103，并且將列地址信號輸出到列選擇電路 驅(qū)動器104。 這里，地址信號是表示多個存儲單元Mill、M112、…之中要選擇的特定存儲單元之地址的 信號。另外，行地址信號是表示地址信號所示的地址之中的行地址的信號，列地址信號是表 示同樣的列地址的信號?？刂齐娐?09在信息的寫入周期中，按照輸入到數(shù)據(jù)輸入輸出電路107中的輸入 數(shù)據(jù)Din，將指示施加寫入用電壓的寫入信號輸出至寫入電路105。另一方面，在信息的讀 出周期中，控制電路109將指示讀出動作的讀出信號輸出至列選擇電路·驅(qū)動器104。行選擇電路 驅(qū)動器103是具備對多條第1布線(這里是字線)的各自施加指定 電壓的多個驅(qū)動用晶體管的第1驅(qū)動電路一例，獲取從地址輸入電路108所輸出的行地址 信號，按照該行地址信號，選擇多條字線WL0、W1、WL2、…之中的某一條，對其選擇出的字線 施加指定電壓。另外，列選擇電路·驅(qū)動器104是具備對多條第2布線(這里是位線)的各自施 加指定電壓的多個驅(qū)動用晶體管的第2驅(qū)動電路一例，獲取從地址輸入電路108所輸出的 列地址信號，按照該列地址信號，選擇多條位線BLO、BLU BL2、…之中的某一條，對其選擇 出的位線施加寫入用電壓或讀出用電壓。還有，行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104構(gòu)成了按照來自地址 輸入電路108的信號從存儲單元陣列102選擇至少一個存儲單元(電阻變化元件)的選擇 電路。寫入電路105是對由上述選擇電路選擇出的電阻變化元件供給寫入用電信號的 寫入電路一例，在獲取到從控制電路109所輸出的寫入信號時，對行選擇電路·驅(qū)動器103 輸入信號，該信號指示對選擇出的字線的電壓施加；并且對列選擇電路 驅(qū)動器104輸出信 號，該信號對選擇出的位線指示寫入用電壓的施加。另外，讀出放大器106是通過檢測由上述選擇電路選擇出的電阻變化元件的電阻 狀態(tài)來讀出該電阻變化元件中所存儲的信息(“0”/ “1”)的讀出電路一例，在信息的讀出 周期中，檢測在作為讀出對象的選擇位線中流動的電流量，進(jìn)行數(shù)據(jù)“1”或“0”的判別。其 結(jié)果所得到的輸出數(shù)據(jù)DO經(jīng)由數(shù)據(jù)輸入輸出電路107，被輸出至外部電路?；迤珘弘娐?10可以通過控制形成行選擇電路 驅(qū)動器103的P型阱及形成列 選擇電路·驅(qū)動器104的P型阱的電位，對行選擇電路·驅(qū)動器103具備的晶體管103a及 列選擇電路·驅(qū)動器104具備的晶體管104a施加基板偏壓電壓。圖5是表示行選擇電路·驅(qū)動器103具備的晶體管103a(對于列選擇電路·驅(qū)動 器104具備的晶體管104a來說也相同)結(jié)構(gòu)的剖面圖。若進(jìn)一步說明詳細(xì)情況，就是行選 擇電路 驅(qū)動器103具備的晶體管103a是驅(qū)動用的晶體管(這里是NMOS晶體管)，形成于 N型硅的基板11內(nèi)所形成的第1導(dǎo)電型區(qū)域(這里是P型阱401a)內(nèi)，包括和第1導(dǎo)電型極性相反的第2導(dǎo)電型(這里N型)的第1擴(kuò)散區(qū)域(這里是與電源所連接的漏極402a)、 柵極絕緣膜403a、柵電極403b及第2導(dǎo)電型(這里是N型)的第2擴(kuò)散區(qū)域(這里是與 字線WLn所連接的源極402b)。該P(yáng)型阱401a和基板偏壓電路110經(jīng)由偏壓線WLB進(jìn)行 連接，通過基板偏壓電路110經(jīng)由偏壓線WLB對該P(yáng)型阱401a施加電壓，就可以對晶體管 103a施加正向的基板偏壓電壓(對于作為N型擴(kuò)散區(qū)域的漏極402a及源極402b成為正向 的電壓，更為嚴(yán)格而言對于源極402b是正向的電壓)。借此，晶體管103a的基板電位得到 控制。同樣，列選擇電路·驅(qū)動器104具備的晶體管104a是驅(qū)動用的晶體管(這里是 NMOS晶體管)，形成于N型硅的基板11內(nèi)，且形成于和基板偏壓電路110經(jīng)由偏壓線BLB 所連接的P型阱401a內(nèi)，包括和第1導(dǎo)電型極性相反的第2導(dǎo)電型(這里N型)的第1擴(kuò) 散區(qū)域(這里是按一定電壓所連接的漏極402a)、柵極絕緣膜403a、柵電極403b及第2導(dǎo) 電型(這里是N型)的第2擴(kuò)散區(qū)域(這里是與位線BLn所連接的源極402b)。通過基板 偏壓電路110經(jīng)由偏壓線BLB對該P(yáng)型阱401a施加電壓，就可以對晶體管104a施加正向 的基板偏壓電壓(對于作為N型擴(kuò)散區(qū)域的漏極402a及源極402b成為正向的電壓，更為 嚴(yán)格而言對于源極402b是正向的電壓)。借此，晶體管104a的基板電位得到控制。還有，所謂“施加正向的基板偏壓電壓”意味著，對基板區(qū)域施加電壓，以便形成著 晶體管的第1導(dǎo)電型基板區(qū)域(或者阱)和形成著該晶體管的源極及漏極(特別是源極) 的第2導(dǎo)電型擴(kuò)散區(qū)域被按正向施加偏壓，具體而言，在第1導(dǎo)電型基板區(qū)域是P型半導(dǎo)體 并且第1導(dǎo)電型擴(kuò)散區(qū)域是N型半導(dǎo)體的情況下，是對第1導(dǎo)電型基板區(qū)域以第2導(dǎo)電型 擴(kuò)散區(qū)域?yàn)榛鶞?zhǔn)施加正的電壓，相反，在第1導(dǎo)電型基板區(qū)域是N型半導(dǎo)體并且第2導(dǎo)電型 擴(kuò)散區(qū)域是P型半導(dǎo)體的情況下，是對第1導(dǎo)電型基板區(qū)域以第2導(dǎo)電型擴(kuò)散區(qū)域?yàn)榛鶞?zhǔn) 施加負(fù)的電壓。[存儲單元的結(jié)構(gòu)]圖6是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置具備的存儲單元120結(jié) 構(gòu)的剖面圖。還有，在圖6中，表示出圖4的B部分中的結(jié)構(gòu)。如圖6所示，本實(shí)施方式所涉及的非易失性存儲裝置具備的各個存儲單元120是 電阻變化元件和電流限制元件被串聯(lián)連接后的1位量存儲元件，介于作為銅布線的下部布 線122 (相當(dāng)于圖4中的字線WLl)和同樣作為銅布線的上部布線121 (相當(dāng)于圖4中的位 線BLl)之間，由下部電極127、電流限制層126、內(nèi)部電極125、電阻變化層124和上部電極 123按該順序疊層來構(gòu)成。這里，內(nèi)部電極125、電阻變化層124及上部電極123分別相當(dāng)于圖1所示的電阻 變化元件10中的下部電極13、電阻變化層14及上部電極15。通過由按上下所配置的下部電極127及內(nèi)部電極125挾持電流限制層126，來構(gòu)成 電流限制元件(這里是雙向二極管)，是經(jīng)由內(nèi)部電極125和電阻變化層124串聯(lián)連接的 負(fù)荷元件。該電流限制元件是一種以二極管為代表的元件，用來針對電壓表示非線性的電 流特性。另外，該電流限制元件對于電壓具有雙向性的電流特性，其構(gòu)成為按指定的閾值電 壓Vf (以一個電極為基準(zhǔn)例如是+IV以上或者-IV以下)進(jìn)行導(dǎo)通。具體而言，可以使用 MSM(Metal Semiconductor Metal/ 金屬-半導(dǎo)體-金屬)二極管、MIN(Metal Insulator Metal/金屬-絕緣體-金屬)二極管及變阻器等。
[有關(guān)晶體管的尺寸]如上所述，在本實(shí)施方式中，將形成行選擇電路 驅(qū)動器103及列選擇電路 驅(qū)動 器104具備的晶體管103a及104a后的基板11的區(qū)域(P型阱401a)按正向施加偏壓。借 此，可以使晶體管的接通電阻下降，并使對電阻變化元件供給的電壓增大，其結(jié)果為，能夠 可靠地進(jìn)行電阻變化。根據(jù)該結(jié)構(gòu)，不用增大行選擇電路·驅(qū)動器103及列選擇電路·驅(qū) 動器104的晶體管尺寸(特別是晶體管的柵極寬度)，就可以實(shí)現(xiàn)良好的存儲裝置。下面， 在著重于這些晶體管的尺寸之后，對于本實(shí)施方式非易失性存儲裝置的特性進(jìn)行說明。圖7是表示在對字線及位線間施加了指定電壓時，對介于這些字線及位線間的電 阻變化元件10有效施加的電壓(下面為元件施加電壓)和該電阻變化元件10的電阻值 (下面為元件電阻值)之間關(guān)系的曲線圖。假定，選擇各電阻變化元件10的電流限制元件(選擇二極管)為接通狀態(tài)(導(dǎo)通 狀態(tài))，并且設(shè)為該電流限制元件的電阻非常小。在圖7中，在驅(qū)動字線的行選擇電路·驅(qū)動器103及驅(qū)動位線的列選擇電路·驅(qū) 動器104具備的晶體管103a及104a的1邊長度W為10. 9 μ m的情況下，將使電阻變化元 件10從低電阻狀態(tài)向高電阻狀態(tài)轉(zhuǎn)變時(施加正電壓時)的元件施加電壓和元件電阻值 之間關(guān)系設(shè)為曲線Al，同樣將使電阻變化元件10從高電阻狀態(tài)向低電阻狀態(tài)轉(zhuǎn)變時(施加 負(fù)電壓時)的元件施加電壓和元件電阻值之間關(guān)系設(shè)為曲線A2。還有，這里所謂的正電壓 設(shè)為以下部電極13為基準(zhǔn)時對上部電極15施加的電壓，所謂的負(fù)電壓設(shè)為以上部電極15 為基準(zhǔn)時對下部電極13施加的電壓。還有，在這些曲線Al及曲線A2上，未實(shí)施本實(shí)施方式的那種基板偏壓。另外，在上述晶體管103a及104a的1邊長度W為0. 44 μ m的情況下，將使電阻變 化元件10從低電阻狀態(tài)向高電阻狀態(tài)轉(zhuǎn)變時(施加正電壓時)的元件施加電壓和元件電 阻值之間關(guān)系設(shè)為曲線Bi，同樣將使電阻變化元件10從高電阻狀態(tài)向低電阻狀態(tài)轉(zhuǎn)變時 (施加負(fù)電壓時)的元件施加電壓和元件電阻值之間關(guān)系設(shè)為曲線B2。還有，在這些曲線Bl及曲線B2上，也未實(shí)施本實(shí)施方式的那種基板偏壓。再者，雖然上述晶體管103a及104a的1邊長度W和曲線Bl及曲線B2的情形相 同，但是將使用和上述本實(shí)施方式相同的偏壓電壓實(shí)施過基板偏壓的場合的、使電阻變化 元件10從低電阻狀態(tài)向高電阻狀態(tài)轉(zhuǎn)變時(施加正電壓時)的元件施加電壓和元件電阻 值之間關(guān)系設(shè)為曲線Cl，同樣將使電阻變化元件10從高電阻狀態(tài)向低電阻狀態(tài)轉(zhuǎn)變時(施 加負(fù)電壓時)的元件施加電壓和元件電阻值之間關(guān)系設(shè)為曲線C2。在表示按上面的條件實(shí)施后的結(jié)果的圖7中，如同比較曲線Al及曲線Bl所判明 的那樣，即便對存儲單元施加同一電壓，如果在晶體管103a及104a的尺寸小時，元件施加 電壓仍變低。該狀況在比較了曲線A2及曲線B2時也相同。其原因?yàn)?，晶體管103a及104a 處于接通狀態(tài)時的電阻值(接通電阻)與晶體管103a及104a的柵極寬度W成反比而變小， 在該柵極寬度W小時晶體管103a及104a的接通電阻增高，因此對晶體管103a及104a的 施加電壓增大，分配給電阻變化元件10的電壓減小。另外，若比較了上面的曲線Bl和曲線Cl，則判明，盡管對1邊的長度相同的晶體管 103a及104a施加了同一電壓，也可以通過實(shí)施本實(shí)施方式的基板偏壓，使元件施加電壓增 大。該狀況在比較了曲線B2和曲線C2時也相同。其原因?yàn)?，因?yàn)橥ㄟ^按正向施加基板偏壓電壓，閾值電壓下降，還可以減低接通電阻，所以對晶體管103a及104a的施加電壓減小， 分配給電阻變化元件10的電壓增大。這樣，通過實(shí)施本實(shí)施方式的基板偏壓，就可以在不增大晶體管103a及104a尺寸 的狀況下，使元件施加電壓增大，其結(jié)果為，能夠使電阻變化元件10的電阻值可靠地產(chǎn)生 變化。從而，不用增大具備該晶體管103a及104a的行選擇電路 驅(qū)動器及列選擇電路 驅(qū) 動器的尺寸，就可以實(shí)現(xiàn)非易失性存儲裝置的穩(wěn)定動作。特別是，當(dāng)使電阻變化元件10進(jìn)行高電阻化(令其從低電阻狀態(tài)轉(zhuǎn)變?yōu)楦唠娮锠?態(tài))時，因?yàn)樵谄鋭倓傊半娮枳兓?0處于低電阻狀態(tài)，所以按照電阻變化元件10的 電阻值和晶體管103a及104a的電阻值之間的分配關(guān)系，給電阻變化元件10本身分配的電 壓減小。因而，本實(shí)施方式中的基板偏壓在使電阻變化元件10從進(jìn)行低電阻化(令其從高 電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài))時起還進(jìn)行高電阻化的情況下，作為更加可靠地對電阻變化 元件10施加電壓的方法是有效。還有，若提高了基板偏壓，則晶體管103a及104a的閾值電壓下降，但是若過于提 高，則P型阱401a和在晶體管103a及104a的N型擴(kuò)散區(qū)域上形成的PN接合二極管將接 通，從P型阱401a向字線及位線流入電流。通常，由于硅的PN 二極管的擴(kuò)散電位是0. 7V 左右，因而閾值電壓需要設(shè)定為0. 7V以下。更為具體而言，為了更加可靠地防止從P型阱 向電阻變化元件流入電流的現(xiàn)象，最好是0. 5V以下。上面對于晶體管103a及104a為NMOS晶體管的情形進(jìn)行了說明，但是本發(fā)明當(dāng)然 也可以使用PMOS晶體管。那種情況下，阱或晶體管擴(kuò)散區(qū)域的導(dǎo)電型成為和NMOS晶體管 的情形相反的極性，對阱施加的基板偏壓的極性也為相反的極性。[非易失性存儲裝置的動作]下面，對于寫入信息時的寫入周期及讀出信息時的讀出周期中本實(shí)施方式所涉及 的非易失性存儲裝置動作例，一邊參照圖8所示的時間圖一邊進(jìn)行說明。圖8是表示本發(fā)明實(shí)施方式1所涉及的非易失性存儲裝置動作例的時間圖。還 有，這里表示，將電阻變化層為高電阻狀態(tài)的情形以及為低電阻狀態(tài)的情形分別分配成信 息“1”及信息“0”時的動作例。另外，為了說明的方便，只表示對于存儲單元Mill及M122 進(jìn)行信息寫入及讀出的情形。圖8中的VP表示出，在由電阻變化元件和電流限制元件所構(gòu)成的存儲單元的電阻 變化中需要的脈沖電壓。這里，最好VP/2<_值電壓Vf的關(guān)系成立。原因是，可以抑制在 非選擇的存儲單元中寄生而流動的漏泄電流。其結(jié)果為，可以抑制給不需要寫入信息的存 儲單元供應(yīng)的多余電流，能夠更進(jìn)一步謀求低消耗電流化。另外，還有對非選擇存儲單元的 無意且短時的寫入(一般被稱為串?dāng)_)得到抑制等的優(yōu)點(diǎn)。另外，在圖8中，用tW和tR分別表示出作為1次寫入周期所要的時間的寫入周期 時間和作為1次讀出周期所要的時間的讀出周期時間。在對存儲單元Mill的寫入周期內(nèi)，對于偏壓線WLB，根據(jù)來自寫入電路105的信號 由基板偏壓電路110供應(yīng)偏壓電壓VB。其結(jié)果為，對形成行選擇電路·驅(qū)動器103具備的 晶體管103a后的基板施加偏壓電壓VB。另外，還通過行選擇電路 驅(qū)動器103對字線WLO 施加脈沖寬度tP的脈沖電壓VP，并按照其定時，通過列選擇電路·驅(qū)動器104對位線BLO 同樣施加OV的電壓。借此，施加在存儲單元Mill中寫入信息“1”時的寫入用電壓，其結(jié)果為，使存儲單元Mill的電阻變化層高電阻化。也就是說，致使在存儲單元Mill中寫入了信 肩、1 O這樣，通過由基板偏壓電路110而產(chǎn)生的偏壓電壓VB的施加，將形成晶體管103a 后的基板按正向施加偏壓，以此就可以降低該晶體管103a的閾值電壓。因此，能夠使對存 儲單元Ml 11施加的電壓增大，其結(jié)果為，可以使存儲單元Ml 11的電阻變化層可靠地進(jìn)行高 電阻化。接著，在對存儲單元M122的寫入周期內(nèi)，對于偏壓線BLB，根據(jù)來自寫入電路105 的信號由基板偏壓電路110供應(yīng)偏壓電壓VB。其結(jié)果為，對形成列選擇電路·驅(qū)動器104 具備的晶體管104a后的基板施加偏壓電壓VB。另外，還通過行選擇電路·驅(qū)動器103對 字線WLl施加脈沖寬度tP的OV電壓，并按照其定時，通過列選擇電路 驅(qū)動器104對位線 BLl同樣施加脈沖電壓VP。借此，施加在M122中寫入信息“0”時的寫入用電壓，其結(jié)果為， 使存儲單元M122的電阻變化層低電阻化。也就是說，致使在存儲單元M122中寫入了信息 “0”。這種情況下，也通過由基板偏壓電路110而產(chǎn)生的偏壓電壓VB的施加，將形成晶 體管104a后的基板按正向施加偏壓，以此就可以降低該晶體管104a的閾值電壓。因此，能 夠使對存儲單元M122施加的電壓增大，其結(jié)果為，可以使存儲單元M122的電阻變化層可靠 地進(jìn)行低電阻化。這樣，基板偏壓電路110就在對由上述選擇電路選擇出的電阻變化元件通過寫入 電路105供給寫入用的電信號時，針對行選擇電路 驅(qū)動器103及列選擇電路 驅(qū)動器104 具備的晶體管103a及104a之中的至少一個，對形成該晶體管后的基板11內(nèi)的P型阱401a 施加偏壓電壓，使之對于該晶體管的源極及漏極成為正向。在對存儲單元Mill的讀出周期內(nèi)，通過行選擇電路·驅(qū)動器103，對字線WLO施 加與寫入時的脈沖相比振幅更小的脈沖電壓，且比OV更大并比VPA更小的值的電壓。另 外，還按照其定時，通過列選擇電路 驅(qū)動器104，對位線BLO施加與寫入時的脈沖相比振幅 更小的脈沖電壓，且比VP/2更大并比VP更小的值的電壓。借此，通過輸出高電阻化后的存 儲單元Mill的電阻變化層124的電阻值所對應(yīng)的電流，由讀出放大器106檢測其輸出電流 值，來讀出信息“1”。接著，在對存儲單元M122的讀出周期內(nèi)，對字線WLl及位線BLl施加和此前對存 儲單元Mill的讀出周期相同的電壓。借此，通過輸出低電阻化后的存儲單元M122的電阻 變化層124的電阻值所對應(yīng)的電流，由讀出放大器106檢測其輸出電流值，來讀出信息“0”。圖9是表示本實(shí)施方式中作為非易失性存儲裝置100特征性動作的基板偏壓過程 的流程圖。這里，表示出根據(jù)本發(fā)明所涉及的非易失性存儲裝置的寫入方法過程?？刂齐娐?09對于由地址輸入電路108所確定的存儲單元，判斷是否實(shí)施寫入周 期及讀出周期的某一個(Sll)。在實(shí)施寫入周期時(Sll中的是)，通過將其意思指示給基 板偏壓電路110及寫入電路105，使之對于由選擇電路(行選擇電路 驅(qū)動器103及列選擇 電路·驅(qū)動器104)選擇出的至少一個存儲單元(電阻變化元件)，實(shí)施伴隨基板偏壓的寫 入周期(S12)。另一方面，在實(shí)施讀出周期時(Sll中的否)，通過將其意思指示給基板偏壓 電路110及讀出放大器106，使之對于由選擇電路(行選擇電路·驅(qū)動器103及列選擇電 路·驅(qū)動器104)選擇出的至少一個存儲單元(電阻變化元件)，實(shí)施不伴隨基板偏壓的讀出周期(S 13)。因此，在對構(gòu)成由選擇電路選擇出的存儲單元的電阻變化元件施加寫入用的電壓 脈沖時，按照在電阻變化元件中寫入的信息(“1”/ “0”)，針對行選擇電路·驅(qū)動器103具 備的晶體管103a及列選擇電路·驅(qū)動器104具備的晶體管104a的一個，對其形成晶體管 后的基板(在本實(shí)施方式中是P型阱401a)按正向施加偏壓電壓(例如0.3V)。通過這種 正向偏壓電壓的施加，晶體管的導(dǎo)通(ON)電阻減少，其結(jié)果為，更大的電壓被施加給電阻 變化元件。這樣，根據(jù)本實(shí)施方式，由于在對存儲單元(電阻變化元件)的寫入周期內(nèi)，對形 成下述晶體管后的半導(dǎo)體基板(阱)按正向施加偏壓電壓，該晶體管構(gòu)成選擇存儲單元的 選擇電路，因而更大的電壓被施加給電阻變化元件。其結(jié)果為，實(shí)施更為穩(wěn)定的寫入，不用 增大晶體管的柵極寬度，就可以使非易失性存儲裝置更為穩(wěn)定地進(jìn)行工作。(實(shí)施方式2)下面，說明本發(fā)明所涉及的實(shí)施方式2中的非易失性存儲裝置。在使用電阻變化元件的非易失性存儲裝置的場合，為了使電阻變化元件的電阻值 穩(wěn)定地反復(fù)產(chǎn)生變化，在電阻變化元件電阻值處于初始電阻值(制作電阻變化元件之后首 次進(jìn)行電壓施加時的電阻值，換言之，制造電阻變化元件之后尚未施加電壓脈沖時的電阻 值)的情況下，有時執(zhí)行施加與通常寫入時施加的電壓相比更高的電壓之處理(下面稱為 “初始化處理”)。實(shí)施方式2是一種非易失性存儲裝置，通過由基板偏壓電路而產(chǎn)生的偏壓 電壓的施加，將形成行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104具備的晶體管后 的基板按正向施加偏壓，以此實(shí)現(xiàn)該初始化處理。還有，有關(guān)實(shí)施方式2非易失性存儲裝置的結(jié)構(gòu)，由于和實(shí)施方式1的情形相同， 因而省略基本結(jié)構(gòu)的說明。本實(shí)施方式的非易失性存儲裝置和在寫入周期內(nèi)實(shí)施基板偏壓 的實(shí)施方式1的非易失性存儲裝置不同，只在初始化處理時實(shí)施基板偏壓。下面，一邊隨時 參照圖3 —邊進(jìn)行說明。如上所述，實(shí)施方式2的非易失性存儲裝置在初始化處理中，執(zhí)行由基板偏壓電 路110而產(chǎn)生的基板偏壓。也就是說，在初始化處理中執(zhí)行上述實(shí)施方式1中的寫入處理。圖10表示出，本實(shí)施方式中作為非易失性存儲裝置特征性動作的基板偏壓過程 的流程圖。這里，表示出根據(jù)本發(fā)明所涉及的非易失性存儲裝置的寫入方法過程?？刂齐娐?09判斷是否是對于由地址輸入電路108所確定的存儲單元的制造后第 一次寫入(也就是初始化處理)(S21)。在判斷為是初始化處理時(S21中的是)，通過將其 意思指示給基板偏壓電路110及寫入電路105，使之對于由選擇電路(行選擇電路 驅(qū)動器 103及列選擇電路·驅(qū)動器104)選擇出的至少一個存儲單元(電阻變化元件)，實(shí)施伴隨 基板偏壓的寫入周期(S22)。另一方面，在判斷為不是初始化處理(是第二次以后的寫入) 時(S21中的否)，通過將其意思指示給基板偏壓電路110及寫入電路105，使之對于由選擇 電路(行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104)選擇出的至少一個存儲單元 (電阻變化元件)，實(shí)施不伴隨基板偏壓的寫入周期(S23)。因此，可以使初始化處理中的元 件施加電壓，比通常寫入處理中的元件施加電壓進(jìn)一步增大，其結(jié)果為，可以實(shí)現(xiàn)其后電阻 變化的穩(wěn)定化。圖11 (a)及(b)是表示非易失性存儲裝置具備的電阻變化元件的電阻狀態(tài)變化的曲線圖，圖11(a)和圖11(b)分別表示出本發(fā)明實(shí)施方式2所涉及的非易失性存儲裝置具 備的電阻變化元件的電阻狀態(tài)變化和不執(zhí)行初始化處理時電阻變化元件的電阻狀態(tài)變化。在圖11(a)中，只在初始化處理時作為激勵脈沖將-1.5V的電壓對電阻變化元件 施加，在其后的寫入處理中，作為高電阻化用的電壓和作為低電阻化用的電壓，交替反復(fù)施 加+1. 5V和-1. 0V。作為該激勵脈沖供給的-1. 5V電壓如同圖8所示的“寫入周期”的定時 那樣，通過由基板偏壓電路110而產(chǎn)生的偏壓電壓的施加，實(shí)施正向的基板偏壓，以此來獲 得。另一方面，在圖11(b)，不執(zhí)行初始化處理，作為高電阻化用的電壓和作為低電阻 化用的電壓，交替反復(fù)施加1.5V和-1. IV。在初始化處理中，在由基板偏壓電路110而產(chǎn)生的正向基板偏壓下將激勵脈沖供 給了電阻變化元件時如圖11(a)所示，從初始化處理的時刻開始，對于高電阻狀態(tài)及低電 阻狀態(tài)的任一個，其電阻值都已穩(wěn)定。與之相對，在不執(zhí)行那種供給激勵脈沖的初始化處理 時，如圖11(b)所示，對于高電阻狀態(tài)及低電阻狀態(tài)的任一個，都必須在其電阻值穩(wěn)定之前 重復(fù)20至30左右，供給電壓脈沖。這樣，因?yàn)樵诔跏蓟幚頃r，將與通常寫入時相比絕對值大的激勵脈沖對存儲單 元加以使用，所以通過使用基板偏壓電路110實(shí)施正向的基板偏壓，就能夠立刻使電阻變 化元件的電阻變化穩(wěn)定。因此，可以實(shí)現(xiàn)能穩(wěn)定工作的非易失性存儲裝置。還有，本實(shí)施方式的非易失性存儲裝置雖然只在初始化處理時，才實(shí)施基板偏壓， 但是除初始化處理之外，也可以和實(shí)施方式1相同，在通常的寫入周期內(nèi)也實(shí)施基板偏壓。(實(shí)施方式3)下面，說明本發(fā)明所涉及的實(shí)施方式3中的非易失性存儲裝置。實(shí)施方式3是一種非易失性存儲裝置，在使之從低電阻狀態(tài)向高電阻狀態(tài)轉(zhuǎn)變 時，通過由基板偏壓電路而產(chǎn)生的偏壓電壓的施加來實(shí)施正向的基板偏壓。還有，有關(guān)實(shí)施方式3非易失性存儲裝置的基本結(jié)構(gòu)，由于和實(shí)施方式1的情形相 同，所以省略其說明。本實(shí)施方式的非易失性存儲裝置和在寫入周期內(nèi)電阻變化元件的高 電阻化(寫入“1”)和低電阻化(寫入“0”)的雙方都實(shí)施基板偏壓的實(shí)施方式1非易失性 存儲裝置不同，只在高電阻化時才實(shí)施基板偏壓。下面，一邊隨時參照圖3 —邊進(jìn)行說明。圖12(a)及(b)是表示將電阻變化元件重寫100次時的電阻值分布的曲線圖，圖 12(a)表示出作為高電阻化用的電壓和作為低電阻化用的電壓分別施加了 +1.4V和-1.3V 時的電阻值分布，圖12(b)表示出作為高電阻化用的電壓和作為低電阻化用的電壓分別施 加了+1.8V和-1.3V時的電阻值分布。也就是說，在圖12(a)及(b)中，低電阻化用的電壓 為通用，另一方面，只是高電阻化用的電壓不同，圖12(b)與圖12(a)相比電壓變得更高。如圖12(a)及(b)所示，低電阻狀態(tài)下電阻變化元件的電阻值在任何情況下都比 較穩(wěn)定。但是，高電阻狀態(tài)下的電阻值在雙方上不同，雖然在圖12(a)中出現(xiàn)雜亂并且不穩(wěn) 定，但是圖12(b)和低電阻狀態(tài)的情形相同已經(jīng)穩(wěn)定。因此，判明如果“高電阻化用的電壓 /低電阻化用的電壓(高電阻化用電壓絕對值對低電阻化用電壓絕對值之比)”的值較高， 則可以使高電阻狀態(tài)下的電阻值穩(wěn)定。本實(shí)施方式的非易失性存儲裝置由于只在施加高電阻化用的電壓時，才通過由基 板偏壓電路110而產(chǎn)生的偏壓電壓的施加來實(shí)施正向的基板偏壓，使“高電阻化用的電壓/低電阻化用的電壓”的值增大，因而使高電阻狀態(tài)下的電阻值穩(wěn)定。圖13是表示本實(shí)施方式中作為非易失性存儲裝置特征性動作的基板偏壓過程的 流程圖。這里，表示出根據(jù)本發(fā)明所涉及的非易失性存儲裝置的寫入方法過程。控制電路109對于由地址輸入電路108所確定的存儲單元，判斷是否進(jìn)行高電阻 化(寫入“1”)及低電阻化(寫入“0”)的某一個(S31)。在進(jìn)行高電阻化時(S31中的是)， 通過將其意思指示給基板偏壓電路110及寫入電路105，使之對于由選擇電路(行選擇電 路 驅(qū)動器103及列選擇電路 驅(qū)動器104)選擇出的至少一個存儲單元(電阻變化元件)， 實(shí)施對行選擇電路 驅(qū)動器103具備的晶體管103a的伴隨基板偏壓的寫入周期(S32)。另 一方面，在進(jìn)行低電阻化時(S31中的否)，通過將其意思指示給基板偏壓電路110及寫入電 路105，使之對于由選擇電路(行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104)選擇 出的至少一個存儲單元(電阻變化元件)，實(shí)施不伴隨基板偏壓的寫入周期(S33)。圖14是表示本發(fā)明實(shí)施方式3所涉及的非易失性存儲裝置動作例的時間圖。這 里，表示出對存儲單元Mill寫入信息“1”時(高電阻化時)及寫入信息“0”時(低電阻化 時)的動作例。如圖14(a)所示，在寫入信息“1”時(高電阻化時)，和參照圖8在上面所說明的 實(shí)施方式1的情形相同。另一方面，如圖14(b)所示，在寫入信息“0”時(低電阻化時)，和 圖8不同，不實(shí)施由基板偏壓電路110而產(chǎn)生的偏壓電壓VB的施加。也就是說，在低電阻 化時，要實(shí)施和以往的動作相同的動作。如上，由于在低電阻化時不實(shí)施由基板偏壓電路110而產(chǎn)生的正向基板偏壓，而 只在高電阻化時才實(shí)施，因而與完全不實(shí)施這種基板偏壓的情形相比，可以使“高電阻化用 的電壓/低電阻化用的電壓”的值增大。因此，可以使高電阻狀態(tài)下的電阻值穩(wěn)定，能夠?qū)?現(xiàn)非易失性存儲裝置的穩(wěn)定動作。還有，在本實(shí)施方式中，雖然只在高電阻化時實(shí)施基板偏壓，但是除了本實(shí)施方式 中的基板偏壓之外，還可以實(shí)施在實(shí)施方式2中所說明的那種初始化處理時的基板偏壓。(實(shí)施方式4)下面，說明本發(fā)明所涉及的實(shí)施方式4中的非易失性存儲裝置。在因某種原因而寫入處理失敗時，通過實(shí)施重新寫入同一信息的追加寫入，使寫 入處理完成。實(shí)施方式4在使用電阻變化元件的非易失性存儲裝置的情況下，在該追加寫 入處理中，通過由基板偏壓電路110而產(chǎn)生的偏壓電壓的施加，將形成晶體管后的基板按 正向施加偏壓，施加與通常寫入時施加的電壓相比更高的電壓，以此就能夠使其后電阻變 化元件的電阻狀態(tài)變化穩(wěn)定。圖15表示出電阻變化元件單個的寫入特性一例。雖然重復(fù)了利用-1. 5V、+2. 3V 交替脈沖的低電阻化、高電阻化，但是在中途高電阻化失敗。如圖15所示，即便施加二次通 常使用于高電阻化的+2. 3V卻仍是低電阻狀態(tài)的原狀，并且即便施加+2. 4V卻仍是低電阻 狀態(tài)的原狀，但是若施加了 +2. 5V則和通常動作時相同進(jìn)行高電阻化。因+2. 5V施加而高 電阻化成功之后，利用象通常一樣的-1. 5V、+2. 3V交替脈沖進(jìn)行電阻變化。在這樣電阻變 化失敗時，通過按比通常稍高的施加電壓進(jìn)行追加寫入，就可以使電阻變化穩(wěn)定化。因此，在實(shí)施方式4中，只在執(zhí)行追加寫入處理時，通過由基板偏壓電路110而產(chǎn) 生的偏壓電壓的施加來實(shí)施正向的基板偏壓，以此施加與通常寫入時施加的電壓相比更高的電壓，使電阻變化元件的電阻狀態(tài)變化穩(wěn)定。還有，有關(guān)實(shí)施方式4非易失性存儲裝置的基本結(jié)構(gòu)，由于和實(shí)施方式1的情形相 同，因而省略其說明。本實(shí)施方式的非易失性存儲裝置和在通常的寫入周期內(nèi)實(shí)施基板偏 壓的實(shí)施方式1的非易失性存儲裝置不同，只在追加寫入時才實(shí)施基板偏壓。下面，一邊隨 時參照圖3 —邊進(jìn)行說明。如上所述，實(shí)施方式4的非易失性存儲裝置在寫入失敗時執(zhí)行的追加寫入處理 中，執(zhí)行由基板偏壓電路110而產(chǎn)生的基板偏壓。也就是說，在追加寫入處理中，執(zhí)行參照 圖8在上面所述的實(shí)施方式1中的寫入處理。圖16(a)是表示本實(shí)施方式中作為非易失性存儲裝置特征性動作的基板偏壓過 程的流程圖。這里，表示出根據(jù)本發(fā)明所涉及的非易失性存儲裝置的寫入方法過程。首先，控制電路109通過對寫入電路105進(jìn)行指示，使之對于由選擇電路(行選擇 電路·驅(qū)動器103及列選擇電路 驅(qū)動器104)選擇出的構(gòu)成存儲單元的電阻變化元件，實(shí) 施不伴隨基板偏壓的寫入周期(S41)。接著，控制電路109通過讀出放大器106讀出其存儲 單元中所保持的信息，判斷(也就是驗(yàn)證)所讀出的信息是否和剛剛之前的寫入信息一致 (S42)。在其結(jié)果為，所讀出的信息和剛剛之前的寫入信息一致時(S42中的是)，結(jié)束該 寫入，而在所讀出的信息和剛剛之前的寫入信息不一致時(S42中的否)，在來自控制電路 109的指示之下，選擇電路(行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104)在做好 與剛剛之前所施加的寫入用電壓(字線的電位和位線的電壓之差)相比只按預(yù)定的電壓 (例如0. IV)使寫入用電壓進(jìn)一步增加的準(zhǔn)備之后(S43)，控制電路109再次實(shí)施使用其寫 入用電壓的寫入周期(S41)。下面，在寫入成功(通過驗(yàn)證得以合格)之前，重復(fù)使寫入用 電壓增加的處理(S43)和再次的寫入周期(S41)。圖16(b)是表示圖16(a)中的寫入步驟(S41)詳細(xì)過程的流程圖。在寫入中，控 制電路109判斷是否是追加寫入(S41a)，在是追加寫入時(S41a中的是)，通過將其意思指 示給基板偏壓電路110及寫入電路105，使之實(shí)施伴隨基板偏壓的寫入周期(S41b)。另一 方面，在不是追加寫入(是初次的寫入)時(S41a中的否)，通過將其意思指示給基板偏壓 電路110及寫入電路105，使之實(shí)施不伴隨基板偏壓的寫入周期(S41c)。因此，只有在對構(gòu)成存儲單元的電阻變化元件的寫入失敗之后，且對該電阻變化 元件進(jìn)行追加寫入時，才對于形成下述晶體管后的半導(dǎo)體基板(阱)按正向施加偏壓電壓， 該晶體管構(gòu)成選擇其存儲單元的選擇電路。若在追加寫入之時執(zhí)行了基板偏壓，則如圖7所示可以提高對電阻變化元件施加 的有效電壓。也就是說，如圖15所示獲得和提高了追加寫入時的施加電壓相同的效果。這樣，在寫入處理失敗之后執(zhí)行的追加寫入處理中，通過將下述追加寫入脈沖施 加給電阻變化元件，就可以使其后電阻變化元件的電阻狀態(tài)變化穩(wěn)定，該追加寫入脈沖是 通過由基板偏壓電路110而產(chǎn)生的偏壓電壓的施加得到的。其結(jié)果為，可以實(shí)現(xiàn)能穩(wěn)定工 作的非易失性存儲裝置。還有，本實(shí)施方式的非易失性存儲裝置雖然只在追加寫入時實(shí)施基板偏壓，但是 也可以和實(shí)施方式2相同，在初始化處理時也實(shí)施基板偏壓。另外，本實(shí)施方式追加寫入時的基板偏壓除此之外，也可以和實(shí)施方式1相同，在高電阻化時及低電阻化時的雙方實(shí)施基板偏壓。另外，本實(shí)施方式追加寫入時的基板偏壓 除此之外，還可以和實(shí)施方式3相同，在高電阻化時實(shí)施基板偏壓。(實(shí)施方式5)下面，說明本發(fā)明所涉及的實(shí)施方式5中的非易失性存儲裝置。在使用電阻變化元件的非易失性存儲裝置的場合，若反復(fù)執(zhí)行了寫入處理，則有 時從某次以后電阻變化元件不再進(jìn)行電阻變化。為了將招致這種狀況的事件防止于未然， 優(yōu)選的是，在寫入處理達(dá)到指定次數(shù)時，施加與通常寫入時施加的電壓相比更高的電壓。通 過執(zhí)行這種處理(下面稱為“再生處理”)，就可以實(shí)現(xiàn)非易失性存儲裝置的穩(wěn)定工作。實(shí)施方式5是一種非易失性存儲裝置，通過由基板偏壓電路而產(chǎn)生的偏壓電壓的 施加來實(shí)施正向的基板偏壓，以此執(zhí)行再生處理。還有，有關(guān)實(shí)施方式5非易失性存儲裝置的基本結(jié)構(gòu)，由于和實(shí)施方式1的情形相 同，因而省略其說明。本實(shí)施方式的非易失性存儲裝置和在全部的寫入周期內(nèi)實(shí)施基板偏 壓的實(shí)施方式1的非易失性存儲裝置不同，只在再生處理時才實(shí)施基板偏壓。下面，一邊隨 時參照圖3 —邊進(jìn)行說明。如上所述，實(shí)施方式5的非易失性存儲裝置在再生處理中，執(zhí)行由基板偏壓電路 110產(chǎn)生的正向基板偏壓。也就是說，在再生處理中執(zhí)行參照圖8在上面所述的實(shí)施方式1 中的寫入處理。這種再生處理例如在寫入處理達(dá)到100萬次時等實(shí)施了指定次數(shù)寫入的情 況下才執(zhí)行。圖17是表示本實(shí)施方式中作為非易失性存儲裝置特征性動作的基板偏壓過程的 流程圖。這里，表示出根據(jù)本發(fā)明所涉及的非易失性存儲裝置的寫入方法過程?？刂齐娐?09使用在內(nèi)部具有的計數(shù)器，來判斷對于由地址輸入電路108所確定 的存儲單元的寫入處理是否達(dá)到了指定次數(shù)(例如100萬次)(S51)。在判斷為寫入處理達(dá) 到了指定次數(shù)時(S51中的是)，通過將其意思指示給基板偏壓電路110及寫入電路105，使 之對于由選擇電路(行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104)選擇出的至少 一個存儲單元(電阻變化元件)，實(shí)施伴隨基板偏壓的寫入周期(S52)。另一方面，在判斷 為寫入處理未達(dá)到指定次數(shù)時(S51中的否)，通過將其意思指示給基板偏壓電路110及寫 入電路105，使之對于由選擇電路(行選擇電路·驅(qū)動器103及列選擇電路·驅(qū)動器104) 選擇出的至少一個存儲單元(電阻變化元件)，實(shí)施不伴隨基板偏壓的寫入周期(S53)。還 有，執(zhí)行再生處理(基板偏壓和寫入)之后，控制電路109在將內(nèi)部的計數(shù)器復(fù)位為零之 后，執(zhí)行同樣的處理(S51 S53)。這樣，通過在再生處理中實(shí)施由基板偏壓電路110產(chǎn)生的正向基板偏壓，就可以 使再生處理中的元件施加電壓，與通常的寫入處理中的元件施加電壓相比進(jìn)一步增大，其 結(jié)果為，可以避免電阻變化元件不再進(jìn)行電阻變化的狀況。因此，可以實(shí)現(xiàn)能穩(wěn)定工作的非 易失性存儲裝置。還有，本實(shí)施方式的非易失性存儲裝置雖然只在再生處理時實(shí)施基板偏壓，但是 也可以和實(shí)施方式2相同，在初始化處理時也實(shí)施基板偏壓。另外，再生處理既可以按每一存儲單元計算寫入次數(shù)并加以保持，只對寫入次數(shù) 達(dá)到指定值后的存儲單元加以實(shí)施，也可以計算對存儲單元陣列102整體的寫入次數(shù)并加 以保持，在寫入次數(shù)達(dá)到指定值時，對構(gòu)成存儲單元陣列102的全部存儲單元加以實(shí)施。
另外，本實(shí)施方式再生處理時的基板偏壓除此之外，還可以和實(shí)施方式1相同，在 高電阻化時及低電阻化時的雙方都實(shí)施基板偏壓。另外，本實(shí)施方式再生處理時的基板偏 壓除此之外，還可以和實(shí)施方式3相同，在高電阻化時實(shí)施基板偏壓。另外，本實(shí)施方式再生處理時的基板偏壓除此之外，還可以和實(shí)施方式4相同，在 追加寫入時也實(shí)施基板偏壓。(實(shí)施方式6)下面，說明本發(fā)明所涉及的實(shí)施方式6中的非易失性存儲裝置。通過將圖3及圖4所示的實(shí)施方式1所涉及的非易失性存儲裝置中的存儲單元陣 列102按3維進(jìn)行疊置，還可以實(shí)現(xiàn)多層化結(jié)構(gòu)的非易失性存儲裝置。通過設(shè)置這樣所構(gòu) 成的多層化存儲單元陣列，就能夠?qū)崿F(xiàn)超大容量非易失性存儲裝置。實(shí)施方式6是一種非 易失性存儲裝置，具備多層化存儲單元陣列。圖18是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置具備的多層交叉點(diǎn)存 儲單元立體結(jié)構(gòu)的斜視圖。如圖18所示，位線及字線按上下方向交替配置，并且被那些位 線和字線之間的各自夾持來構(gòu)成存儲單元MC。也就是說，成為圖4所示的單層交叉點(diǎn)存儲 單元被疊置后的結(jié)構(gòu)。圖19是表示本發(fā)明實(shí)施方式6中存儲單元的電流-電壓關(guān)系的曲線圖。在圖19 中，橫軸和縱軸分別表示出對位線_字線間施加的電壓和在存儲單元中流動的電流。另外， "LR單元”和“HR單元”分別代表存儲單元是低電阻狀態(tài)的情形和存儲單元是高電阻狀態(tài)的 情形。如圖19所示，這里假設(shè)存儲單元是低電阻狀態(tài)(LR單元)，則在電壓上升并超過了 “2V”左右時，電流增加得較大。在電壓還上升并接近了 “4V”時，存儲單元的電阻值進(jìn)行變 化成為高電阻狀態(tài)(HR單元)，電流減少得較大。另一方面，在電壓下降到“-4V”左右以下 時，存儲單元的電阻值進(jìn)行變化成為低電阻狀態(tài)(LR單元)，電流增加得較大。這樣，電阻變 化就在雙向上發(fā)生。圖20是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置中的存儲單元陣列200 結(jié)構(gòu)的電路圖。在圖20中，將位線伸長的方向設(shè)為X方向，將字線伸長的方向設(shè)為Y方向， 將位線及字線的層重疊的方向設(shè)為Z方向。在圖20中，位線BL按X方向伸長，形成為多個層(在圖20中是5層)，字線WL按 Y方向伸長，形成在位線之間的各層(在圖20中是4層)上。而且，在存儲單元陣列200中， 在位線BL和字線WL之間的交點(diǎn)位置上，各存儲單元MC被該位線BL和該字線WL夾持來形 成。還有，為了附圖的簡單化，對于存儲單元MC的一部分及字線的一部分，省略了圖示。而且，在沿Z方向一致的各層每個位線BL群上，由和字線WL之間所形成的存儲單 元MC，分別構(gòu)成了基本陣列面0 3。在各基本陣列面0 3上，字線WL通用。在圖20的 例子中，在各基本陣列面0 3上，存儲單元MC按X方向和Z方向分別配置32個和8個。 另外，存儲單元陣列200由按Y方向排列的4個基本陣列面0 3構(gòu)成。但是，基本陣列面 上的存儲單元的個數(shù)及按Y方向排列的基本陣列面的個數(shù)并不限定于此。而且，在各基本陣列面0 3上，偶數(shù)層的位線BL被共同連接(BL_eO BL_e3)， 另外，奇數(shù)層的位線BL被共同連接(BL_oO BL_o3)。再者，全局位線GBL000 GBL003按Y方向伸長來形成。另外，在各基本陣列面 0 3上，分別設(shè)有第1選擇晶體管201 204及第2選擇晶體管211 214。在圖20中，第1選擇晶體管201 204及第2選擇晶體管211 214由NMOS晶體管構(gòu)成。第1選擇晶體管201 204按照偶數(shù)層選擇信號BLs_eO，來切換控制該基本陣列 面所涉及的全局位線GBL000 GBL003和在該基本陣列面上所共同連接的偶數(shù)層位線BL_ e0 BL_e3之間的電連接及非連接。第2選擇晶體管221 224按照奇數(shù)層選擇信號BLs_ o0，來切換控制該基本陣列面所涉及的全局位線GBL000 GBL003和在該基本陣列面上所 共同連接的奇數(shù)層位線BL_oO BL_o3之間的電連接及非連接。對這些第1選擇晶體管201 204及第2選擇晶體管211 214的基板，如下所 述通過基板偏壓電路來施加偏壓電壓。采用該結(jié)構(gòu)，實(shí)現(xiàn)了上述的多層交叉點(diǎn)結(jié)構(gòu)。除此之外，還實(shí)現(xiàn)了使用位線BL及 全局位線GBL的分層位線方式。再者，在各基本陣列面0 3上，通過分別共同連接偶數(shù)層 的位線BL及奇數(shù)層的位線BL，而可以將用來實(shí)現(xiàn)分層位線方式的選擇晶體管個數(shù)減少為2 個。因此，可以在不使布局面積增大的狀況下，實(shí)現(xiàn)陣列尺寸小的存儲單元陣列。圖21是表示將1個基本陣列面展開成單層結(jié)構(gòu)后的等效電路的附圖。如圖21所 示，可以判明，存儲單元MC按8層量分別排列32個后的基本陣列面和存儲單元MC按2層 量分別排列128個后的陣列等效，并且還能夠分別共同連接偶數(shù)層的位線BL及奇數(shù)層的位 線BL。圖22是表示圖20的存儲單元陣列200和其外圍電路的電路圖。在圖22中，全局 位線譯碼器 驅(qū)動器222對全局位線GBL進(jìn)行驅(qū)動控制。子位線選擇電路223按照地址信 號AO Ax，來控制偶數(shù)層選擇信號BLs_eO及奇數(shù)層選擇信號BLs_oO。字線譯碼器 驅(qū)動 器221對各字線WL進(jìn)行驅(qū)動控制。圖23是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置主要部分的電路圖。如 圖23所示，在實(shí)際的裝置中，通過配置多個圖20所示的存儲單元陣列200，來構(gòu)成存儲單元 陣列300。在圖23的例子中，存儲單元陣列200配置了(n+1) X 16個。字線譯碼器·驅(qū)動 器301對各字線WL進(jìn)行驅(qū)動控制，全局位線譯碼器 驅(qū)動器302對各全局位線GBL進(jìn)行驅(qū) 動控制。子位線選擇電路303按照地址信號AO Ax，來控制對各存儲單元陣列200的偶數(shù) 層選擇信號BLs_eO BLs_en及奇數(shù)層選擇信號BLs_oO BLs_on。在全局位線譯碼器 驅(qū)動器302上，經(jīng)由偏壓線GLB，連接著基板偏壓電路304。該 基板偏壓電路304如上所述，是對形成下述兩個選擇晶體管后的基板施加偏壓電壓所用的 電路，該兩個選擇晶體管，一個切換控制基本陣列面所涉及的全局位線和在該基本陣列面 上所共同連接的偶數(shù)層位線之間的電連接及非連接，另一個切換控制基本陣列面所涉及的 全局位線和在該基本陣列面上所共同連接的奇數(shù)層位線之間的電連接及非連接。圖24是表示本發(fā)明實(shí)施方式6所涉及的非易失性存儲裝置整體結(jié)構(gòu)的框圖。在 圖24中，主要部分400相當(dāng)于圖23所示的結(jié)構(gòu)。在圖24中，地址輸入電路311在消除周期、寫入周期或者讀出周期的期間，暫時 鎖存來自外部的地址信號，將鎖存后的地址信號輸出至子位線選擇電路303、全局位線譯碼 器 驅(qū)動器302及字線譯碼器 驅(qū)動器301。控制電路312接受多個輸入信號，將表示消除 周期、寫入周期、讀出周期及備用時狀態(tài)的信號，輸出至子位線選擇電路303、全局位線譯碼 器·驅(qū)動器302、字線譯碼器·驅(qū)動器301、寫入電路314、讀出電路316及數(shù)據(jù)輸入輸出電 路315，來作為與各自相應(yīng)的信號。另外，控制電路312將消除周期、寫入周期及讀出周期時的消除、寫入或者讀出脈沖發(fā)生觸發(fā)信號輸出至寫入脈沖發(fā)生電路313。寫入脈沖發(fā)生電路 313在任意的期間(tp_E、tp_P、tp_R)發(fā)生消除周期、寫入周期及讀出周期內(nèi)的各消除、寫 入或者讀出時間脈沖，輸出至全局位線譯碼器·驅(qū)動器302及字線譯碼器·驅(qū)動器301。圖25是表示圖20的存儲單元陣列200動作例的時間圖。存儲單元陣列200的動 作如圖25所示，大致分為消除周期、寫入周期、讀出周期及備用這4個。首先，說明寫入周期。在寫入周期，選擇出的存儲單元的電阻變化型元件從高電阻 狀態(tài)變化為低電阻狀態(tài)，或者從低電阻狀態(tài)變化為高電阻狀態(tài)。首先，對選擇出的全局位 線(在圖25中是GBL000)，施加寫入電壓Vw。對此外的非選擇全局位線則不施加寫入電壓 Vw。另外，位線選擇信號(偶數(shù)層選擇信號及奇數(shù)層選擇信號)之中，選擇出的位線選擇信 號(在圖25中是BLs_eO)變化為電壓Vsel。此外的非選擇位線選擇信號不進(jìn)行變化。再 者，對偏壓線GLB，通過基板偏壓電路304施加偏壓電壓VB。在圖20中，由于偶數(shù)層選擇信號BLs_eO變化成電壓Vsel，因而作為N型晶體管的 第1選擇晶體管201 204接通。而且，由于對全局位線GBL000施加了寫入電壓Vw，因而 對基本陣列面0上所共同連接的偶數(shù)層位線BL_eO施加電壓Vw。也就是說，位線BL_eO成 為選擇位線。對此外的非選擇位線則不施加電壓Vw。然后，使選擇字線(在圖25中是WL00000)的電壓從VO變化為0V。此外的非選擇 字線則成為電壓VO的原狀。另外，因?yàn)橥ㄟ^對偏壓線GLB施加偏壓電壓，形成下述第1選擇晶體管201后的基 板就被按正向施加偏壓，該第1選擇晶體管201實(shí)施選擇全局位線GBL000和選擇位線BL_ eO之間的連接及非連接的切換控制，所以可以使該第1選擇晶體管201的閾值電壓下降。 因此，能夠使對選擇出的存儲單元MC施加的電壓增大，其結(jié)果為，可以使存儲單元MC的電 阻變化層可靠地產(chǎn)生變化。在消除周期，基本的動作和寫入周期相同，但是不同之處為，對選擇出的存儲單元 MC施加相反方向的電壓Ve。也就是說，由于選擇全局位線GBL000的電壓是OV的原狀，因 而在位線選擇信號BLs_eO變化成電壓Vsel時，選擇位線BL_eO的電壓成為0V。另一方面， 選擇字線WL00000的電壓從VO變化為消除電壓Ve。其結(jié)果為，對選擇位線BL_eO和選擇字 線WL00000之間所夾持的存儲單元MC施加與寫入周期相反方向的電壓Ve，因此，該存儲單 元MC的電阻值進(jìn)行變化。在讀出周期，基本的動作與寫入周期相同，但是不同之處為，對選擇出的存儲單元 MC施加比寫入電壓Vw更小的讀出電壓(Vr-VrO)。也就是說，由于選擇全局位線GBL000的 電壓變化為電壓Vr，因而在位線選擇信號BLs_eO變化成電壓Vsel時，選擇位線BL_eO的電 壓成為Vr。另一方面，選擇字線WL00000的電壓從VO變化為VrO。其結(jié)果為，對選擇位線 BL_eO和選擇字線WL00000之間所夾持的存儲單元MC施加電壓(Vr-VrO)，因此，該存儲單 元MC的電阻變化型元件可以進(jìn)行高電阻狀態(tài)或者低電阻狀態(tài)的讀出。如上，在本實(shí)施方式中，對于形成下述第1選擇晶體管201 204及第2選擇晶體 管211 214后的基板的區(qū)域，由基板偏壓電路304施加基板偏壓電壓，該第1選擇晶體 管201 204切換控制全局位線和基本陣列面上偶數(shù)層的位線之間的連接及非連接，該第 2選擇晶體管211 214切換控制全局位線和基本陣列面上奇數(shù)層的位線之間的連接及非 連接。因?yàn)橥ㄟ^這種基板偏壓電壓的施加，這些選擇晶體管的閾值電壓下降，并且導(dǎo)通(ON)電阻減少，所以對選擇出的存儲單元施加的電壓增大，其結(jié)果為，致使構(gòu)成存儲單元的電阻 變化元件的電阻狀態(tài)可靠地進(jìn)行變化。還有，在本實(shí)施方式中，雖然對連接全局位線和各位線的選擇晶體管實(shí)施了正向 的基板偏壓，但是作為實(shí)施基板偏壓之對象的晶體管，不限定于此，對本實(shí)施方式中的各種 驅(qū)動用晶體管，例如字線譯碼器·驅(qū)動器301、全局位線譯碼器·驅(qū)動器302及子位線選擇 電路303中后部的驅(qū)動用晶體管，也可以實(shí)施正向的基板偏壓。上面，對于本發(fā)明所涉及的非易失性存儲裝置及其寫入方法，根據(jù)實(shí)施方式1 6 進(jìn)行了說明，但是本發(fā)明并不限定為這些實(shí)施方式。在本發(fā)明中，還包括對各實(shí)施方式實(shí)施 由從業(yè)人員想到的各種變通而得到的方式，以及通過在不脫離本發(fā)明宗旨的范圍內(nèi)任意組 合各實(shí)施方式中的結(jié)構(gòu)要件及功能來實(shí)現(xiàn)的方式。例如，在上述各實(shí)施方式中，雖然電阻變化層為鉭氧化物層的疊層結(jié)構(gòu)，但是本發(fā) 明并不限定于此，只要是引起電阻變化的層就可以。從而，例如電阻變化層既可以由鉭氧化 物層的單層來構(gòu)成，也可以不是鉭氧化物層，而是鉿氧化物層或者鋯氧化物層等其他的金 屬氧化物層。還有，優(yōu)選的是，即便在這樣使用鉿氧化物層或者鋯氧化層時，也成為含氧率 不同的第1氧化物層及第2氧化物層的疊層結(jié)構(gòu)。另外，上述各實(shí)施方式能夠適當(dāng)組合。也就是說，例如也可以組合實(shí)施方式2和實(shí) 施方式5，在初始化處理及再生處理的兩個處理中，實(shí)施由基板偏壓電路110而產(chǎn)生的偏壓 電壓的施加。因此，能夠?qū)崿F(xiàn)可將穩(wěn)定工作保持得較長的非易失性存儲裝置等。此外，例如 還可以組合實(shí)施方式2和實(shí)施方式6，具備多層交叉點(diǎn)存儲單元的非易失性存儲裝置在初 始化處理時實(shí)施由基板偏壓電路304而產(chǎn)生的偏壓電壓的施加。另外，上述各實(shí)施方式中的存儲單元如圖26(a)所示，包括電阻變化元件501，電 阻變化在雙向上發(fā)生；雙向二極管元件502，與該電阻變化元件501串聯(lián)連接，是一種電流 限制元件。但是，作為本發(fā)明所涉及的存儲單元，并不限定于此，也可以采用只由圖26(b) 所示的那種單向型存儲單元或者圖26(c)所示的那種電阻變化元件所構(gòu)成的無二極管存 儲單元。產(chǎn)業(yè)上的可利用性本發(fā)明的非易失性存儲裝置作為個人計算機(jī)及便攜式電話機(jī)等各種電子設(shè)備所 使用的存儲裝置等，特別是作為具有大存儲容量的非易失性存儲器，是有用的。符號說明
10電阻變化元件
11基板
12氧化物層
13下部電極
14電阻變化層
14a第1鉭氧化物層
14b第2鉭氧化物層
15上部電極
16光致抗蝕劑圖案
17元件區(qū)域 25
100非易失性存儲裝置101存儲器主體部102存儲單元陣列103行選擇電路·驅(qū)動器103a晶體管104列選擇電路·驅(qū)動器104a晶體管105寫入電路106讀出放大器107數(shù)據(jù)輸入輸出電路108地址輸入電路109控制電路110基板偏壓電路120存儲單元121上部布線122下部布線123上部電極124電阻變化層125內(nèi)部電極126電流限制層127下部電極200存儲單元陣列201 204第1選擇晶體管211 214第2選擇晶體管221字線譯碼器·驅(qū)動器222全局位線譯碼器·驅(qū)動器223子位線選擇電路300存儲單元陣列301字線譯碼器·驅(qū)動器302全局位線譯碼器·驅(qū)動器303子位線選擇電路304基板偏壓電路311地址輸入電路312控制電路313寫入脈沖發(fā)生電路314寫入電路315數(shù)據(jù)輸入輸出電路316讀出電路400主要部分CN 101946285 A說明
401aP型阱(P型擴(kuò)散層)
402a第IN型擴(kuò)散層區(qū)域(漏極)
402b第2Ν型擴(kuò)散層區(qū)域(源極)
403a柵極絕緣膜
403b柵電極
501電阻變化元件
502雙向二極管元件
BL位線
BLB、WLB、GLB 偏壓線
GBL全局位線
Μ、MC存儲單元
WL字線
權(quán)利要求
一種非易失性存儲裝置，其特征為，具備基板；多條第1布線，相互平行地形成于上述基板上；多條第2布線，形成于上述多條第1布線的上方，以使在與上述基板的主面平行的面內(nèi)相互平行且與上述多條第1布線立體交叉；存儲單元陣列，具備多個電阻變化元件，該多個電阻變化元件對應(yīng)于上述多條第1布線及上述多條第2布線的立體交叉點(diǎn)來設(shè)置，介于上述第1布線和上述第2布線之間，根據(jù)對上述第1布線及上述第2布線間施加的電壓的極性，電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間可逆地進(jìn)行變化；選擇電路，具備第1驅(qū)動電路和第2驅(qū)動電路，通過上述第1驅(qū)動電路及上述第2驅(qū)動電路從上述存儲單元陣列中選擇至少一個電阻變化元件，該第1驅(qū)動電路具備對上述多條第1布線施加指定電壓的晶體管，該第2驅(qū)動電路具備對上述多條第2布線施加指定電壓的晶體管；基板偏壓電路，對形成有上述第1驅(qū)動電路及上述第2驅(qū)動電路所具備的上述晶體管的上述基板施加偏壓電壓；以及寫入電路，對由上述選擇電路選擇出的電阻變化元件供給寫入用的電信號；上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管形成于上述基板內(nèi)的第1導(dǎo)電型區(qū)域內(nèi)，并具備與上述第1導(dǎo)電型極性相反的第2導(dǎo)電型的第1擴(kuò)散區(qū)域、柵極以及上述第2導(dǎo)電型的第2擴(kuò)散區(qū)域；上述基板偏壓電路在對由上述選擇電路選擇出的上述電阻變化元件通過上述寫入電路供給寫入用的電信號時，針對上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管之中的至少一方，對形成有該晶體管的上述基板內(nèi)的第1導(dǎo)電型區(qū)域施加偏壓電壓，以便對于上述第1擴(kuò)散區(qū)域及上述第2擴(kuò)散區(qū)域成為正向。
2.如權(quán)利要求1所述的非易失性存儲裝置，其特征為，在由上述選擇電路選擇出的電阻變化元件的電阻值是作為從制造該電阻變化元件之 后尚未施加電壓脈沖時的電阻值的初始電阻值的情況下，上述基板偏壓電路施加上述偏壓 電壓。
3.如權(quán)利要求1或2所述的非易失性存儲裝置，其特征為，在使由上述選擇電路選擇出的電阻變化元件的電阻狀態(tài)從低電阻狀態(tài)向高電阻狀態(tài) 產(chǎn)生變化的情況下，上述基板偏壓電路施加上述偏壓電壓。
4.如權(quán)利要求1至3中任一項(xiàng)所述的非易失性存儲裝置，其特征為，在使由上述選擇電路選擇出的電阻變化元件的電阻狀態(tài)產(chǎn)生變化的寫入失敗之后，并 且對該電阻變化元件進(jìn)行追加寫入的情況下，上述基板偏壓電路施加上述偏壓電壓。
5.如權(quán)利要求1至4中任一項(xiàng)所述的非易失性存儲裝置，其特征為，在對由上述選擇電路選擇出的電阻變化元件的寫入次數(shù)達(dá)到了指定次數(shù)的情況下，上 述基板偏壓電路施加上述偏壓電壓。
6.如權(quán)利要求1至5中任一項(xiàng)所述的非易失性存儲裝置，其特征為， 上述基板內(nèi)的第1導(dǎo)電型區(qū)域是上述基板上所形成的第1導(dǎo)電型阱，上述基板偏壓電路對上述阱施加上述偏壓電壓。
7.如權(quán)利要求1至6中任一項(xiàng)所述的非易失性存儲裝置，其特征為，上述電阻變化元件包含金屬氧化物，該金屬氧化物根據(jù)對上述第1布線及上述第2布 線間供給的電壓的極性，使電阻狀態(tài)在低電阻狀態(tài)和高電阻狀態(tài)之間可逆地變化。
8.如權(quán)利要求1至6中任一項(xiàng)所述的非易失性存儲裝置，其特征為，上述多條第2布線是在與上述基板的主面平行的面內(nèi)按X方向延伸，并在與上述基板 的主面垂直的Z方向上形成為多層的多條位線，上述多條第1布線是在與上述基板的主面平行的面內(nèi)按與上述X方向正交的Y方向延 伸，并形成于上述位線間的各層上的多條字線，在上述多條位線和上述多條字線之間的各交點(diǎn)位置上，分別被該位線和該字線夾持來 形成上述電阻變化元件，在沿上述Z方向一致的每個位線群上所構(gòu)成的、字線通用的多個基本陣列面按上述Y 方向排列進(jìn)行配置，在上述各基本陣列面上，偶數(shù)層的位線被共同連接，且奇數(shù)層的位線被共同連接， 上述非易失性存儲裝置，還具備 全局位線；第1選擇開關(guān)元件及第2選擇開關(guān)元件，設(shè)置于上述各基本陣列面的每個上； 上述第1選擇開關(guān)元件用來按照偶數(shù)層選擇信號，切換控制該基本陣列面所涉及的全 局位線和在該基本陣列面上所共同連接的偶數(shù)層位線之間的電連接及非連接，上述第2選擇開關(guān)元件用來按照奇數(shù)層選擇信號，切換控制該基本陣列面所涉及的全 局位線和在該基本陣列面上所共同連接的奇數(shù)層位線之間的電連接及非連接，上述基板偏壓電路還在寫入用的電信號被供給到選擇出的上述基本陣列面所共同連 接的偶數(shù)層或奇數(shù)層的位線時，對形成有上述第1選擇晶體管及上述第2選擇晶體管的基 板施加偏壓電壓。
9.一種對非易失性存儲裝置具備的電阻變化元件進(jìn)行寫入的寫入方法，其特征為， 包含選擇步驟，使用具備對多條第1布線施加指定的電壓的晶體管的第1驅(qū)動電路和具備 對多條第2布線施加指定電壓的晶體管的第2驅(qū)動電路，從具備多個電阻變化元件的存儲 單元陣列，選擇至少一個電阻變化元件，上述多個電阻變化元件被對應(yīng)于上述多條第1布 線和上述多條第2布線之間的立體交叉點(diǎn)而設(shè)置在基板上，介于上述第1布線和上述第2 布線之間，并且電阻狀態(tài)根據(jù)經(jīng)由上述第1布線及上述第2布線供給的電壓的極性，在低電 阻狀態(tài)和高電阻狀態(tài)之間可逆地變化；基板偏壓步驟，對形成有上述第1驅(qū)動電路及上述第2驅(qū)動電路所具備的上述晶體管 的上述基板施加偏壓電壓；以及寫入步驟，對在上述選擇步驟中選擇出的電阻變化元件供給寫入用的電信號； 上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管形成于上述基板內(nèi)的第1導(dǎo)電型 區(qū)域內(nèi)，并且具備與上述第1導(dǎo)電型極性相反的第2導(dǎo)電型的第1擴(kuò)散區(qū)域、柵極以及上述 第2導(dǎo)電型的第2擴(kuò)散區(qū)域；在上述基板偏壓步驟中，在對由上述選擇步驟選擇出的上述電阻變化元件通過上述寫入步驟供給寫入用的電信號時，針對上述第1驅(qū)動電路及上述第2驅(qū)動電路具備的晶體管 中的至少一個，對形成該晶體管后的上述基板內(nèi)的第1導(dǎo)電型區(qū)域施加偏壓電壓，以使對 于上述第1擴(kuò)散區(qū)域及上述第2擴(kuò)散區(qū)域成為正向。
10.如權(quán)利要求9所述的寫入方法，其特征為，在上述基板偏壓步驟中，在上述選擇步驟中選擇出的電阻變化元件的電阻值是作為從 制造該電阻變化元件之后尚未施加電壓脈沖時的電阻值的初始電阻值的情況下，施加上述 偏壓電壓。
11.如權(quán)利要求9或10所述的寫入方法，其特征為，在上述基板偏壓步驟中，在使由上述選擇步驟選擇出的電阻變化元件的電阻狀態(tài)從低 電阻狀態(tài)向高電阻狀態(tài)變化的情況下，施加上述偏壓電壓。
12.如權(quán)利要求9至11中任一項(xiàng)所述的寫入方法，其特征為，在上述基板偏壓步驟中，在使由上述選擇步驟選擇出的電阻變化元件的電阻狀態(tài)產(chǎn)生 的寫入失敗之后，并且對該電阻變化元件進(jìn)行追加寫入的情況下，施加上述偏壓電壓。
13.如權(quán)利要求9至12中任一項(xiàng)所述的寫入方法，其特征為，上述基板偏壓步驟中，在對由上述選擇步驟選擇出的電阻變化元件的寫入次數(shù)達(dá)到了 指定次數(shù)的情況下，施加上述偏壓電壓。
全文摘要
提供一種非易失性存儲裝置(100)，可以實(shí)現(xiàn)穩(wěn)定的動作，具備電阻變化元件。非易失性存儲裝置(100)具備存儲單元(M111、M112、…)，對應(yīng)于多條字線(WL0、WL1、…)與多條位線(BL0、BL1、…)之間的立體交叉點(diǎn)來設(shè)置，根據(jù)電信號使電阻值可逆地變化；行選擇電路·驅(qū)動器(103)，具備對字線(WL0、WL1、…)施加指定電壓的晶體管(103a)；列選擇電路·驅(qū)動器(104)，具備對位線(BL0、BL1、…)施加指定的電壓的晶體管(104a)；基板偏壓電路(110)，對這些晶體管(103a、104a)的基板按正向施加偏壓電壓。
文檔編號H01L49/00GK101946285SQ20098010535
公開日2011年1月12日 申請日期2009年12月16日 優(yōu)先權(quán)日2008年12月18日
發(fā)明者東亮太郎, 村岡俊作, 青野邦年, 高木剛 申請人:松下電器產(chǎn)業(yè)株式會社