專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體集成電路，尤其是使用MOS晶體管的集成電路，已邁入高集成化。隨著高集 成化，使用于其中的MOS晶體管已微細(xì)化達(dá)納米領(lǐng)域。但隨MOS晶體管的微細(xì)化的進(jìn)展，產(chǎn) 生了難以抑制漏電流(leak current)，且為了確保必須的電流量的需求而使得電路的占有 面積無法縮小的問題。為了解決如上所述的問題，使源極、柵極、漏極配置于垂直于襯底的 方向，且使柵極環(huán)繞柱狀半導(dǎo)體層的構(gòu)造的Surrounding Gate Transistor(環(huán)繞柵極晶體 管，SGT)已有提出(例如，專利文獻(xiàn)1、專利文獻(xiàn)2、專利文獻(xiàn)3)。由于SGT是以環(huán)繞柱狀半導(dǎo)體的側(cè)面的方式設(shè)置溝道區(qū)域，故可于較小的占有面 積內(nèi)實(shí)現(xiàn)較大的柵極寬度。即，要求于較小的占有面積流動(dòng)較大的導(dǎo)通電流。而為了流動(dòng)較 大的導(dǎo)通電流，若源極、漏極、柵極的電阻高，則于源極、漏極、柵極會(huì)變得難以施加所期望 的電壓。因此，變得需要包括用以使源極、漏極、柵極低電阻化的設(shè)計(jì)的SGT制造方法。此 外，由于流動(dòng)有較大的導(dǎo)通電流，故接觸部也需要低電阻化。于以往的MOS晶體管中，柵極是通過將柵極材沉積，以光刻法將柵極圖案轉(zhuǎn)印于 襯底上的光刻膠且將柵極材蝕刻而形成。即，于以往的MOS晶體管中，柵極長度是通過柵極 圖案來設(shè)計(jì)。SGT由于柱狀半導(dǎo)體的側(cè)面為溝道區(qū)域，故對于襯底垂直地流過電流。S卩，于SGT 中，柵極長度并不由柵極圖案來設(shè)計(jì)，而是依制造方法來設(shè)計(jì)，因此會(huì)因制造方法而決定柵 極長度和柵極長度的不均。于SGT中，為了抑制隨著微細(xì)化而產(chǎn)生的漏電流的增大，而要求將柱狀半導(dǎo)體的 直徑縮小。此外，可通過進(jìn)行源極、漏極的最適化而抑制短溝道效應(yīng)且抑制漏電流的制造方 法及有其需要。SGT是與以往的MOS晶體管相同地有降低制造成本的需要。因此，要求減少制造步 驟數(shù)。通過柵極電極采用金屬而不采用多晶硅，故可抑制空乏化，且使柵極電極低電阻 化。但是，已形成金屬柵極的后續(xù)步驟卻成為需要將因金屬柵極而造成的金屬污染不斷納 入考慮的制造步驟。(專利文獻(xiàn)1)日本國特開平2-71556號公報(bào)(專利文獻(xiàn)2)日本國特開平2-188966號公報(bào)(專利文獻(xiàn)3)日本國特開平3-145761號公報(bào)。

發(fā)明內(nèi)容
(發(fā)明所欲解決的問題)因此，本發(fā)明的目的即為提供一種SGT的制造方法，其包括于柵極電極使用金屬，并已考慮金屬污染的制造步驟；且可得到具有使源極、漏極、柵極低電阻化的所需構(gòu)造、所 期望的柵極長度、源極、漏極形狀與柱狀半導(dǎo)體的直徑的SGT制造方法。(解決問題的手段)本發(fā)明的一實(shí)施方式，是一種半導(dǎo)體器件的制造方法，具有在形成于襯底上的氧化膜上，形成有平面狀半導(dǎo)體層，且于平面狀半導(dǎo)體層上形 成柱狀第1導(dǎo)電型半導(dǎo)體層的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成第2導(dǎo)電型半導(dǎo)體層的步 驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的周圍形成柵極絕緣膜及由金屬和非晶硅或多晶硅 的積層構(gòu)造所構(gòu)成的柵極電極的步驟；于柵極的上部且柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁，將絕緣膜形成側(cè)墻狀的步 驟；于柵極的側(cè)壁將絕緣膜形成側(cè)墻狀的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成第2導(dǎo)電型半導(dǎo)體層的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層所形成的第2導(dǎo)電型半導(dǎo)體層 形成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層上部形成的第2導(dǎo)電型半導(dǎo)體層形成金屬與半導(dǎo)體的 化合物的步驟；于柵極形成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成的第2導(dǎo)電型半導(dǎo)體層上 形成接觸部的步驟；及在柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成的第2導(dǎo)電型半導(dǎo)體層上形成接觸部的步
馬聚ο此外，于本發(fā)明的優(yōu)選實(shí)施方式中，從柱狀第1導(dǎo)電型半導(dǎo)體層的中心至平面狀 半導(dǎo)體層的邊緣的長度，比從柱狀第1導(dǎo)電型半導(dǎo)體層的中心至側(cè)壁為止的長度、柵極絕 緣膜的厚度、柵極電極的厚度、與在柵極的側(cè)壁形成為側(cè)墻狀的絕緣膜的厚度的和更大。此外，于本發(fā)明的優(yōu)選實(shí)施方式中，由金屬和非晶硅或多晶硅的積層構(gòu)造構(gòu)成的 柵極電極的厚度、與柵極絕緣膜的厚度的和，比在柵極的上部且為柱狀第1導(dǎo)電型半導(dǎo)體 層的上部側(cè)壁形成為側(cè)墻狀的絕緣膜的厚度更大。此外，于本發(fā)明的優(yōu)選實(shí)施方式中，柵極絕緣膜及柵極電極的金屬的膜厚，比在柵 極的上部且為柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁形成為側(cè)墻狀的絕緣膜的厚度更小。此外，于本發(fā)明的優(yōu)選實(shí)施方式中，平面狀半導(dǎo)體層為平面狀硅層，第1導(dǎo)電型半 導(dǎo)體層為第ι導(dǎo)電型硅層，第2導(dǎo)電型半導(dǎo)體層為第2導(dǎo)電型硅層。此外，于本發(fā)明的優(yōu)選實(shí)施方式中，平面狀半導(dǎo)體層為平面狀硅層，第1導(dǎo)電型半 導(dǎo)體層為P型硅層或無摻雜的硅層，第2導(dǎo)電型半導(dǎo)體層為η型硅層。此外，于本發(fā)明的優(yōu)選實(shí)施方式中，平面狀半導(dǎo)體層為平面狀硅層，第1導(dǎo)電型半 導(dǎo)體層為η型硅層或無摻雜的硅層，第2導(dǎo)電型半導(dǎo)體層為ρ型硅層。此外，本發(fā)明的優(yōu)選實(shí)施方式包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；通過墊氧化膜，于形成柱狀第1導(dǎo)電型硅層和平面狀硅層的硅層進(jìn)行閾值調(diào)整用 的雜質(zhì)注入，為了雜質(zhì)的活化及擴(kuò)散而進(jìn)行退火，將形成有柱狀第1導(dǎo)電型硅層和平面狀 硅層的硅層的雜質(zhì)分布均一化的步驟；及將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟。此外，本發(fā)明的優(yōu)選實(shí)施方式包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形 成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟；于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖 案，且于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟；將非晶硅或多晶硅以埋入形成于氧化硅膜的通孔的方式予以成膜的步驟；通過化學(xué)機(jī)械研磨而將氧化硅膜的非晶硅或多晶硅研磨而去除的步驟；通過以蝕刻將氧化硅膜去除而形成作為第2硬掩模的非晶硅或多晶硅掩模的步 驟；將非晶硅或多晶硅掩模犧牲氧化，而將非晶硅或多晶硅掩模的尺寸予以縮小的步 驟·’及將非晶硅或多晶硅掩模表面的氧化硅膜藉蝕刻予以去除的步驟。此外，本發(fā)明的優(yōu)選實(shí)施方式包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形 成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟；于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖 案，且于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟；及沉積氧化膜，且進(jìn)行回蝕，借此使貫通所述氧化硅膜的通孔的徑縮小的步驟。此外，本發(fā)明的優(yōu)選實(shí)施方式包括將為第2硬掩模的非晶硅或多晶硅掩模作為掩模，而以干蝕刻將氮化硅膜及墊氧 化膜蝕刻，而形成為第1硬掩模的氮化硅膜掩模的步驟；及將第1硬掩模及第2硬掩模作為掩模，而將柱狀第1導(dǎo)電型硅層通過干蝕刻予以 形成的步驟；而且作為第2硬掩模的非晶硅或多晶硅掩模全部被蝕刻，于干蝕刻器件中可檢測 的等離子體發(fā)射強(qiáng)度會(huì)變化，通過檢測該等離子體發(fā)射強(qiáng)度的變化，以進(jìn)行干蝕刻的終點(diǎn) 檢測，而控制柱狀第1導(dǎo)電型硅層的高度。此外，本發(fā)明的一優(yōu)選實(shí)施方式中；作為第2硬掩模的非晶硅或多晶硅掩模的厚度，比柱狀第1導(dǎo)電型硅層的高度更小。此外，本發(fā)明的優(yōu)選實(shí)施方式包括為了緩和成為溝道部的柱狀第1導(dǎo)電型硅層的側(cè)壁的凹凸、去除于干蝕刻中打入 了碳等的硅表面、以及從后續(xù)步驟的干蝕刻時(shí)所產(chǎn)生的副生成物等的污染中保護(hù)柱狀第1 導(dǎo)電型硅層，而將形成的柱狀第1導(dǎo)電型硅層予以犧牲氧化的步驟；涂布光刻膠，利用光刻法而通過光刻膠將形成在柱狀第1導(dǎo)電型硅層下部的平面 狀硅層的第2導(dǎo)電型硅層的圖案予以形成的步驟；及干蝕刻平面狀硅層，形成柱狀第1導(dǎo)電型硅層下部的平面狀硅層，且將光刻膠去 除的步驟。此外，本發(fā)明的一優(yōu)選實(shí)施方式中，將于第1導(dǎo)電型硅層犧牲氧化時(shí)所形成的犧 牲氧化膜作為穿透氧化膜而通過雜質(zhì)注入等方式而于平面狀硅層表面導(dǎo)入第2導(dǎo)電型的 雜質(zhì)，而將形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層予以形成。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，柱狀第1導(dǎo)電型硅層的柱徑比作為第1硬掩模 的氮化硅膜掩模的柱徑更小。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，在形成于柱狀第1導(dǎo)電型硅層下部的平面狀 硅層的第2導(dǎo)電型硅層形成中所使用的雜質(zhì)注入的注入角為0度至6度。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，不在柱狀第1導(dǎo)電型半導(dǎo)體層的上部注入雜 質(zhì)，而將形成于柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層予以形成。此外，在本發(fā)明的優(yōu)選的實(shí)施方式中，包括進(jìn)行硅表面的氧化、進(jìn)行氮化硅膜掩 模的蝕刻、且使氮化硅膜掩模的柱徑比柱狀第1導(dǎo)電型硅層的柱徑更小的步驟；而且，使用于之后進(jìn)行的干蝕刻而將高介電常數(shù)的柵極絕緣膜去除。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，包括以蝕刻將犧牲氧化膜去除，形成二氧化鉿(Hf02)等高介電常數(shù)的柵極絕緣膜，且 作為柵極電極而將金屬與非晶硅或多晶硅以埋入柱狀第1導(dǎo)電型硅層的方式進(jìn)行成膜的 步驟；及以化學(xué)機(jī)械研磨來研磨金屬與非晶硅或多晶硅，而將柵極電極的上表面平坦化的 步驟；而且，于化學(xué)機(jī)械研磨中，通過將為第1硬掩模的氮化硅膜作為化學(xué)機(jī)械研磨的 阻擋層而使用，即可重現(xiàn)性佳地抑制化學(xué)機(jī)械研磨的研磨量。此外，在本發(fā)明的優(yōu)選的實(shí)施方式中，包括通過將為柵極電極的金屬與非晶硅或多晶硅進(jìn)行回蝕，而形成具有所期望的柵極 長度的柵極電極的步驟；及在為柵極電極的金屬與非晶硅或多晶硅及柱狀第1導(dǎo)電型硅層的表面成膜氧化 硅膜的步驟；而且，通過該氧化硅膜而使金屬被覆蓋，即可于后續(xù)步驟中進(jìn)行處理而不需考慮 金屬污染，且由于可在濕處理或干處理中保護(hù)柵極上表面，即可抑制柵極長度的變動(dòng)和從 柵極上表面而來的對柵極絕緣膜的損傷。此外，在本發(fā)明的優(yōu)選的實(shí)施方式中，包括將從所期望的柵極電極的膜厚與柵極絕緣膜的膜厚的和減去氧化硅膜的膜厚所得的膜厚的氮化硅膜予以成膜的步驟；及通過將氮化硅膜與氧化硅膜回蝕而形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻的步驟；由于氮化硅膜側(cè)墻的膜厚與氧化硅膜側(cè)墻的膜厚的和，會(huì)成為金屬與非晶硅或多 晶硅所構(gòu)成的柵極電極的膜厚與柵極絕緣膜的膜厚的和，故通過調(diào)整氮化硅膜的成膜膜厚 及回蝕條件，即可形成所期望的膜厚的柵極電極；該半導(dǎo)體器件的制造方法還包括涂布反射防止膜層(BARC層)及光刻膠，利用光刻法而通過光刻膠形成柵極配線 圖案，以光刻膠作為掩模，將反射防止膜層(BARC層)、氧化硅膜、及作為柵極電極的非晶硅 或多晶硅蝕刻，而形成柵極電極及柵極配線的步驟；將柱狀第1導(dǎo)電型硅層上部的氮化硅膜及氧化硅膜側(cè)墻與氮化硅膜側(cè)墻通過干 蝕刻或濕蝕刻予以去除的步驟；將氧化硅膜與氮化硅膜成膜，回蝕氮化硅膜，蝕刻氧化硅膜，將形成于柱狀第1導(dǎo) 電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層及柱狀第1導(dǎo)電型硅層的上部露出，將氧化 硅膜側(cè)墻與氮化硅膜側(cè)墻形成于柵極電極的上部和柱狀第1導(dǎo)電型硅層的上部側(cè)壁，且于 柵極電極的側(cè)壁形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻即形成絕緣膜側(cè)墻的步驟；通過雜質(zhì)注入等于柱狀第1導(dǎo)電型硅層的上部導(dǎo)入第2導(dǎo)電型的雜質(zhì)，而于柱狀 第1導(dǎo)電型硅層的上部形成第2導(dǎo)電型硅層的步驟；及通過濺鍍鎳(Ni)或鈷(Co)等金屬膜、且施加熱處理，而將形成于柱狀第1導(dǎo)電型 硅層下部的平面狀硅層的第2導(dǎo)電型硅層和形成于柱狀第1導(dǎo)電型硅層上部的第2導(dǎo)電型 硅層的表面進(jìn)行金屬與半導(dǎo)體的化合物化，且去除未反應(yīng)的金屬膜，借此于形成在柱狀第1 導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層、和形成在柱狀第1導(dǎo)電型硅層的上部的 第2導(dǎo)電型硅層上，形成金屬與半導(dǎo)體的化合物的步驟；而，而通過氧化硅膜側(cè)墻與氮化硅膜側(cè)墻，使柵極電極和形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層、和形成在柱狀 第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層分離；故可防止因金屬與半導(dǎo)體的化合物所導(dǎo)致的柵極電極、與形成在柱狀第1導(dǎo)電型硅 層下部的平面狀硅層的第2導(dǎo)電型硅層和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型 硅層之間的短路；而且，通過將柱狀第1導(dǎo)電型硅層上部的側(cè)壁以氮化硅膜覆蓋，而控制從柱狀第1 導(dǎo)電型硅層的側(cè)壁而來的金屬與半導(dǎo)體的化合物化。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，包括將氮化硅膜等予以成膜作為接觸阻擋層的步驟；成膜氧化硅膜作為層間膜后，以化學(xué)機(jī)械研磨將其平坦化的步驟；于形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層上、柵極電極 上、形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層上，通過蝕刻而形成接觸孔的步 驟；于接觸孔將鉭(Ta)或氮化鉭(TaN)或鈦(Ti)或氮化鈦(TiN)等阻障金屬予以成 膜后，將鎢(W)、或銅(Cu)及含銅合金等金屬通過濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研磨 而形成接觸插塞的步驟；
將碳化硅(SiC)等第1層配線的蝕刻阻擋層予以成膜，且接著將作為第1配線層 的層間膜的低介電常數(shù)膜成膜的步驟；及圖案化第1層配線，且形成第1配線層的溝圖案，將鉭(Ta)或氮化鉭(TaN)、或鈦 (Ti)或氮化鈦(TiN)等阻障金屬予以成膜后，將鎢(W)、或銅(Cu)及含銅合金等金屬通過 濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研磨而形成第1層配線的步驟。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，在柱狀硅層上部的接觸孔與柵極配線上的接觸孔的層間膜蝕刻步驟后，進(jìn)行柱狀 硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，在柱狀硅層下部的平面狀硅層上的接觸孔的 層間膜蝕刻步驟后，進(jìn)行柱狀硅層上部的接觸孔與柵極配線上的接觸孔的層間膜蝕刻步 驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻。此外，在本發(fā)明的優(yōu)選實(shí)施方式中，在柱狀硅層上部的接觸孔的層間膜蝕刻步驟 后，進(jìn)行柵極配線上的接觸孔、與柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步 驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻。此外，在本發(fā)明的優(yōu)選的實(shí)施方式中，在柵極配線上的接觸孔與柱狀硅層下部的 平面狀硅層上的接觸孔的層間膜蝕刻步驟后，進(jìn)行柱狀硅層上部的接觸孔的層間膜蝕刻步 驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面狀硅 層上的接觸孔的接觸阻擋層予以蝕刻。(發(fā)明效果)本發(fā)明是一種半導(dǎo)體器件的制造方法，具有在形成于襯底上的氧化膜上，形成有平面狀半導(dǎo)體層，且于平面狀半導(dǎo)體層上形 成柱狀第1導(dǎo)電型半導(dǎo)體層的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成第2導(dǎo)電型半導(dǎo)體層的步 驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的周圍形成柵極絕緣膜及由金屬和非晶硅或多晶硅 的積層構(gòu)造所構(gòu)成的柵極電極的步驟；于柵極的上部且柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁，將絕緣膜形成側(cè)墻狀的步 驟；于柵極的側(cè)壁將絕緣膜形成側(cè)墻狀的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成第2導(dǎo)電型半導(dǎo)體層的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成的第2導(dǎo)電型半導(dǎo)體層形 成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層上部形成的第2導(dǎo)電型半導(dǎo)體層形成金屬與半導(dǎo)體的化合物的步驟；于柵極形成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成的第2導(dǎo)電型半導(dǎo)體層上 形成接觸部的步驟；及在柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成的第2導(dǎo)電型半導(dǎo)體層上形成接觸部的步
馬聚ο借此，可以提供一種SGT的制造方法，包括于柵極電極使用金屬且經(jīng)考慮金屬污染的制造步驟；且可獲得源極、漏極、柵極的低電阻化所需的構(gòu)造和所期望的柵極長度、源極、漏 極形狀、以及柱狀半導(dǎo)體的直徑。此外，于本發(fā)明中，從柱狀第1導(dǎo)電型半導(dǎo)體層的中心至平面狀半導(dǎo)體層的邊緣 的長度，比從柱狀第1導(dǎo)電型半導(dǎo)體層的中心至側(cè)壁為止的長度、柵極絕緣膜的厚度、柵極 電極的厚度、與在柵極的側(cè)壁形成為側(cè)墻狀的絕緣膜的厚度的和更大。借此，可于形成在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層的第2導(dǎo)電型 半導(dǎo)體層，形成金屬與半導(dǎo)體的化合物，而能將形成在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平 面狀半導(dǎo)體層的第2導(dǎo)電型半導(dǎo)體層予以低電阻化。此外，于本發(fā)明中，由金屬和非晶硅或多晶硅的積層構(gòu)造構(gòu)成的柵極電極的厚度、 與柵極絕緣膜的厚度的和，比在柵極的上部且為柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁的形成為側(cè)墻狀的絕 緣膜的厚度更大。借此，可于柵極電極形成金屬與半導(dǎo)體的化合物，而能使柵極電極低電阻化。此外，于本發(fā)明中，柵極絕緣膜及柵極電極的金屬的膜厚，比于柵極的上部且為柱 狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁的形成為側(cè)墻狀的絕緣膜的厚度更小。借此，可防止因柵極電極的金屬所導(dǎo)致的污染。此外，本發(fā)明包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形 成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；通過墊氧化膜，于形成柱狀第1導(dǎo)電型硅層和平面狀硅層的硅層進(jìn)行閾值調(diào)整用 的雜質(zhì)注入，為了雜質(zhì)的活化及擴(kuò)散而進(jìn)行退火，將形成有柱狀第1導(dǎo)電型硅層和平面狀 硅層的硅層的雜質(zhì)分布均一化的步驟；及將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟，借此，為了將在后續(xù)步驟中成膜的氮化硅膜與硅之間的應(yīng)力緩和而成膜的墊氧化 膜也使用作為雜質(zhì)注入時(shí)的穿透氧化膜，故可削減制造步驟數(shù)量，且降低制造成本。此外，本發(fā)明包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形 成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟；
于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖 案，且于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟；將非晶硅或多晶硅以埋入形成于氧化硅膜的通孔的方式予以成膜的步驟；通過化學(xué)機(jī)械研磨而將氧化硅膜的非晶硅或多晶硅研磨而去除的步驟；通過以蝕刻將氧化硅膜去除而形成作為第2硬掩模的非晶硅或多晶硅掩模的步 驟；將非晶硅或多晶硅掩模犧牲氧化，而將非晶硅或多晶硅掩模的尺寸予以縮小的步 驟·’及將非晶硅或多晶硅掩模表面的氧化硅膜藉蝕刻予以去除的步驟。借此，可以縮小后來形成的柱狀第1導(dǎo)電型硅層的柱徑，因此可抑制晶體管的短 溝道效應(yīng)且減低漏電流。此外，本發(fā)明包括于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形 成，在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟；于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖 案，且于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟；及沉積氧化膜，且進(jìn)行回蝕，借此使貫通所述氧化硅膜的通孔的徑縮小的步驟。借此，可以縮小后來形成的柱狀第1導(dǎo)電型硅層的柱徑，因此可抑制晶體管的短 溝道效應(yīng)且減低漏電流。此外，本發(fā)明包括將作為第2硬掩模的非晶硅或多晶硅掩模作為掩模，而以干蝕刻將氮化硅膜及墊 氧化膜蝕刻，而形成為第1硬掩模的氮化硅膜掩模的步驟；及將第1硬掩模及第2硬掩模作為掩模，而將柱狀第1導(dǎo)電型硅層通過干蝕刻予以 形成的步驟。借此，作為第2硬掩模的非晶硅或多晶硅掩模全部被蝕刻，于干蝕刻器件中可檢 測的等離子體發(fā)射強(qiáng)度會(huì)變化，通過檢測該等離子體發(fā)射強(qiáng)度的變化，可進(jìn)行干蝕刻的終 點(diǎn)檢測，進(jìn)而控制柱狀第1導(dǎo)電型硅層的高度。此外，本發(fā)明中，作為第2硬掩模的非晶硅或多晶硅掩模的厚度，比柱狀第1導(dǎo)電 型硅層的高度更小，借此可以進(jìn)行干蝕刻的終點(diǎn)檢測。此外，本發(fā)明包括為了緩和成為溝道部的柱狀第1導(dǎo)電型硅層的側(cè)壁的凹凸、去除于干蝕刻中打入 有碳等的硅表面、以及從后續(xù)步驟的干蝕刻時(shí)所產(chǎn)生的副生成物等的污染中保護(hù)柱狀第1 導(dǎo)電型硅層，而將形成的柱狀第1導(dǎo)電型硅層予以犧牲氧化的步驟；涂布光刻膠，利用光刻法而通過光刻膠將形成在柱狀第1導(dǎo)電型硅層下部的平面 狀硅層的第2導(dǎo)電型硅層的圖案予以形成的步驟；及
干蝕刻平面狀硅層，形成柱狀第1導(dǎo)電型硅層下部的平面狀硅層，且將光刻膠去 除的步驟。借此，由于將通過犧牲氧化所形成的氧化膜使用作為第1導(dǎo)電型硅層保護(hù)膜，故 可削減制造步驟數(shù)量而降低制造成本。此外，本發(fā)明中，將于第1導(dǎo)電型硅層犧牲氧化時(shí)所形成的犧牲氧化膜作為穿透氧化膜而通過雜 質(zhì)注入等方式而于平面狀硅層表面導(dǎo)入第2導(dǎo)電型的雜質(zhì)，而將形成在柱狀第1導(dǎo)電型硅 層下部的平面狀硅層的第2導(dǎo)電型硅層予以形成。借此，由于將通過犧牲氧化所形成的氧化膜使用作為第1導(dǎo)電型硅層保護(hù)膜，且 也使用作為雜質(zhì)注入時(shí)的穿透氧化膜，故可削減制造步驟數(shù)量而降低制造成本。此外，本發(fā)明中柱狀第1導(dǎo)電型硅層的柱徑比作為第1硬掩模的氮化硅膜掩模的 柱徑更小，借此，可防止于注入時(shí)雜質(zhì)從第1導(dǎo)電型硅層的側(cè)壁打入。此外，在本發(fā)明中，在形成于柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型 硅層形成中所使用的雜質(zhì)注入的注入角為O度至6度。借此，可防止于注入時(shí)雜質(zhì)從柱狀第1導(dǎo)電型硅層的側(cè)壁打入。此外，在本發(fā)明中，不在柱狀第1導(dǎo)電型半導(dǎo)體層的上部注入雜質(zhì)，而將形成于柱 狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層予以形成。借此，由于可輕易地將柱狀第1導(dǎo)電型硅層上部、柱狀第1導(dǎo)電型硅層下部的平面 狀硅層的注入條件最佳化，故可抑制短溝道效應(yīng)而抑制漏電流。此外，在本發(fā)明中，包括進(jìn)行硅表面的氧化、進(jìn)行氮化硅膜掩模的蝕刻、且使氮化 硅膜掩模的柱徑比柱狀第1導(dǎo)電型硅層的柱徑更小的步驟。借此，可使用于之后進(jìn)行的干蝕刻而將高介電常數(shù)的柵極絕緣膜去除。此外，在本發(fā)明中，包括以蝕刻將犧牲氧化膜去除，形成二氧化鉿(Hf02)等高介電常數(shù)的柵極絕緣膜，且 作為柵極電極而將金屬與非晶硅或多晶硅以埋入柱狀第1導(dǎo)電型硅層的方式進(jìn)行成膜的 步驟；及以化學(xué)機(jī)械研磨來研磨金屬與非晶硅或多晶硅，而將柵極電極的上表面平坦化的步驟。借此，于化學(xué)機(jī)械研磨中，通過將為第1硬掩模的氮化硅膜作為化學(xué)機(jī)械研磨的 阻擋層而使用，即可以良好重現(xiàn)性抑制化學(xué)機(jī)械研磨的研磨量。此外，在本發(fā)明中，包括通過將為柵極電極的金屬與非晶硅或多晶硅進(jìn)行回蝕，而形成具有所期望的柵極 長度的柵極電極的步驟；及在為柵極電極的金屬與非晶硅或多晶硅及柱狀第1導(dǎo)電型硅層的表面成膜氧化 硅膜的步驟。借此，由于以該氧化硅膜覆蓋金屬，即可于后續(xù)步驟中進(jìn)行處理而不需考慮金屬 污染，且由于可在濕處理或干處理中保護(hù)柵極上表面，即可抑制柵極長度的變動(dòng)和從柵極 上表面而來的對柵極絕緣膜的損傷。此外，在本發(fā)明中，包括
將從所期望的柵極電極的膜厚與柵極絕緣膜的膜厚的和減去氧化硅膜的膜厚所 得的膜厚的氮化硅膜予以成膜的步驟；及通過將氮化硅膜與氧化硅膜回蝕而形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻的步驟。借此，由于氮化硅膜側(cè)墻的膜厚與氧化硅膜側(cè)墻的膜厚的和，會(huì)成為金屬與非晶 硅或多晶硅所構(gòu)成的柵極電極的膜厚與柵極絕緣膜的膜厚的和，故通過調(diào)整氮化硅膜的成 膜膜厚及回蝕條件，即可形成所期望的膜厚的柵極電極；此外，該半導(dǎo)體器件的制造方法還包括涂布反射防止膜層(BARC層)及光刻膠，利用光刻法而通過光刻膠形成柵極配線 圖案，以光刻膠作為掩模，將反射防止膜層(BARC層)、氧化硅膜、及作為柵極電極的非晶硅 或多晶硅蝕刻，而形成柵極電極及柵極配線的步驟；將柱狀第1導(dǎo)電型硅層上部的氮化硅膜及氧化硅膜側(cè)墻與氮化硅膜側(cè)墻通過干 蝕刻或濕蝕刻予以去除的步驟；將氧化硅膜與氮化硅膜成膜，回蝕氮化硅膜，蝕刻氧化硅膜，將形成于柱狀第1導(dǎo) 電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層及柱狀第1導(dǎo)電型硅層的上部露出，將氧化 硅膜側(cè)墻與氮化硅膜側(cè)墻形成于柵極電極的上部和柱狀第1導(dǎo)電型硅層的上部側(cè)壁，且于 柵極電極的側(cè)壁形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻即形成絕緣膜側(cè)墻的步驟；通過雜質(zhì)注入等于柱狀第1導(dǎo)電型硅層的上部導(dǎo)入第2導(dǎo)電型的雜質(zhì)，而于柱狀 第1導(dǎo)電型硅層的上部形成第2導(dǎo)電型硅層的步驟；及通過濺鍍鎳(Ni)或鈷(Co)等金屬膜、且施加熱處理，而將形成于柱狀第1導(dǎo)電型 硅層下部的平面狀硅層的第2導(dǎo)電型硅層和形成于柱狀第1導(dǎo)電型硅層上部的第2導(dǎo)電型 硅層的表面予以金屬與半導(dǎo)體的化合物化，且去除未反應(yīng)的金屬膜，借此于形成在柱狀第1 導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層、和形成在柱狀第1導(dǎo)電型硅層的上部的 第2導(dǎo)電型硅層上，形成金屬與半導(dǎo)體的化合物的步驟；借此，由于通過氧化硅膜側(cè)墻與氮化硅膜側(cè)墻，而使柵極電極和形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層、 和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層分離；故可防止因金屬與半導(dǎo)體的化合物所導(dǎo)致的柵極電極、與形成在柱狀第1導(dǎo)電型 硅層下部的平面狀硅層的第2導(dǎo)電型硅層和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電 型硅層之間的短路；而且，通過將柱狀第1導(dǎo)電型硅層上部的側(cè)壁以氮化硅膜覆蓋，而可控制從柱狀 第1導(dǎo)電型硅層的側(cè)壁而來的金屬與半導(dǎo)體的化合物化。此外，在本發(fā)明中，包括將氮化硅膜等予以成膜作為接觸阻擋層的步驟；成膜氧化硅膜作為層間膜后，以化學(xué)機(jī)械研磨將其平坦化的步驟；于形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層上、柵極電極 上、形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層上，通過蝕刻而形成接觸孔的步驟；于接觸孔將鉭(Ta)或氮化鉭(TaN)、或鈦(Ti)或氮化鈦(TiN)等阻障金屬予以成 膜后，將鎢(W)、或銅(Cu)及含銅合金等金屬通過濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研磨 而形成接觸插塞的步驟；
將碳化硅(SiC)等第1層配線的蝕刻阻擋層予以成膜，且接著將作為第1配線層 的層間膜的低介電常數(shù)膜成膜的步驟；及圖案化第1層配線，且形成第1配線層的溝圖案，將鉭(Ta)或氮化鉭(TaN)、或鈦 (Ti)或氮化鈦(TiN)等阻障金屬予以成膜后，將鎢(W)、或銅(Cu)及含銅合金等金屬通過 濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研磨而形成第1層配線的步驟。借此，可以實(shí)現(xiàn)接觸部的低電阻化。此外，在本發(fā)明中，在柱狀硅層上部的接觸孔與柵極配線上的接觸孔的層間膜蝕 刻步驟后，進(jìn)行柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻，借此，可進(jìn)行柱狀硅層上部的接觸孔與柵極配線上的接觸孔的蝕刻條件的最佳 化，也可進(jìn)行柱狀硅層下部的平面狀硅層上的接觸孔的蝕刻條件的最佳化。此外，在本發(fā)明中，在柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟 后，進(jìn)行柱狀硅層上部的接觸孔與柵極配線上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻。借此，可進(jìn)行柱狀硅層上部的接觸孔與柵極配線上的接觸孔的蝕刻條件的最佳 化，也可進(jìn)行柱狀硅層下部的平面狀硅層上的接觸孔的蝕刻條件的最佳化。此外，在本發(fā)明中，在柱狀硅層上部的接觸孔的層間膜蝕刻步驟后，進(jìn)行柵極配線 上的接觸孔、與柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻，借此，可進(jìn)行柱狀硅層上部的接觸孔的蝕刻條件的最佳化，也可進(jìn)行柵極配線上的接觸孔與柱狀硅層下部的平面狀硅層上的接觸孔的蝕刻 條件的最佳化。此外，在本發(fā)明中，在柵極配線上的接觸孔與柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻 步驟后，進(jìn)行柱狀硅層上部的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面 狀硅層上的接觸孔的接觸阻擋層予以蝕刻。借此，可進(jìn)行柱狀硅層上部的接觸孔的蝕刻條件的最佳化，也可進(jìn)行柵極配線上的接觸孔與柱狀硅層下部的平面狀硅層上的接觸孔的蝕刻 條件的最佳化。


圖1為本發(fā)明半導(dǎo)體器件的制造方法的步驟說明圖。
圖2(a)為表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖2(b)為表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖,圖3(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖3(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖4(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖4(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖5(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖5(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖6(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖6(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖7(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖7(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖8(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖8(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖9(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖9(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖10(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖10(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖11 (a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖11 (b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖12(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖12(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖13(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖13(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖14(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖14(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖15(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖15(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖16(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖16(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖17(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖17(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖18(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖18(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖19(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖19(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖20(a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。圖20(b)表示本發(fā)明的半導(dǎo)體器件的制造例的A-A’剖面步驟圖。圖21 (a)表示本發(fā)明的半導(dǎo)體器件的制造例的平面圖。
此外，于注入時(shí)若從柱狀硅層113的側(cè)壁將雜質(zhì)打入則會(huì)成為晶體管特性變動(dòng)的 重要因素。因此，比起為氮化膜130的寬度的Wn而言，柱狀硅柱的寬度Wpl、Wp2必須要更 小。且，Wpl為柱狀硅層下部的寬度，Wp2為柱狀硅層上部的寬度。此外，在注入時(shí)為了不從柱狀硅層113的側(cè)壁打入雜質(zhì)，故優(yōu)選為以較小的角度， 即0至6度將雜質(zhì)注入。此外，本步驟中是通過于柱狀硅層113上所形成的氮化硅膜130，而不進(jìn)行朝柱狀 硅層113上部的注入。雖對于N+源極擴(kuò)散層200的注入優(yōu)選為以0度注入，但由于之后朝 形成于柱狀硅層113的上部的漏極擴(kuò)散層的注入是與柵極電極自我整合地形成，故優(yōu)選為 以有角度的方式進(jìn)行注入。如上所述，通過將朝形成于平面狀硅層的源極擴(kuò)散層、與朝形成 于柱狀硅層上部的漏極擴(kuò)散層的注入分別進(jìn)行，即可輕易地將各個(gè)的注入條件最佳化，而 可抑止短溝道效應(yīng)且抑止漏電流。參照圖17，進(jìn)行硅表面的氧化而形成氧化膜124，且通過濕蝕刻而使氮化膜130變 細(xì)。也可于氧化前進(jìn)行洗凈。此外，也可于氧化后測定膜厚。(圖1步驟49、50、51、52)。該 步驟是為了于圖22中使用干蝕刻將高介電常數(shù)(以下簡稱high-K)柵極絕緣膜去除，其有 需要使氮化膜130寬度Wn比硅柱113的寬度Wpl、Wp2更小。參照圖18，以氫氟酸等進(jìn)行濕蝕刻而將犧牲氧化膜123、氧化膜124予以去除(圖 1步驟53)。參照圖19，形成HfSiO或HfSiON來作為high-K柵極絕緣膜。于絕緣膜形成前，也 可進(jìn)行洗凈。此外，于形成后，也可進(jìn)行熱處理(圖1步驟54、55、56)。參照圖20，而將金屬147與非晶硅(或多晶硅)141埋入柱狀硅層113進(jìn)行成膜作 為柵極導(dǎo)電膜。也可在沉積非晶硅(或多晶硅)后測定其膜厚(圖1步驟57、58、59)。將 金屬以非晶硅(或多晶硅)覆蓋而使其成為金屬、與非晶硅(或多晶硅)的積層構(gòu)造，借此 而可使用以往所用的非晶硅(或多晶硅)用的器件。參照圖21，以CMP研磨金屬147與非晶硅(或多晶硅)141而將柵極導(dǎo)電膜的上表 面平坦化。于CMP中，通過將為第1硬掩模的氮化硅膜130使用作為CMP的阻擋層，即可以 良好再現(xiàn)性控制CMP研磨量(圖1步驟60)。參照圖22，通過蝕刻作為柵極導(dǎo)電膜的金屬147與非晶硅(或多晶硅)141而決定 柵極長度。此時(shí)，high-K柵極絕緣膜也會(huì)被蝕刻(圖1步驟61)。參照圖23，在作為柵極導(dǎo)電膜的金屬147與非晶硅(或多晶硅)141及硅柱113的 表面使氧化硅膜125成膜。通過該氧化硅膜125而覆蓋金屬147即可在后續(xù)步驟中進(jìn)行處 理而不用考慮金屬污染。此外，由于在濕處理或干處理中保護(hù)柵極的上表面，故可以抑制柵 極長度的變動(dòng)即柵極長度的不均以及來自于柵極上面對柵極絕緣膜145的損傷(圖1步驟 62)。參照圖24，成膜氮化硅膜131，使其比金屬的膜厚更厚、比所期望的柵極電極的膜 厚更厚。成膜后也可測定氮化膜厚(圖1步驟63、64)。參照圖25，通過回蝕氮化硅膜131而形成氮化硅膜131側(cè)墻。此時(shí)，氧化硅膜125 也被蝕刻。此外，當(dāng)蝕刻后，進(jìn)行有機(jī)物去除、形狀測定也可(圖1步驟65、66、67)。由于氮 化硅膜側(cè)墻131的膜厚與氧化硅膜的膜厚的和，即為由金屬147與非晶硅(或多晶硅)所 成的柵極電極141所形成的柵極電極的膜厚與high-K柵極絕緣膜的膜厚的和，故通過調(diào)整氮化硅膜131的成膜膜厚及回蝕條件，即可形成所期望的膜厚的柵極電極。參照圖26，涂布BARC層161及光刻膠160，利用光刻法通過光刻膠160形成柵極 配線圖案。于圖案形成后，也可進(jìn)行輪廓(overlay)誤差測定、尺寸測定、以及檢查。(圖1 步驟 68、69、70、71、72。)參照圖27，以光刻膠160作為掩模，將BARC層161、作為柵極導(dǎo)電膜的非晶硅(或 多晶硅)141、作為柵極導(dǎo)電膜的金屬147、以及high-K柵極絕緣膜予以蝕刻而形成柵極電 極141a及柵極配線141b，且去除光刻膠及BARC層。之后，也可進(jìn)行形狀測定(圖1步驟 73、74、75、76、77、78)。參照圖28，將柱狀硅113上部的氮化硅膜130及氮化硅膜側(cè)墻131及氧化硅膜 121,125及平面狀硅層上部的氧化膜124以干蝕刻或濕蝕刻予以去除(圖1步驟79)。當(dāng) 以干蝕刻去除氮化硅膜后，通過以濕蝕刻去除氧化硅膜，可以抑制對于柵極絕緣膜的損傷。參照圖29，將氧化硅膜127與氮化硅膜132予以成膜。成膜后，也可測定膜厚(圖 1 步驟 80、81、82)。參照圖30，回蝕氮化硅膜132，蝕刻氧化硅膜127，使N+源極擴(kuò)散層200的上表面 及柱狀硅113上部的表面露出，將柱狀硅層113的側(cè)壁及柵極141的側(cè)壁以氮化硅膜133、 134即絕緣膜側(cè)墻覆蓋。蝕刻后，也可進(jìn)行有機(jī)物去除、形狀測定(圖1步驟83、84、85)。 由于通過該氮化膜133、134可將于柵極電極141與源極擴(kuò)散層200及后來形成于柱狀硅上 部的N+漏極擴(kuò)散層予以分離，故可防止由硅化物而引起的柵極電極147、141與源極擴(kuò)散層 200及漏極擴(kuò)散層的短路。此外，通過使柵極絕緣膜及柵極電極的金屬的膜厚比該絕緣膜側(cè) 墻的厚度更小，可防止在之后的步驟中因柵極電極的金屬所導(dǎo)致的污染。此外，通過將柱狀硅113上部的側(cè)壁以氮化膜134覆蓋，可控制來自于柱狀硅層 113的側(cè)壁的硅化物化。該氮化硅膜133、134為氧化硅膜時(shí)，由于會(huì)被洗凈、剝離步驟或硅化物化前處理 所使用的氫氧酸蝕刻掉，因此優(yōu)選為氮化硅膜等不會(huì)溶于氫氟酸的膜體。參照圖31，通過雜質(zhì)注入等而于柱狀硅層113的上部導(dǎo)入P或As等雜質(zhì)，而形成 N+漏極擴(kuò)散層201。于導(dǎo)入雜質(zhì)后，也可進(jìn)行活化(圖1步驟86、87)。參照圖32，濺鍍Ni或Co等金屬膜，且以施加熱處理而將源極200、漏極201表面 形成金屬與半導(dǎo)體的化合物即硅化物，通過將未反應(yīng)的金屬膜去除而形成漏極擴(kuò)散層201 上的硅化物層152、以及源極擴(kuò)散層200上的硅化物層153。也可在在形成硅化物層前將氧 化膜剝離(圖1步驟88、89、90、91)。通過于包圍柱狀硅層的柵極電極141上形成硅化物層151，可減少柵極電極141的 寄生電阻。為了于柵極電極141上形成硅化物層151，在柵極電極141的膜厚Wg與柵極絕 緣膜的膜厚Wox、及氧化硅膜與氮化硅膜的膜厚Ws的膜厚中，只要成為Wg+Wox > Ws的關(guān) 系，而使柵極電極141的表面露出即可。參照圖33，成膜氮化硅膜等作為接觸阻擋層135(圖1步驟92)。參照圖34，作為層間膜126而將氧化硅膜成膜后，即通過CMP而進(jìn)行平坦化。也可 于成膜后測定膜厚。此外，也可于平坦化后測定膜厚。此外，也可測定氮化膜厚(圖1步驟 93、94、95、96、97)。參照圖35，于柱狀硅層113上部的漏極擴(kuò)散層201上、柵極配線141b上、及源極擴(kuò)散層200上蝕刻形成接觸孔。在蝕刻形成接觸孔前，進(jìn)行接觸掩模曝光。此外，也可進(jìn)行 尺寸測定、輪廓(overley)誤差計(jì)測、檢查。此外，在形成接觸孔后，進(jìn)行等離子體光刻膠剝 離。之后，也可進(jìn)行洗凈、尺寸測定、氧化膜厚測定、檢查、晶圓容器交換(圖1步驟98、99、 100、101、102、103、104、105、106、107、108、109、110)。此外，參照圖41，柱狀硅層上部的接觸孔與柵極配線上的接觸孔的蝕刻深度與柱 狀硅層下部的平面狀硅層上的接觸孔的蝕刻深度不同，因此，進(jìn)行柱狀硅層上部的接觸孔 與柵極配線上的接觸孔的層間膜的蝕刻，參照圖42，以光刻膠162為掩模，進(jìn)行柱狀硅層下 部的平面狀硅層上的接觸孔的層間膜的蝕刻，且在層間膜的蝕刻后也可將接觸阻擋層予以 蝕刻。另外，參照圖43，進(jìn)行柱狀硅層上部的接觸孔的層間膜的蝕刻，參照圖44，進(jìn)行柵極 配線上接觸孔與柱狀硅層下部的平面狀硅層上接觸孔的層間膜蝕刻，于層間膜的蝕刻后， 也可蝕刻接觸阻擋層。通過將柱狀硅層上部的接觸孔的層間膜的蝕刻、與柵極配線上的接觸孔與柱狀硅 層下部的平面狀硅層上的接觸孔的層間膜的蝕刻個(gè)別進(jìn)行，而可進(jìn)行柱狀硅層上部的接觸 孔的蝕刻條件的最佳化、和柵極配線上的接觸孔與柱狀硅層下部的平面狀硅層上的接觸孔 的蝕刻條件的最佳化。參照圖36，于接觸孔使作為阻障金屬171的鉭(Ta)或氮化鉭(TaN)等成膜后，通 過濺鍍或鍍覆而使銅(Cu) 170成膜，且通過CMP而形成接觸部172、173、174。也可使用鈦 (Ti)或氮化鈦(TiN)作為阻障金屬。此外，也可使用鎢(W)。另外，也可使用含有銅的合金。 也可于成膜后進(jìn)行背面處理、檢查、熱處理。此外，也可于CMP后進(jìn)行檢查(圖1步驟111、 112、113、114、115、116、117)。參照圖37，成膜SiC(碳化硅)180作為第1層配線的蝕刻阻擋層，且接著成膜作為 第1配線層的層間膜的Low-k膜190。此時(shí)，也可測定膜厚，進(jìn)行檢查(圖1步驟118、119、 120、121)。接著，將第1層配線圖案化，而形成第1配線層的溝圖案。于圖案化后，也可進(jìn)行 尺寸測定、輪廓誤差測定、檢查。于溝圖案形成后，也可進(jìn)行等離子體光刻膠剝離、檢查(圖 1 步驟 122、123、124、125、126、127、128、129)。接著，為阻障金屬 175 的 Ta 或 TaN 成膜后， 通過濺鍍或鍍覆將Cu 176成膜，且以CMP形成第1層配線177、178、179。也可使用鈦(Ti) 或氮化鈦(TiN)來作為阻障金屬。此外，也可使用鎢(W)。此外，也可使用含銅的合金。成 膜后，也可進(jìn)行背面處理、檢查、熱處理。此外，CMP后也可進(jìn)行檢查(圖1步驟130、131、 132、133、134、135、136)。其后，也可進(jìn)行氮化膜沉積、層間絕緣膜沉積、層間絕緣膜厚測定(圖1步驟137、 138,139)。另外，也可進(jìn)行墊導(dǎo)孔掩模(pad via mask)曝光、尺寸測定、輪廓誤差測定、檢查、 墊導(dǎo)孔蝕刻、等離子體光刻膠剝離、蝕刻后洗凈、尺寸測定、氧化膜厚測定、檢查、金屬前洗 凈、晶圓容器交換、鋁沉積、背面處理、墊鋁曝光、輪廓誤差測定、尺寸測定、檢查、墊鋁蝕刻、 等離子體光刻膠剝離、金屬蝕刻后洗凈、光學(xué)檢查、SEM檢查、氧化膜厚測定、絕緣膜沉積、絕 緣膜厚測定、絕緣膜曝光、光學(xué)檢查、絕緣膜蝕刻、等離子體光刻膠剝離、絕緣膜洗凈、檢查、 熱處理(圖 1 步驟 140、141、142、143、144、145、146、147、148、149、150、151、152、153、154、 155、156、157、158、159、160、161、162、163、164、165、166、167、168、169、170、171、172、173、 174、175、176、177、178、179)。
也可于墊導(dǎo)孔之前進(jìn)行多層配線。
權(quán)利要求
一種半導(dǎo)體器件的制造方法，其特征在于，具有在形成于襯底上的氧化膜上，形成有平面狀半導(dǎo)體層，且于所述平面狀半導(dǎo)體層上形成柱狀第1導(dǎo)電型半導(dǎo)體層的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成第2導(dǎo)電型半導(dǎo)體層的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的周圍形成柵極絕緣膜及由金屬和非晶硅或多晶硅的積層構(gòu)造所構(gòu)成的柵極電極的步驟；于柵極的上部且柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁，將絕緣膜形成側(cè)墻狀的步驟；于柵極的側(cè)壁將絕緣膜形成側(cè)墻狀的步驟；于柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成第2導(dǎo)電型半導(dǎo)體層的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層所形成的第2導(dǎo)電型半導(dǎo)體層形成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層上部形成的第2導(dǎo)電型半導(dǎo)體層形成金屬與半導(dǎo)體的化合物的步驟；于柵極形成金屬與半導(dǎo)體的化合物的步驟；在柱狀第1導(dǎo)電型半導(dǎo)體層下部的平面狀半導(dǎo)體層形成的第2導(dǎo)電型半導(dǎo)體層上形成接觸部的步驟；及在柱狀第1導(dǎo)電型半導(dǎo)體層的上部形成的第2導(dǎo)電型半導(dǎo)體層上形成接觸部的步驟。
2.如權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，從柱狀第1導(dǎo)電型半導(dǎo)體 層的中心至平面狀半導(dǎo)體層的邊緣的長度，比從柱狀第1導(dǎo)電型半導(dǎo)體層的中心至側(cè)壁為 止的長度、柵極絕緣膜的厚度、柵極電極的厚度、與在柵極的側(cè)壁形成為側(cè)墻狀的絕緣膜的 厚度的和更大。
3.如權(quán)利要求1或2所述的半導(dǎo)體器件的制造方法，其特征在于，由金屬和非晶硅或多 晶硅的積層構(gòu)造構(gòu)成的柵極電極的厚度、與柵極絕緣膜的厚度的和，比在柵極的上部且為 柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁形成為側(cè)墻狀的絕緣膜的厚度更大。
4.如權(quán)利要求1至3中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，柵極絕緣膜 及柵極電極的金屬的膜厚，比在柵極的上部且為柱狀第1導(dǎo)電型半導(dǎo)體層的上部側(cè)壁形成 為側(cè)墻狀的絕緣膜的厚度更小。
5.如權(quán)利要求1至4中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，平面狀半 導(dǎo)體層為平面狀硅層，第ι導(dǎo)電型半導(dǎo)體層為第1導(dǎo)電型硅層，第2導(dǎo)電型半導(dǎo)體層為第2 導(dǎo)電型硅層。
6.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，平面狀半導(dǎo)體層為平面 狀硅層，第1導(dǎo)電型半導(dǎo)體層為P型硅層或無摻雜的硅層，第2導(dǎo)電型半導(dǎo)體層為η型硅層。
7.如權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，平面狀半導(dǎo)體層為平面 狀硅層，第1導(dǎo)電型半導(dǎo)體層為η型硅層或無摻雜的硅層，第2導(dǎo)電型半導(dǎo)體層為ρ型硅層。
8.如權(quán)利要求1至7中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形成， 在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；通過墊氧化膜，于形成柱狀第1導(dǎo)電型硅層和平面狀硅層的硅層進(jìn)行閾值調(diào)整用的雜 質(zhì)注入，為了雜質(zhì)的活化及擴(kuò)散而進(jìn)行退火，將形成有柱狀第1導(dǎo)電型硅層和平面狀硅層的硅層的雜質(zhì)分布均一化的步驟；及將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟。
9.如權(quán)利要求1至8中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形成， 在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟； 于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖案，且 于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟； 將非晶硅或多晶硅以埋入形成于氧化硅膜的通孔的方式予以成膜的步驟； 通過化學(xué)機(jī)械研磨而將氧化硅膜的非晶硅或多晶硅研磨而去除的步驟； 通過以蝕刻將氧化硅膜去除而形成作為第2硬掩模的非晶硅或多晶硅掩模的步驟； 將非晶硅或多晶硅掩模犧牲氧化，而將非晶硅或多晶硅掩模的尺寸予以縮小的步驟；及將非晶硅或多晶硅掩模表面的氧化硅膜藉蝕刻予以去除的步驟。
10.如權(quán)利要求1至9中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 于形成在襯底上的氧化膜上，使形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層形成， 在形成柱狀第1導(dǎo)電型硅層與平面狀硅層的硅層上予以成膜墊氧化膜的步驟；將于形成柱狀第1導(dǎo)電型硅層時(shí)作為掩模使用的氮化硅膜予以成膜的步驟； 于氮化硅膜上形成氧化硅膜的步驟；涂布光刻膠，利用光刻法而通過光刻膠形成將柱狀第1導(dǎo)電型硅層反轉(zhuǎn)后的圖案，且 于柱狀第1導(dǎo)電型硅層的形成位置形成將氧化硅膜予以貫通的通孔的步驟；及 沉積氧化膜，且進(jìn)行回蝕，借此使貫通所述氧化硅膜的通孔的徑縮小的步驟。
11.如權(quán)利要求1至10中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 將作為第2硬掩模的非晶硅或多晶硅掩模作為掩模，而以干蝕刻將氮化硅膜及墊氧化膜蝕刻，而形成為第1硬掩模的氮化硅膜掩模的步驟；及將第1硬掩模及第2硬掩模作為掩模，而將柱狀第1導(dǎo)電型硅層通過干蝕刻予以形成 的步驟；而且，作為第2硬掩模的非晶硅或多晶硅掩模全部被蝕刻，于干蝕刻器件中可檢測的 等離子體發(fā)射強(qiáng)度會(huì)變化，通過檢測該等離子體發(fā)射強(qiáng)度的變化，而進(jìn)行干蝕刻的終點(diǎn)檢 測，以控制柱狀第1導(dǎo)電型硅層的高度。
12.如權(quán)利要求1至11中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，作為第2 硬掩模的非晶硅或多晶硅掩模的厚度，比柱狀第1導(dǎo)電型硅層的高度更小。
13.如權(quán)利要求1至12中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 為了緩和成為溝道部的柱狀第1導(dǎo)電型硅層的側(cè)壁的凹凸、去除于干蝕刻中打入有碳等的硅表面、以及從后續(xù)步驟的干蝕刻時(shí)所產(chǎn)生的副生成物等的污染中保護(hù)柱狀第1導(dǎo)電 型硅層，而將形成的柱狀第1導(dǎo)電型硅層予以犧牲氧化的步驟；涂布光刻膠，利用光刻法而通過光刻膠將形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅 層的第2導(dǎo)電型硅層的圖案予以形成的步驟；及干蝕刻平面狀硅層，形成柱狀第1導(dǎo)電型硅層下部的平面狀硅層，且將光刻膠去除的步驟。
14.如權(quán)利要求1至13中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，將于第 1導(dǎo)電型硅層犧牲氧化時(shí)所形成的犧牲氧化膜作為穿透氧化膜而通過雜質(zhì)注入等方式而于 平面狀硅層表面導(dǎo)入第2導(dǎo)電型的雜質(zhì)，而將形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅 層的第2導(dǎo)電型硅層予以形成。
15.如權(quán)利要求1至14中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，柱狀第1 導(dǎo)電型硅層的柱徑比作為第1硬掩模的氮化硅膜掩模的柱徑更小。
16.如權(quán)利要求1至15中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在形成于 柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層形成中所使用的雜質(zhì)注入的注入 角為0度至6度。
17.如權(quán)利要求1至16中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，不在柱狀 第丨導(dǎo)電型半導(dǎo)體層的上部注入雜質(zhì)，而將形成于柱狀第1導(dǎo)電型硅層下部的平面狀硅層 的第2導(dǎo)電型硅層予以形成。
18.如權(quán)利要求1至17中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 進(jìn)行硅表面的氧化、進(jìn)行氮化硅膜掩模的蝕刻、且使氮化硅膜掩模的柱徑比柱狀第1導(dǎo)電型硅層的柱徑更小的步驟；而且，使用于之后進(jìn)行的干蝕刻而將高介電常數(shù)的柵極絕緣膜去除。
19.如權(quán)利要求1至18中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 以蝕刻將犧牲氧化膜去除，形成二氧化鉿等高介電常數(shù)的柵極絕緣膜，且作為柵極電極而將金屬與非晶硅或多晶硅以埋入柱狀第1導(dǎo)電型硅層的方式進(jìn)行成膜的步驟；及以化學(xué)機(jī)械研磨來研磨金屬與非晶硅或多晶硅，而將柵極電極的上表面平坦化的步驟；而且，于化學(xué)機(jī)械研磨中，通過將為第1硬掩模的氮化硅膜作為化學(xué)機(jī)械研磨的阻擋 層而使用，即可以重現(xiàn)性佳地抑制化學(xué)機(jī)械研磨的研磨量。
20.如權(quán)利要求1至19中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 通過將為柵極電極的金屬與非晶硅或多晶硅進(jìn)行回蝕，而形成具有所期望的柵極長度的柵極電極的步驟；及在為柵極電極的金屬與非晶硅或多晶硅及柱狀第1導(dǎo)電型硅層的表面成膜氧化硅膜 的步驟；而且，通過該氧化硅膜而使金屬被覆蓋，即可于后續(xù)步驟中進(jìn)行處理而不需考慮金屬 污染，且由于可在濕處理或干處理中保護(hù)柵極上表面，即可抑制柵極長度的變動(dòng)和從柵極 上表面而來的對柵極絕緣膜的損傷。
21.如權(quán)利要求1至20中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 將從所期望的柵極電極的膜厚與柵極絕緣膜的膜厚的和減去氧化硅膜的膜厚所得的膜厚的氮化硅膜予以成膜的步驟；及通過將氮化硅膜與氧化硅膜回蝕而形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻的步驟； 而由于氮化硅膜側(cè)墻的膜厚與氧化硅膜側(cè)墻的膜厚的和，會(huì)成為金屬與非晶硅或多晶 硅所構(gòu)成的柵極電極的膜厚與柵極絕緣膜的膜厚的和，故通過調(diào)整氮化硅膜的成膜膜厚及回蝕條件，即可形成所期望的膜厚的柵極電極； 該半導(dǎo)體器件的制造方法還含有涂布反射防止膜層及光刻膠，利用光刻法而通過光刻膠形成柵極配線圖案，以光刻膠 作為掩模，將反射防止膜層、氧化硅膜、及作為柵極電極的非晶硅或多晶硅蝕刻，而形成柵 極電極及柵極配線的步驟；將柱狀第1導(dǎo)電型硅層上部的氮化硅膜及氧化硅膜側(cè)墻與氮化硅膜側(cè)墻通過干蝕刻 或濕蝕刻予以去除的步驟；將氧化硅膜與氮化硅膜成膜，回蝕氮化硅膜，蝕刻氧化硅膜，將形成于柱狀第1導(dǎo)電型 硅層下部的平面狀硅層的第2導(dǎo)電型硅層及柱狀第1導(dǎo)電型硅層的上部露出，將氧化硅膜 側(cè)墻與氮化硅膜側(cè)墻形成于柵極電極的上部和柱狀第1導(dǎo)電型硅層的上部側(cè)壁，且于柵極 電極的側(cè)壁形成氧化硅膜側(cè)墻與氮化硅膜側(cè)墻即形成絕緣膜側(cè)墻的步驟；通過雜質(zhì)注入等于柱狀第1導(dǎo)電型硅層的上部導(dǎo)入第2導(dǎo)電型的雜質(zhì)，而于柱狀第1 導(dǎo)電型硅層的上部形成第2導(dǎo)電型硅層的步驟；及通過濺渡鎳或鈷等金屬膜，且施加熱處理，而將形成于柱狀第1導(dǎo)電型硅層下部的平 面狀硅層的第2導(dǎo)電型硅層和形成于柱狀第1導(dǎo)電型硅層上部的第2導(dǎo)電型硅層的表面進(jìn) 行金屬與半導(dǎo)體的化合物化，且去除未反應(yīng)的金屬膜，借此于形成在柱狀第1導(dǎo)電型硅層 下部的平面狀硅層的第2導(dǎo)電型硅層、和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型 硅層上，形成金屬與半導(dǎo)體的化合物的步驟；而通過氧化硅膜側(cè)墻與氮化硅膜側(cè)墻，使柵極電極和形成在柱狀第1導(dǎo)電型硅層下部 的平面狀硅層的第2導(dǎo)電型硅層、和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層 分離；故可防止因金屬與半導(dǎo)體的化合物所導(dǎo)致的柵極電極、與形成在柱狀第1導(dǎo)電型硅 層下部的平面狀硅層的第2導(dǎo)電型硅層和形成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型 硅層之間的短路；而且，通過將柱狀第1導(dǎo)電型硅層上部的側(cè)壁以氮化硅膜覆蓋，而控制從柱狀第1導(dǎo)電 型硅層的側(cè)壁而來的金屬與半導(dǎo)體的化合物化。
22.如權(quán)利要求1至21中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，包括 將氮化硅膜等予以成膜作為接觸阻擋層的步驟；成膜氧化硅膜作為層間膜后，以化學(xué)機(jī)械研磨將其平坦化的步驟； 于形成在柱狀第1導(dǎo)電型硅層下部的平面狀硅層的第2導(dǎo)電型硅層上、柵極電極上、形 成在柱狀第1導(dǎo)電型硅層的上部的第2導(dǎo)電型硅層上，通過蝕刻而形成接觸孔的步驟；于接觸孔將鉭或氮化鉭、或鈦或氮化鈦等阻障金屬予以成膜后，將鎢、或銅及含銅合金 等金屬通過濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研磨而形成接觸插塞的步驟；將碳化硅等第1層配線的蝕刻阻擋層予以成膜，且接著將作為第1配線層的層間膜的 低介電常數(shù)膜成膜的步驟；及圖案化第1層配線，且形成第1配線層的溝圖案，將鉭或氮化鉭、或鈦或氮化鈦等阻障 金屬予以成膜后，將鎢、或銅及含銅合金等金屬通過濺鍍或鍍覆而成膜，且通過化學(xué)機(jī)械研 磨而形成第1層配線的步驟。
23.如權(quán)利要求1至22中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在柱狀硅 層上部的接觸孔與柵極配線上的接觸孔的層間膜蝕刻步驟后，進(jìn)行柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面狀硅 層上的接觸孔的接觸阻擋層予以蝕刻。
24.如權(quán)利要求1至22中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在柱狀硅 層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟后，進(jìn)行柱狀硅層上部的接觸孔與柵極 配線上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面狀硅 層上的接觸孔的接觸阻擋層予以蝕刻。
25.如權(quán)利要求1至22中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在柱狀硅 層上部的接觸孔的層間膜蝕刻步驟后，進(jìn)行柵極配線上的接觸孔、與柱狀硅層下部的平面 狀硅層上的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面狀硅 層上的接觸孔的接觸阻擋層予以蝕刻。
26.如權(quán)利要求1至22中任一項(xiàng)所述的半導(dǎo)體器件的制造方法，其特征在于，在柵極配 線上的接觸孔與柱狀硅層下部的平面狀硅層上的接觸孔的層間膜蝕刻步驟后，進(jìn)行柱狀硅 層上部的接觸孔的層間膜蝕刻步驟；之后，將柱狀硅層上部的接觸孔、柵極配線上的接觸孔、以及柱狀硅層下部的平面狀硅 層上的接觸孔的接觸阻擋層予以蝕刻。
全文摘要
本發(fā)明的半導(dǎo)體器件的制造方法包括下列步驟于平面狀半導(dǎo)體層上形成柱狀的第1導(dǎo)電型半導(dǎo)體層；于平面狀半導(dǎo)體層形成第2導(dǎo)電型半導(dǎo)體層；于第1導(dǎo)電型半導(dǎo)體層周圍形成柵極絕緣膜及由金屬和非晶硅或多晶硅的積層構(gòu)造所構(gòu)成的柵極電極；于柵極上部和第1導(dǎo)電型半導(dǎo)體層上部側(cè)壁將第2和第1絕緣膜形成側(cè)墻狀；于柵極側(cè)壁將第2和第1絕緣膜形成側(cè)墻狀；于第1導(dǎo)電型半導(dǎo)體層上部形成第2導(dǎo)電型半導(dǎo)體層；于平面狀半導(dǎo)體層的第2導(dǎo)電型半導(dǎo)體層、第1導(dǎo)電型半導(dǎo)體層上部的第2導(dǎo)電型半導(dǎo)體層及柵極形成金屬與半導(dǎo)體的化合物；于平面狀半導(dǎo)體層的第2導(dǎo)電型半導(dǎo)體層上及第1導(dǎo)電型半導(dǎo)體層上部的第2導(dǎo)電型半導(dǎo)體層上形成接觸部。
文檔編號H01L29/786GK101946331SQ20098010530
公開日2011年1月12日 申請日期2009年2月16日 優(yōu)先權(quán)日2008年2月15日
發(fā)明者中村廣記, 工藤智彥, 新井紳太郎, 舛岡富士雄 申請人:日本優(yōu)尼山帝斯電子株式會(huì)社