技術(shù)編號(hào)：7205316
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體器件及其制造方法。 背景技術(shù)半導(dǎo)體集成電路，尤其是使用MOS晶體管的集成電路，已邁入高集成化。隨著高集 成化，使用于其中的MOS晶體管已微細(xì)化達(dá)納米領(lǐng)域。但隨MOS晶體管的微細(xì)化的進(jìn)展，產(chǎn) 生了難以抑制漏電流(leak current)，且為了確保必須的電流量的需求而使得電路的占有 面積無法縮小的問題。為了解決如上所述的問題，使源極、柵極、漏極配置于垂直于襯底的 方向，且使柵極環(huán)繞柱狀半導(dǎo)體層的構(gòu)造的Surrounding Gate T...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。