專利名稱：一種用于mosfet封裝的引線框架的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及半導(dǎo)體生產(chǎn)設(shè)備，特別是一種用于M0SFET封裝的引線框架。
二背景技術(shù)：
近年來，產(chǎn)業(yè)的發(fā)展、有限的資源及日益嚴(yán)重的地球暖化現(xiàn)象，促使節(jié)能的觀念逐漸受到重視，為了滿足節(jié)能和降低功率損耗的需求，需要有著更高的能源轉(zhuǎn)換效率，而有著高效的M0SFET器件正被越來越廣泛的應(yīng)用于汽車、玩具、節(jié)能燈及各種電源轉(zhuǎn)換器等領(lǐng)域。這些器件能降低汽車普遍使用的集成啟動器、發(fā)動機和電子動力方向盤等設(shè)備的成本，它們將有助于進(jìn)一步減少熱散發(fā)和提升汽車的燃料效能。
圖1是目前用于半導(dǎo)體MOSFET器件封裝的引線框架及其裝配結(jié)構(gòu)實例的平面圖。如圖1所示，芯片2是經(jīng)過切割加工后的單個P0WER M0SFET器件，通過導(dǎo)熱性良好的導(dǎo)電材料連接(例如銀膠或焊錫料等)焊接在引線框架的基島1上面，芯片2通過金屬導(dǎo)線3、 4 (如鋁線、金線或銅線)與引線框架的管腳焊線區(qū)5連接，然后再將塑封料封膠體以壓模方式(molding)填充于集成電路芯片及引線框架周圍(通常采用具有一定導(dǎo)熱性的塑封料，例如環(huán)氧樹脂塑封料:印oxy molding compound, EMC)，接著對塑封好的產(chǎn)品成型，去除多余的載體部分，測試完成后便可應(yīng)用到實際的電路中。此種封裝由于MOSFET本身工作原理的關(guān)系，柵極Gate承受的電流較小，常采用較細(xì)的金線或銅線4作為連接導(dǎo)線，而作為發(fā)射極工作的源極Source要滿足高電壓或大電流輸出，故而常采用多條粗鋁線3作為連接導(dǎo)線焊接。這樣對同一種封裝形式，就需要采用不同的金屬引線，需要根據(jù)金屬引線種類選用不同電鍍層的引線框架、焊接工具，而且鋁線機設(shè)備本身價格昂貴，如此會造成原材料的浪費和生產(chǎn)成本高。
其次、由于鋁線難以成球， 一般為楔形焊接。楔形焊接是通過換能器在超高頻的磁場感應(yīng)下，迅速伸縮產(chǎn)生彈性振動，使鋼嘴(WEDGE TOOL)相應(yīng)振動，同時在鋼嘴上施加一定的壓力，于是鋼嘴在這兩種力的共同作用下，帶動AL絲在被焊區(qū)的金屬化層(如AL膜)表面迅速摩擦，使AL絲和AL膜表面產(chǎn)生塑性變形，達(dá)到焊接效果。這種形變也破壞了 AL層界面的氧化層鋁線，同一芯片多
3次楔焊后會造成芯片內(nèi)部暗裂。另外，鋼嘴(WEDGE TOOL)厚度較大，而管腳焊線區(qū)5的面積有限，實際生產(chǎn)中在同一區(qū)域多次焊線困難，且易造成虛焊，影響封裝的良率及產(chǎn)品可靠性。
再次，對Power M0SFET而言，決定其最大功率損耗是由溫度及接觸-包裝外殼間之熱阻所決定，導(dǎo)通時所造成之導(dǎo)通損耗，仍占整體Power M0SFET損耗的大部份，S卩若能夠有效減少熱阻，貝U Power M0SFET所能承受之的最大功率損耗就可以獲得提升。因此，最大改進(jìn)目標(biāo)就是減少熱阻。各大廠家現(xiàn)仍在致力于降低Power M0SFET之導(dǎo)通電阻，有些廠家采用在晶圓制造時加厚芯片表面的鍍鋁層厚度或在在封裝工藝焊線制程中加多焊線的數(shù)量來將內(nèi)阻rDS(on)降至最低，但不管采用何種方式，都會大大增加成本。在采用現(xiàn)代化溝道技術(shù)的低導(dǎo)通電阻器件中，封裝電阻占器件總體電阻的40%以上。所以，除了改良開發(fā)新的Power M0SFET或工藝技術(shù)外，封裝的方式亦扮演著重要的角色?，F(xiàn)代工藝中也有采用無線凸起連接(wireless bumped connection)，封裝rDS(on)可以降至0.1mQ以下，但此種封裝不適于有引線框架的封裝。三
實用新型內(nèi)容
針對上述情況，為克服現(xiàn)有技術(shù)缺陷，本實用新型之目的就是提供一種用于M0SFET封裝的引線框架，可有效解決原材料浪費，生產(chǎn)成本高，芯片質(zhì)量差，封裝良品率低的問題，其解決的技術(shù)方案是，包括有基島、管腳、導(dǎo)線、焊接區(qū)、管腳焊線區(qū)，基島上裝有芯片槽，芯片槽內(nèi)的芯片經(jīng)導(dǎo)線由管腳焊線區(qū)同源級框架(Source)管腳相接，芯片槽內(nèi)的芯片經(jīng)柵級導(dǎo)線同柵級框架(Gate)管腳相連，芯片槽內(nèi)的芯片與漏級框架(Drain)管腳相連，芯片槽外有封裝料封膠體，將芯片封裝在封裝槽內(nèi)，與現(xiàn)有的封裝工藝相比，節(jié)省了封裝物料的成本及設(shè)備成本，很大程度的提高封裝良率及產(chǎn)品的可靠性。其次提高了產(chǎn)品的散熱能力，降低了驅(qū)動電路的工作溫度，由于將引線框架(lead frame)的管腳直接連接到POWER M0SFET芯片的的SOURCE極的表面，降低了封裝內(nèi)阻rDS(on)。能大幅度減少在焊接點及接觸點的電阻、更好的減少了封裝工藝中結(jié)點至外殼的熱阻，導(dǎo)通電阻大幅地減少了導(dǎo)通損耗，提高了應(yīng)用電路的功率密度，因此，具有結(jié)構(gòu)簡單、新穎，節(jié)省材料，制造成本低，易操作使用，成品率高，是MOSFET封裝的引線框架上的創(chuàng)新。
四

圖1為現(xiàn)有MOSFET封裝的引線框架結(jié)構(gòu)主視圖。
圖2為本實用新型的結(jié)構(gòu)主視圖。
圖3為本實用新型的結(jié)構(gòu)左剖視圖。
圖4為本實用新型的另一實施例結(jié)構(gòu)主視圖。
圖5為圖4所示實施例的結(jié)構(gòu)左剖視圖。
五具體實施方式
以下結(jié)合附圖對本實用新型的具體實施方式
作詳細(xì)說明。由圖2-3所示，本實用新型其結(jié)構(gòu)是，包括有基島、管腳、導(dǎo)線、焊接區(qū)、
管腳焊線區(qū)，基島l上裝有芯片槽2，芯片槽2內(nèi)的芯片經(jīng)導(dǎo)線3由管腳焊線區(qū)5同源級框架(Source) 6管腳相接，芯片槽2內(nèi)的芯片經(jīng)柵級導(dǎo)線4同柵級框架(Gate) 8管腳相連，芯片槽2內(nèi)的芯片與漏級框架(Drain) 7管腳相連，芯片槽2外有封裝料封膠體10,將芯片封裝在封裝槽內(nèi)。
為了保證使用效果，所說的導(dǎo)線3為金屬鋁導(dǎo)線，經(jīng)錫球9焊接在芯片槽2內(nèi)的芯片上；所說的源級框架6管腳呈傾斜狀置于基島的上方，該管腳的底端連接管腳焊線區(qū)5及導(dǎo)線3，或金屬連接體11及金屬片12折彎向下呈直角，與芯片槽2內(nèi)的芯片表面相平壓接在一起。
由圖4、 5所示，與圖2、 3所示的引線框架基本結(jié)構(gòu)是相同的，其區(qū)別僅在于源級框架6管腳與芯片槽2內(nèi)的芯片連接形式不同，圖2中是由源級框架6的管腳直接同芯片相連，而圖4所示的源級框架6的管腳經(jīng)金屬連接體11及金屬片12同芯片槽2內(nèi)的芯片相連，并無本質(zhì)上的區(qū)別，因此，對圖2、圖5所示的引線框架不再重述。
在上述結(jié)構(gòu)中，通過在POWER M0SFET芯片的SOURCE極上點錫球后，通過壓力和溫度的作用將延長至引線框架的基島的上方管腳與SOURCE表面壓合在一起，完成焊接。延長至引線框架的基島的上方管腳形狀和大小可根據(jù)芯片尺寸進(jìn)行定做，以滿足不同的要求，也可通過在SOURCE端加裝連接體裝置，用金屬片實現(xiàn)與POWER M0SFET的SOURCE的表面連接，得到相同的功用。
5frame)的SOURCE極管腳通過焊料(錫球)連接到POWER MOSFET芯片的的SOURCE極的表面。這種做法省去了作為發(fā)射極工作的源極Source要用多條粗鋁線作為連接導(dǎo)線焊接以滿足其工作的要求，節(jié)省了封裝物料的成本。而且針對同一種封裝形式，不需要采用不同的金屬引線焊接及需要不同電鍍層的引線框架，還省去了價格昂貴的鋁線機設(shè)備，大大節(jié)約成本。
其次，由于不采用楔形焊接，實際生產(chǎn)中不用多次焊線，就消除了同一芯片多次楔焊后破壞了 AL層界面的氧化層，造成芯片內(nèi)部暗裂及表面虛焊，可很大程度的提高封裝良率及產(chǎn)品的可靠性。
再次，這種封裝的散熱途徑除了通過在本體散熱基片加裝散熱片向外部散熱外，還可以通過管腳連接體直接傳導(dǎo)出去，使的產(chǎn)品的散熱能力有所提高，降低了驅(qū)動電路的工作溫度。
另外，將引線框架(lead frame)管腳直接連接到POWER MOSFET芯片的的SOURCE極的表面，降低了封裝內(nèi)阻rDS(on)。大幅度減少在焊接點及接觸點的電阻、減小結(jié)點至外殼的熱阻，導(dǎo)通電阻大幅地減少了導(dǎo)通損耗，提高了應(yīng)用電路的功率密度。
權(quán)利要求1、一種用于MOSFET封裝的引線框架，包括有基島、管腳、導(dǎo)線、焊接區(qū)、管腳焊線區(qū)，其特征在于，基島(1)上裝有芯片槽(2)，芯片槽(2)內(nèi)的芯片經(jīng)導(dǎo)線(3)由管腳焊線區(qū)(5)同源級框架(6)管腳相接，芯片槽(2)內(nèi)的芯片經(jīng)柵級導(dǎo)線(4)同柵級框架(8)管腳相連，芯片槽(2)內(nèi)的芯片與漏級框架(7)管腳相連，芯片槽(2)外有封裝料封膠體(10)。
2、 根據(jù)權(quán)利要求1所述的用于M0SFET封裝的引線框架，其特征在于，所說的導(dǎo)線(3)為金屬鋁導(dǎo)線，經(jīng)錫球(9)焊接在芯片槽(2)內(nèi)的芯片上。
3、 根據(jù)權(quán)利要求1所述的用于MOSFET封裝的引線框架，其特征在于，所說的源級框架(6)管腳呈傾斜狀置于基島的上方，該管腳的底端連接管腳焊線區(qū)(5)及導(dǎo)線(3)，或金屬連接體(11)及金屬片(12)折彎向下呈直角，與芯片槽(2)內(nèi)的芯片表面相平壓接在一起。
專利摘要本實用新型涉及用于MOSFET封裝的引線框架，可有效解決原材料浪費，生產(chǎn)成本高，芯片質(zhì)量差，封裝良品率低的問題，其解決的技術(shù)方案是，包括有基島、管腳、導(dǎo)線、焊接區(qū)、管腳焊線區(qū)，基島上裝有芯片槽，芯片槽內(nèi)的芯片經(jīng)導(dǎo)線由管腳焊線區(qū)同源級框架管腳相接，芯片槽內(nèi)的芯片經(jīng)柵級導(dǎo)線同柵級框架管腳相連，芯片槽內(nèi)的芯片與漏級框架管腳相連，芯片槽外有封裝料封膠體，將芯片封裝在封裝槽內(nèi)，本實用新型結(jié)構(gòu)簡單、新穎，節(jié)省材料，制造成本低，易操作使用，成品率高，是MOSFET封裝的引線框架上的創(chuàng)新。
文檔編號H01L29/78GK201435388SQ20092009130
公開日2010年3月31日 申請日期2009年7月6日 優(yōu)先權(quán)日2009年7月6日
發(fā)明者張長明, 鄭香舜, 陳澤亞 申請人:晶誠(鄭州)科技有限公司