專利名稱：制造高度集成半導體器件的方法和用該方法制成的半導體器件的制作方法
技術領域：
本發(fā)明涉及一種制造半導體器件的方法，并且更具體地說，本
發(fā)明涉及一種制造高度集成的半導體器件(例如，豎直晶體管)并改 善半導體器件的操作特性和成品率的方法。
背景技術：
一般而言，半導體是一種根據(jù)其導電率分類的材料，并且屬于 導體與非導體之間的中間區(qū)域。半導體在純態(tài)下具有類似于非導體的
性質，但是在添加雜質或進行其它控制的情況下導電率會增加。通過 添加雜質以及連接至導體而使用這種半導體來制造半導體元件，例如 晶體管等。利用半導體元件制成并且構造成具有各種功能的器件稱為 半導體器件。半導體器件的代表性例子包括半導體存儲器件。
半導體存儲器件包括均具有電容器和晶體管的多個單位晶胞
(cell，又稱為單元)。電容器用于暫時存儲數(shù)據(jù)。晶體管用于響應 控制信號(字線)而在位線與電容器之間傳輸數(shù)據(jù)。晶體管被分成三 個區(qū)域柵極、源極和漏極。電荷響應于輸入到柵極中的控制信號而
在源極與漏極之間移動。電荷在源極與漏極之間的移動經(jīng)由溝道區(qū)來 實現(xiàn)。
在半導體基板中形成典型的晶體管的情況下，柵極形成于半導 體基板中，并且通過摻入雜質而將源極和漏極形成于柵極的兩側。在 該情況下，晶體管的溝道區(qū)形成于柵極下方的源極與漏極之間。具有 該水平溝道區(qū)的晶體管占據(jù)半導體基板的一定面積。因此，在制造復 雜的半導體存儲器件的情況下，因為半導體存儲器件包括大量晶體 管，所以減小半導體存儲器件的面積是困難的。
如果半導體存儲器件的面積減小，則可以改善生產(chǎn)率，這是因 為對于每個芯片而言可以制成的半導體存儲器件數(shù)目會增加。正在提出多種方法，來減小半導體存儲器件的面積。其中一種方法是使用具 有豎直溝道區(qū)的豎直晶體管來代替具有水平溝道區(qū)的傳統(tǒng)水平晶體 管。

發(fā)明內(nèi)容
本發(fā)明的各種實施例旨在提供一種制造包括豎直晶體管的半導 體器件的方法以及利用所述方法制成的半導體器件，該方法能夠借助 于利用導電材料形成位線并且消除形成位線時的對準誤差來改善半 導體器件的操作特性和成品率。
根據(jù)本發(fā)明的實施例， 一種半導體器件包括多個豎直晶體管， 其均包括對應于源極/漏極區(qū)域的阻擋物金屬層，在所述源極/漏極區(qū) 域中，在具有柱形形狀的溝道區(qū)的下方形成導電區(qū)域；以及位線，其 包括用于連接所述多個豎直晶體管的金屬層。
優(yōu)選的是，所述阻擋物金屬層沿著所述位線的方向平行地形成 于所述溝道區(qū)的下方。
優(yōu)選的是，所述阻擋物金屬層和所述金屬層由相同的金屬材料 制成。
優(yōu)選的是，各個所述豎直晶體管還包括具有所述柱形形狀的所 述溝道區(qū)、圍繞所述溝道區(qū)的柵極氧化物層、以及圍繞所述柵極氧化 物層的側壁的柵電極。
優(yōu)選的是，所述柵電極經(jīng)由字線與相鄰豎直晶體管的柵電極連 接，并且所述字線在與所述位線相交叉的方向上形成于所述位線上 方。
根據(jù)本發(fā)明的另一個實施例， 一種制造半導體存儲器件的方法 包括在經(jīng)由位線連接的各個硅柱的下側形成阻擋物金屬層；以及在 每個所述硅柱的側壁上形成柵電極，從而完成豎直晶體管。
優(yōu)選的是，在經(jīng)由位線連接的硅柱的下側形成阻擋物金屬層的 步驟包括通過蝕刻半導體基板在第一方向上形成硅線圖案；分別在 所述硅線圖案之間形成金屬層；在所述金屬層上形成第一絕緣層；通 過各向同性地蝕刻所述硅線圖案而在與所述第一方向相交叉的第二方向上形成所述硅柱；以及在每個所述硅柱的下側形成所述阻擋物金 屬層，從而完成所述位線。
優(yōu)選的是，通過蝕刻半導體基板在第一方向上形成硅線圖案的 步驟包括在所述半導體基板上形成掩模層并且通過執(zhí)行光刻工序將 所述掩模層圖案化；通過利用經(jīng)圖案化的掩模層蝕刻所述半導體基板 來形成第一圖案；以及在每個所述第一圖案的側壁上形成間隔物，并
且利用所述經(jīng)圖案化的掩模層和所述間隔物作為蝕刻掩模來蝕刻所 述半導體基板。
優(yōu)選的是，在所述半導體基板上形成掩模層并且通過執(zhí)行光刻 工序將所述掩模層圖案化的步驟包括在所述半導體基板上形成墊氧 化物層；在所述墊氧化物層上形成硬掩模層；在所述硬掩模層上涂覆 光阻層并且利用光刻工序將所述光阻層圖案化；利用經(jīng)圖案化的光阻 層作為蝕刻掩模來蝕刻露出的硬掩模層；以及利用蝕刻后的硬掩模層 來蝕刻露出的墊氧化物層。
優(yōu)選的是，在所述硅線圖案之間形成金屬層的步驟包括在所 述硅線圖案之間沉積所述金屬層；以及對所述金屬層進行回蝕以使所 有間隔物露出。
優(yōu)選的是，通過各向同性地蝕刻所述硅線圖案而在與所述第一 方向相交叉的第二方向上形成所述硅柱的歩驟包括在所述第一絕緣 層上形成所述掩模層，并且通過執(zhí)行光刻工序將所述掩模層圖案化為 具有沿著與所述第一方向相交叉的第二方向的線形式；通過利用經(jīng)圖
案化的掩模層來蝕刻所述第一絕緣層和所述半導體基板以形成第二 圖案；以及在每個所述第二圖案的側壁上形成間隔物，并且利用所述 經(jīng)圖案化的掩模層和所述間隔物作為蝕刻掩模來各向同性地蝕刻所 述半導體基板。
優(yōu)選的是，在每個所述硅柱的下側形成所述阻擋物金屬層從而 完成所述位線的步驟包括在包括所述硅柱在內(nèi)的結構的整個表面上 沉積阻擋物金屬層；通過對所述阻擋物金屬層進行回蝕來移除露出的 阻擋物金屬層；通過執(zhí)行退火來燒結與所述半導體基板接觸的阻擋物 金屬層；蝕刻位于所述硅柱之間的半導體基板至一定深度；移除所述間隔物；以及在包括蝕刻出的空間在內(nèi)所述硅柱之間形成絕緣層，從 而使所述金屬層和所述阻擋物金屬層彼此絕緣。
優(yōu)選的是，在每個所述硅柱的側壁上形成柵電極從而完成豎直 晶體管的步驟包括形成柵極氧化物層以圍繞每個所述硅柱的側壁； 以及形成所述柵電極以圍繞所述柵極氧化物層。
優(yōu)選的是，所述方法還包括形成均與所述柵電極連接的字線； 以及在所述字線上形成絕緣層。
優(yōu)選的是，形成均與所述柵電極連接的字線的步驟包括在所 述柵電極之間沉積絕緣層；在包括所述豎直晶體管在內(nèi)的結構上涂覆 光阻層，并且通過利用對形成所述字線的區(qū)域進行限定的掩模執(zhí)行光 刻工序來將所述光阻層圖案化；通過利用經(jīng)圖案化的光阻層作為蝕刻 掩模來蝕刻所述絕緣層而僅使所述柵電極的上部露出；以及形成金屬 層以連接所述柵電極的露出的上部。.
根據(jù)本發(fā)明的另一個實施例， 一種制造半導體存儲器件的方法 包括通過蝕刻半導體基板而在第一方向上形成硅線圖案；分別在所 述硅線圖案之間沉積金屬層；通過在與所述第一方向相交叉的第二方 向上蝕刻所述硅線圖案和所述金屬層，而形成經(jīng)由所述金屬層連接的 多個硅柱；以及蝕刻所述多個硅柱中的每一者的下部并且形成連接所 述金屬層的阻擋物金屬層。
優(yōu)選的是，所述阻擋物金屬層構造成在所述第二方向上連接所 述金屬層。
優(yōu)選的是，所述方法還包括形成圍繞所述硅柱的柵極氧化物 層和柵電極；以及形成在所述第一方向上連接所述柵電極的導電層。
優(yōu)選的是，蝕刻所述多個硅柱中的每一者的下部并且形成連接 所述金屬層的阻擋物金屬層的步驟包括通過各向同性地蝕刻所述多 個硅柱中的每一者的各個下部來形成具有溝槽形式的凹面區(qū)域；沉積 所述阻擋物金屬層，并且通過執(zhí)行回蝕工序來移除露出的阻擋物金屬 層；以及利用硅垸化工序(silylation process)來燒結殘留在所述凹 面區(qū)域中的阻擋物金屬層。
優(yōu)選的是，蝕刻所述多個硅柱中的每一者的下部并且形成連接20091
所述金屬層的阻擋物金屬層的步驟包括通過各向同性地蝕刻所述多 個硅柱的每一者的各個下部來形成具有凹陷形式的凹面區(qū)域；沉積所 述阻擋物金屬層，并且通過執(zhí)行濕式蝕刻工序來移除露出的阻擋物金 屬層；以及利用硅垸化工序來燒結殘留在所述凹面區(qū)域中的阻擋物金 屬層。


圖la至圖lk是示出根據(jù)本發(fā)明實施例的包括豎直晶體管的半 導體器件的制造方法的平面圖和剖視圖；以及
圖2a至圖2q是示出根據(jù)本發(fā)明另一個實施例的包括豎直晶體 管的半導體器件的制造方法的平面圖和剖視圖。
具體實施例方式
下面，將參照附圖詳細地描述本發(fā)明的實施例。
圖la至圖lk是示出根據(jù)本發(fā)明實施例的包括豎直晶體管的半
導體器件的制造方法的平面屈和剖視圖。具體地說，描述了如下實例
將豎直晶體管用作在半導體存儲器件的每個單位晶胞中所包括的晶 胞晶體管。
圖la是示出半導體器件中的晶胞陣列區(qū)域的平面圖，并且圖lb 是沿著圖la中的線X-X'所截取的半導體器件的剖視圖。
在半導體基板102上形成墊氧化物層104。在墊氧化物層104 上形成硬掩模氮化物層106。在硬掩模氮化物層106上涂覆光阻 (photoresist,又稱為光刻膠或光致抗蝕劑)層，然后執(zhí)行利用掩模 的光刻工序，從而形成第一光阻層圖案108。在將豎直晶體管用作單 位晶胞的晶胞晶體管的情況下，如圖la所示，多個豎直晶體管形成 為成行和成列地布置。下面，利用在不同工序步驟中沿著線X-X'所 截取的剖視圖來描述制造豎直晶體管的方法。
參照圖lc，利用第一光阻層圖案108作為蝕刻掩模來依次地蝕 刻硬掩模氮化物層106和墊氧化物層104。移除殘留的第一光阻層圖 案雨。參照圖ld，利用經(jīng)部分蝕刻的硬掩模氮化物層106作為蝕刻掩模來蝕刻露出的半導體基板102,從而形成硅柱110，在該硅柱中將會形成豎直晶體管的溝道區(qū)。
參照圖le，在半導體基板102的露出表面(包括硅柱110的側面)上形成柵極氧化物層112。在包括硅柱UO在內(nèi)的結構的整個表面上、并且在半導體華板102上沉積用于柵電極的導電材料114。
參照圖lf，移除在硅柱110之間并且在半導體基板102上方形成的用于柵電極的導電材料114。使位于硅柱各側的導電材料114彼此間隔開。對半導體基板102執(zhí)行離子注入工序以形成位線區(qū)域116。在位線區(qū)域116形成之后，在結構的整個表面上形成氮化物層118。
參照圖lg，在硅柱IIO之間沉積第一介電中間層(未示出)。執(zhí)行拋光工序直到柵極氧化物層112露出為止。通過執(zhí)行回蝕工序來移除第一介電中間層、氮化物層118、.以及用于柵電極的導電材料114,直到柵極氧化物層112的形成于硅柱110上的部分露出為止。經(jīng)由該工序，在每個硅柱110內(nèi)限定晶體管的溝道區(qū)、源極/漏極區(qū)域、以及柵電極114A。
參照圖lh，以覆蓋硅柱110和硬掩模氮化物層106的方式進一步沉積第二介電中間層120A，然后執(zhí)行拋光工序。在經(jīng)拋光的第二介電中間層120A上涂覆光阻層。接下來，通過利用位線掩模執(zhí)行光刻工序來形成第二光阻層圖案122。圖lb所示的第一光阻層圖案108用于限定豎直晶體管的硅柱IIO所形成的位置，而圖lh所示的第二光阻層圖案122用于限定位線U6A和116B的位置。
利用第二光阻層圖案122作為蝕刻掩模來移除露出的第一介電中間層和第二介電中間層120A。在硅柱110之間露出的柵極氧化物層112被蝕刻。通過移除柵極氧化物層112而在硅柱IIO之間露出的位線區(qū)域116和半導體基板102被蝕刻，從而形成位線116A和U6B。
參照圖li，移除形成位線116A和116B之后殘留的第二光阻層圖案122和第二介電中間層120A。在相鄰的位線116A和116B之間沉積第三介電中間層124，然后將第三介電中間層拋光。
在第三介電中間層124上涂覆光阻層(未示出)。利用限定字線的掩模執(zhí)行光刻工序，于是將光阻層圖案化。蝕刻從已圖案化的光
阻層露出的第三介電中間層124、以及形成于柵電極114A外側的氮化物層118。形成第三介電中間層124以使相鄰位線116A和116B完全電絕緣，并且第三介電中間層124還降低了位線116A和116B與字線之間的電容值。因此，第三介電中間層124優(yōu)選地在相鄰兩個硅柱110的底部上方保持一定高度，而不是僅僅形成于半導體基板102的溝槽內(nèi)。
參照圖lj，將導電材料填充到通過蝕刻第三介電中間層124而形成的空間中。執(zhí)行回蝕工序直到柵電極U4A露出為止，從而形成字線126。
參照圖lk，在字線126形成之后，沉積第四介電中間層128。通過執(zhí)行拋光工序來移除硬掩模氮化物層106和墊氧化物層104，直到硅柱110的上表面露出為止。硅柱110的借助于拋光工序而露出的上表面變成單位晶胞的存儲節(jié)點。
如上所述，在形成包括豎直晶體管的單位晶胞時，形成硅柱(即，豎直晶體管的溝道區(qū))，然后執(zhí)行離子注入法以形成位線。利用離子注入法在硅柱的底部形成摻雜的區(qū)域，從而形成位線區(qū)域。利用光阻層圖案作為蝕刻掩模來移除位于硅柱之間的露出的位線區(qū)域，從而將位線彼此間隔開。
然而，在該工序中，因為位線是借助于離子注入工序來形成的，所以在傳送數(shù)據(jù)或信號時電阻值較高。因此，豎直晶體管的操作電流較低，并且經(jīng)由位線傳輸?shù)碾娏髁繙p小。
此外，在相鄰的豎直晶體管之間形成位線區(qū)域之后，利用光阻層圖案作為蝕刻掩模來蝕刻位線區(qū)域的一部分，以將位線區(qū)域間隔開。然而，若在形成用作蝕刻掩模的光阻層圖案的工序中產(chǎn)生對準誤差，那么在位線區(qū)域未彼此間隔開的情況下，半導體器件可能是有缺陷的。具體地說，對于高度集成的半導體存儲器件(即，在相鄰的硅
柱之間的距離非常小，并且硅柱具有非常小的尺寸)的晶胞陣列而言，用于形成將位線區(qū)域間隔開的光阻層圖案的工序裕量非常小。因此，由于對準誤差的緣故，制造成品率可能較低。下面，參照附圖詳細描述本發(fā)明的另一個實施例。
不同于利用離子注入法在硅柱下方形成位線的實施例，在本實施例中，位線由金屬層形成，以降低位線的電阻值。
更詳細地說，通過在水平方向和豎直方向上蝕刻半導體基板而形成硅柱之后，在水平方向和豎直方向中的一個方向上進一步蝕刻半導體基板，并且在蝕刻出的空間中形成金屬層。在水平方向或豎直方向上蝕刻基板期間，可以移除金屬層的某些部分，以使成行或成列的硅柱彼此隔離。因此，可以經(jīng)由金屬層在水平方向或豎直方向上將多個硅柱連接在一起o
若位線是利用上述方法由金屬層形成的，則不需要光阻層和掩模工序來制造位線。因此，本實施例可以降低在利用限定不同圖案的掩模而多次執(zhí)行光刻工序時的對準誤差。
圖2a至圖2q是示出根據(jù)本發(fā)明另一個實施例的包括豎直晶體管的半導體器件的制造方法的平面圖和剖視圖。
圖2a是示出形成于半導體基板202上的第一光阻層圖案208的平面圖，并且示出利用第一光阻層圖案208作為蝕刻掩模來蝕刻半導體基板202的工序的剖視圖。具體地說，該剖視圖是沿著平面圖中的線A-A'和線B-B'所截取的。
在半導體基板202上形成墊氧化物層204。在墊氧化物層204上沉積第一硬掩模層206，例如，氮化物層。在第一硬掩模層206上形成第一光阻層圖案208。依次地蝕刻在第一光阻層圖案208之間露出的第一硬掩模層206、墊氧化物層204和半導體基板202。參照圖2a的平面圖，第一光阻層圖案208沿著水平方向形成。通過利用第一光阻層圖案208作為蝕刻掩模蝕刻半導體基板202來形成具有線形式的第一圖案210A。
參照圖2b，在移除第一光阻層圖案208之后，在第一圖案210A的側壁和第一硬掩模層206的側壁上形成第一間隔物層252，例如，氧化物層。在沉積第一間隔物層252之后，執(zhí)行回蝕工序，從而使得第一間隔物層252留在第一圖案210A的側壁和第一硬掩模層206的側壁上。接著，通過利用第一間隔物氧化物層252作為蝕刻掩模將半導體基板202蝕刻至一定深度而形成第二圖案210B。
參照圖2c，在第二圖案210B之間形成金屬層216A。在半導體基板202上并且在第二圖案210B之間沉積金屬層216A之后，執(zhí)行回蝕工序，從而使得第一間隔物層252露出。金屬層216A用作位線，該位線在一個方向上與待稍后形成的相鄰硅柱的下部(例如，晶體管漏極)連接。
參照圖2d，在形成金屬層216A之后，移除第一間隔物層252。然后，在金屬層216A上沉積第一介電中間層220并且接著利用化學機械拋光法(CMP)對第一介電中間層進行拋光，從而使得第一硬掩模層206露出。接下來，在第一硬掩模層206和第一介電中間層220上形成第二硬掩模層256。
參照圖2e，在豎直方向上形成第二光阻層圖案258，該豎直方向與第一硬掩模層206和具有線形式的第一圖案210A所形成的方向相交叉。在下文中，參照沿著圖2e的平面圖中的線A-A'、線B-B'、線C-C'和線D-D'所截取的剖視圖描述后續(xù)工序。
利用第二光阻層圖案258作為蝕刻掩模而將第二硬掩模層256圖案化。在第二硬掩模層256被圖案化之后，移除殘留的第二光阻層圖案258。
參照圖2f，通過利用經(jīng)圖案化的第二硬掩模層256作為蝕刻掩模來蝕刻第一介電中間層220、第一硬掩模層206、墊氧化物層204和第一圖案210A而形成硅柱210C。執(zhí)行蝕刻第一介電中間層220和第一圖案210A的工序，直到金屬層216A的上表面露出為止。
參照圖2g，在包括硅柱210C和第一介電中間層220在內(nèi)的所得結構的側壁上形成第二間隔物層262?？梢圆捎门c形成第一間隔物層252的方式相似的方式，通過沉積氧化物層并且接著執(zhí)行回蝕工序來形成第二間隔物層262。通過利用第二間隔物層262和第二硬掩模層256作為蝕刻掩模對露出的第二圖案210B進行各向同性蝕刻而形成溝槽266。此處，由于對露出的第二圖案210B進行各向同性蝕刻，所以在硅柱210C的底部形成均具有圓凹面(round concave)形式的溝槽266。該步驟包括蝕刻半導體基板202的位于硅柱210C下方的部分。以上各向同性蝕刻工序不同于在形成圖2a和圖2b所示的第一圖案210A和第二圖案210B中使用的各向異性蝕刻工序。
參照圖2h，在包括硅柱210C、第一介電中間層220和第二硬掩模層256在內(nèi)的結構的整個表面上沉積阻擋物金屬層216B。阻擋物金屬層216B形成為填充形成于硅柱210C底部的溝槽266。
參照圖2i，通過執(zhí)行回蝕工序來移除露出的阻擋物金屬層216B(從正上方看)和露出的金屬層216A。通過執(zhí)行退火工序對接觸到硅的阻擋物金屬層216B和金屬層216A進行燒結，從而完成位線。因此，連接多個硅柱210C的金屬層216A在沿著豎直方向(從平面圖來看)形成的第二光阻層圖案258的下方保留下來，但是在其余區(qū)域則被移除。
此外，還移除阻擋物金屬層216B的形成為填充溝槽266并且在硅柱210C之間露出的區(qū)域。在本發(fā)明的另一個實施例中，移除露出的阻擋物金屬層216B和露出的金屬層216A的工序可以采用濕式蝕刻工序來執(zhí)行。
根據(jù)本實施例的上述工序，可以在硅柱210C下方形成豎直晶體管的源極/漏極區(qū)域，該源極/漏極區(qū)域將形成于硅柱210C之間的位線連接起來。因此，通過允許硅柱的間隔更緊密，可以增加半導體器件的集成度。此外，由于使用金屬層，而不是通過離子注入工序來形成位線，因而可以降低位線的電阻值。此外，在本實施例中，由于利用退火工序來對填充到半導體基板202的溝槽266中的阻擋物金屬層216B進行燒結，所以盡管硅柱210C具有高的高寬比，硅柱210C崩塌的可能性也更低。
參照圖2j，在多個硅柱210C彼此連接的位置處，利用形成于豎直方向上的第二硬掩模層256和第二間隔物層262作為蝕刻掩模，將在相鄰硅柱210C之間露出的半導體基板202蝕刻到一定深度。這樣，將相鄰的位線完全隔離。接著，移除殘留的第二硬掩模層256和殘留的第二間隔物層262。
參照圖2k，在半導體基板202上沉積第二介電中間層260。然后執(zhí)行拋光工序，直到第一硬掩模層206的表面露出為止。參照圖21的剖視圖，通過利用第一硬掩模層206作為蝕刻阻擋物來執(zhí)行回蝕工序而將第二介電中間層260蝕刻至一定深度。第二介電中間層260在形成于硅柱210C之間的金屬層216A上保持一定深度。從圖21的平面圖可以看出形成于第一硬掩模層206下方的硅柱210C的位置、形成于硅柱210C下側的阻擋物金屬層216B的位置、以及均與硅柱210C的底部連接的金屬層216A的位置。
參照圖2m，在硅柱210C和第二介電中間層260上形成柵極氧化物層212。沉積導電材料以在硅柱210C之間形成柵電極214。然后執(zhí)行回蝕工序，從而使得柵電極214形成于每個硅柱210C的側壁上。柵電極214彼此間隔開，因而柵電極214在相鄰的硅柱210C之間并未連接。因此，柵極氧化物層212和柵電極214圍繞每個硅柱210C的側壁。
參照圖2n，在柵電極214之間沉積第三介電中間層270。執(zhí)行拋光工序，直到第一硬掩模層206的上表面露出為止。接著，通過執(zhí)行回蝕工序移除第三介電中間層270直至一定深度。此處，移除第三介電中間層270從而使第三介電中間層低于硅柱210C的上表面。在移除第三介電中間層270的一部分之后，移除在硅柱210C的側壁上露出的柵電極214，這樣柵電極214和第三介電中間層270在高度上低于硅柱210C。
參照圖2o，在第一硬掩模層206和第三介電中間層270上涂覆光阻層。第三光阻層圖案222使將要形成字線的區(qū)域露出。與用來形成硅柱210C的第一光阻層圖案208的圖案類似，第三光阻層圖案222形成為具有水平方向的線圖案。此外，第三光阻層圖案222也用于避免第三介電中間層270被移除。因此，第三光阻層圖案222的位置不同于第一光阻層圖案208的位置。
利用第三光阻層圖案222作為蝕刻掩模來移除在柵電極214之間露出的柵極氧化物層212。露出的第三介電中間層270的一部分也被移除。此處，為了實現(xiàn)字線與形成于硅柱210C下側的位線之間的電絕緣的目的，第三介電中間層270部分地保留在柵極氧化物層212上。移除在蝕刻第三介電中間層270之后殘留的第三光阻層圖案222。參照圖2p,在通過蝕刻第三介電中間層270而露出的柵電極214 上沉積導電材料，并且通過執(zhí)行回蝕工序形成字線226。
參照圖2q，在字線226形成之后，在字線226上形成第四介電 中間層280。接著，執(zhí)行拋光工序來移除位于硅柱210C上方的第一 硬掩模層206，從而使硅柱210C的上表面露出。每個硅柱210C的 上表面對應于在后續(xù)工序中將形成存儲節(jié)點(例如，存儲器件的電容 器)的位置。
如上所述，在根據(jù)本發(fā)明的實施例的半導體存儲器件中，單位 晶胞包括多個豎直晶體管，在每個豎直晶體管中，對應于源極/漏極 區(qū)域的導電區(qū)域包含于柱形形狀的上部和下部，并且借助于包括電阻 值較低的金屬層的位線來連接單位晶胞的豎直晶體管。
在本發(fā)明中，在利用光阻層圖案來形成硅柱的工序中，在硅柱
的下側形成具有線形式的位線，其中光阻層閨案是為了形成豎直晶體 管而布置在相反方向上的線形式的圖案。于是，可以降低半導體存儲 器件的功耗，并且可以確保在低功率環(huán)境下的操作穩(wěn)定性，這是因為 位線可以用與利用離子注入法形成位線的實施方式相比電阻值較低 的金屬層等形成。具體地說，可以有利于單位晶胞的外圍電路(例如， 讀出放大器(sense amplifier))的操作，這是因為可以增加與從半 導體存儲器件的晶胞陣列傳輸?shù)臄?shù)據(jù)對應的電流量。
此外，在形成位線的工序中，除了用于形成硅柱的光阻層圖案 以外，不需要其它光阻層圖案。于是，可以大大減小在高度集成的半 導體存儲器件的單位晶胞的形成工序中容易產(chǎn)生的微小圖案之間的 對準誤差。這使得包括豎直晶體管的半導體存儲器件具有改善的操作 特性和提高的成品率。
根據(jù)本發(fā)明，在相反方向上兩次執(zhí)行形成包括豎直晶體管的溝 道區(qū)在內(nèi)的硅柱的圖案化工序，并且在兩次圖案化工序之間在位線區(qū) 域中形成導電材料。因此，具有如下的優(yōu)點可以增加半導體器件內(nèi) 的操作電流，這是因為與利用離子注入法形成的傳統(tǒng)位線相比本發(fā)明 的位線電阻值較低。此外，由于可以增加半導體器件內(nèi)的操作電流， 所以可以提高半導體器件的操作速度、或降低電源的電平，因而可以降低半導體器件的功耗。
此外，根據(jù)本發(fā)明，在執(zhí)行形成硅柱的圖案化工序時將位線圖 案化。這樣，可以避免對準誤差，這是因為不需要執(zhí)行在現(xiàn)有技術中 將硅柱之間的位線彼此間隔開的光刻工序，因而可以改善制造成品 率。
本發(fā)明的上述實施例是示例性的而非限制性的。各種替代及等 同的方式都是可行的。本發(fā)明并不限于本文所述的實施例。本發(fā)明也 不限于任何特定類型的半導體器件。對本發(fā)明內(nèi)容所作的其它增加、 刪減或修改是顯而易見的并且落入所附權利要求書的范圍內(nèi)。
本申請要求2008年7月31日提交的韓國專利申請No. 10-2008-0075039的優(yōu)先權，該韓國專利申請的全部內(nèi)容以引用的方 式并入本文。
權利要求
1.一種半導體器件，包括柱，其在半導體基板上限定而成，所述柱限定溝道區(qū)；柵極介電層，其緊靠所述柱的側壁形成；以及第一導電區(qū)域，其設置在所述基板中并且在所述柱的下方，所述第一導電區(qū)域包含第一金屬。
2. 根據(jù)權利要求l所述的半導體器件，其中，所述第一導電區(qū)域限定位線。
3. 根據(jù)權利要求2所述的半導體器件，還包括 第二導電區(qū)域，其設置在所述基板中并且在所述柱的下方，.所述第二導電區(qū)域包含第二金屬。
4. 根據(jù)權利要求3所述的半導體器件，其中，所述第二金屬由阻擋物金屬層形成。
5. 根據(jù)權利要求3所述的半導體器件，其中， 所述第二導電區(qū)域限定凹面區(qū)域。
6. 根據(jù)權利要求5所述的半導體器件，其中， 所述凹面區(qū)域通過各向同性地蝕刻位于所述柱下方的區(qū)域而形成。
7. 根據(jù)權利要求3所述的半導體器件，其中， 所述阻擋物金屬層沿著所述位線的方向平行地形成于所述溝道區(qū)的下方。
8. 根據(jù)權利要求l所述的半導體器件，其中，所述阻擋物金屬層和所述金屬層是由相同的金屬材料制成的。
9. 根據(jù)權利要求4所述的半導體器件，其中， 所述柵電極經(jīng)由在與所述位線正交的方向上形成的字線而與相鄰的豎直晶體管的柵電極連接。
10. —種制造半導體存儲器件的方法，所述方法包括-在半導體基板上設置柱；在所述半導體基板上并且在所述柱的下側形成阻擋物金屬層，所述阻擋物金屬層是位線的一部分；以及 在所述柱的側壁上形成柵電極。
11. 根據(jù)權利要求IO所述的方法，還包括 蝕刻所述半導體基板以在所述柱的第二下側沿著第一方向形成線圖案；在所述線圖案中形成金屬層； 在所述金屬層上形成第一絕緣層；以及在與所述第一方向相交叉的第二方向上各向同性地蝕刻所述線 圖案，其中，所述金屬層和所述阻擋物金屬層限定所述位線。
12. 根據(jù)權利要求ll所述的方法，還包括 在所述半導體基板上形成掩模層并且將所述掩模層圖案化； 通過利用經(jīng)圖案化的掩模層蝕刻所述半導體基板來形成第一圖案；在所述第一圖案的側壁上形成間隔物；以及 利用所述經(jīng)圖案化的掩模層和所述間隔物作為蝕刻掩模來蝕刻 所述半導體基板。
13. 根據(jù)權利要求12所述的方法，還包括在所述半導體基板上形成墊氧化物層； 在所述墊氧化物層上形成硬掩模層；在所述硬掩模層上涂覆光阻層并且將所述光阻層圖案化； 利用經(jīng)圖案化的光阻層作為蝕刻掩模來蝕刻露出的硬掩模層；以及利用蝕刻后的硬掩模層來蝕刻露出的墊氧化物層。
14.根據(jù)權利要求11所述的方法，還包括在所述第一絕緣層上形成掩模層，并且將所述掩模層圖案化為 具有沿著與所述第一方向相交叉的第二方向的線形式；通過利用經(jīng)圖案化的掩模層蝕刻所述第一絕緣層和所述半導體 基板來形成第二圖案；以及在所述第二圖案的側壁上形成間隔物，并且利用所述經(jīng)圖案化的掩模層和所述間隔物作為蝕刻掩模來各向同性地蝕刻所述半導體 基板。層； 層；
15.根據(jù)權利要求11所述的方法，還包括在包括所述柱在內(nèi)的結構的整個表面上沉積阻擋物金屬層；通過對所述阻擋物金屬層進行回蝕來移除露出的阻擋物金屬通過執(zhí)行退火工序來燒結與所述半導體基板接觸的阻擋物金屬將所述半導體基板蝕刻至所述柱下方的一定深度處； 移除所述間隔物；以及在包括蝕刻后的間隔物在內(nèi)的柱之間形成絕緣層，從而在特定 位置處使所述金屬層和所述阻擋物金屬層彼此絕緣。
16. —種制造半導體器件的方法，包括 在第一方向上蝕刻半導體基板，以形成線圖案; 在由所述線圖案限定的空間中沉積第一金屬層;通過在與所述第一方向相交叉的第二方向上蝕刻所述硅線圖案 和所述金屬層來形成多個柱，所述柱經(jīng)由所述第一金屬層來連接； 蝕刻每個柱的下部；以及在每個柱的經(jīng)蝕刻的下部中形成第二金屬層，所述第二金屬層 與所述第一金屬層接觸。
17. 根據(jù)權利要求16所述的方法，其中，所述第二金屬層構造成在所述第二方向上連接所述第一金屬層。
18. 根據(jù)權利要求16所述的方法，還包括 圍繞每個柱形成柵極氧化物層和柵電極;以及 形成導電層以在所述第一方向上連接每個柱的柵電極。
19. 根據(jù)權利要求16所述的方法，其中，蝕刻每個柱的下部的步驟包括通過各向同性地蝕刻每個柱的下 部來形成凹面區(qū)域，所述方法還包括通過執(zhí)行回蝕工序來移除所述第二金屬層的一部分，所述第二 金屬層保留在所述凹面區(qū)域中；以及利用硅垸化工序來燒結保留在所述凹面區(qū)域中的阻擋物金屬
20.根據(jù)權利要求16所述的方法，其中，蝕刻每個柱的下部的步驟包括通過各向同性地蝕刻每個柱的下 部來形成凹面區(qū)域，所述方法還包括-通過執(zhí)行濕式蝕刻工序來移除所述第二金屬層的一部分，所述 第二金屬層保留在所述凹面區(qū)域中；以及利用硅烷化工序來燒結保留在所述凹面區(qū)域中的阻擋物金屬
全文摘要
本發(fā)明公開一種制造高度集成半導體器件的方法和用該方法制成的半導體器件，該半導體器件包括多個豎直晶體管，其均包括對應于源極/漏極區(qū)域的阻擋物金屬層，在源極/漏極區(qū)域中，在具有柱形形狀的溝道區(qū)的下方形成導電區(qū)域；以及位線，其包括用于連接多個豎直晶體管的金屬層。
文檔編號H01L27/105GK101640201SQ20091015761
公開日2010年2月3日 申請日期2009年7月21日 優(yōu)先權日2008年7月31日
發(fā)明者曹永萬 申請人:海力士半導體有限公司