專利名稱：金屬氧化半導(dǎo)體晶體管與其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種晶體管及其制造方法，且特別是有關(guān)于一種金屬氧化半導(dǎo)體 晶體管及其制造方法。
背景技術(shù)：
橫向擴(kuò)散金屬氧化半導(dǎo)體(Lateral Diffused Metal Oxide Semiconductor，以 下簡(jiǎn)稱LDMOS)晶體管在操作時(shí)具有高崩潰電壓(Breakdown voltage)以及低的開啟電阻 (On-state resistance，Ron)。因此，不論是在典型的電源集成電路上，或是在智能型電源 集成電路上，LDMOS晶體管都扮演著極為重要的角色。一般來(lái)說(shuō)，當(dāng)施加在LDMOS的電壓超過(guò)預(yù)定電壓時(shí)，會(huì)有電崩潰的情形發(fā)生。崩 潰模式大致上可以分為穿透崩潰(Punch-through breakdown)和接面崩潰(Junction breakdown)。當(dāng)穿透崩潰發(fā)生時(shí)，LDMOS的電極例如源極、或漏極到源極間的區(qū)域會(huì)有漏電 的情形。此漏電流的情形將導(dǎo)致元件的使用壽命縮減或?qū)е孪噜彽木w管元件或其他電路 元件損毀。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供一種金屬氧化半導(dǎo)體(Metal Oxide Semiconductor，M0S)晶體 管及其制造方法。依照本發(fā)明一實(shí)施例，提供一種MOS晶體管。此MOS晶體管包括具有第一導(dǎo)電型 的深井區(qū)、具有第二導(dǎo)電型的一基體區(qū)、具有第一導(dǎo)電型的源極、具有第一導(dǎo)電型的漏極、 柵極結(jié)構(gòu)、第一場(chǎng)氧化層與場(chǎng)電極。深井區(qū)位于基底中?；w區(qū)位于深井中。源極位于基 體區(qū)中。漏極位于深井區(qū)中，且位于基體區(qū)之外。柵極結(jié)構(gòu)位于源極與漏極之間，并覆蓋基 體區(qū)的部份與深井區(qū)的部份。第一場(chǎng)氧化層覆蓋鄰接基體區(qū)的部份深井區(qū)，且第一場(chǎng)氧化 層所覆蓋的深井區(qū)與柵極結(jié)構(gòu)所覆蓋的深井區(qū)相距一預(yù)定距離。場(chǎng)電極電性連接源極，并 且至少覆蓋部份第一場(chǎng)氧化層。依照本發(fā)明另一實(shí)施例，提出一種MOS晶體管。此MOS晶體管包括基底、具有第一 導(dǎo)電型的深井區(qū)、具有第一導(dǎo)電型的漏極、具有第二導(dǎo)電型的一基體區(qū)、具有第一導(dǎo)電型的 源極、柵極結(jié)構(gòu)與場(chǎng)電極。深井區(qū)位于基底中。漏極位于深井區(qū)中?；w區(qū)位于深井中且位 于漏極之外，基體區(qū)相對(duì)兩側(cè)的深井區(qū)分別定義為第一深井區(qū)與第二深井區(qū)，其中該第一 深井區(qū)位于該基體區(qū)與該漏極之間。源極位于基體區(qū)中。柵極結(jié)構(gòu)位于源極與漏極之間， 并覆蓋部份基體區(qū)與至少部份第一深井區(qū)。場(chǎng)電極位于至少部份第二深井區(qū)之上。依照本發(fā)明再一實(shí)施例，提出一種MOS晶體管的制造方法，包括于一基底中形成 具有第一導(dǎo)電型的深井區(qū)。接著，在深井區(qū)中則形成具有第二導(dǎo)電型的基體區(qū)。另外，在深 井區(qū)中并于基體區(qū)之外，可以形成具有第一導(dǎo)電型的漏極。而在基體區(qū)中則形成具有第一 導(dǎo)電型的源極。之后，在基體區(qū)和漏極之間還可以形成一柵極結(jié)構(gòu)，其覆蓋基體區(qū)的部分和 深井區(qū)的部分。接著，在基體區(qū)中可以形成一感應(yīng)電荷區(qū)，此感應(yīng)電荷區(qū)鄰接基體區(qū)的部份
4深井區(qū)，且感應(yīng)電荷區(qū)未鄰接?xùn)艠O結(jié)構(gòu)所覆蓋的深井區(qū)。 本發(fā)明上述實(shí)施例所述之MOS晶體管及其制造方法，可增加橫向穿透崩潰電壓。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。附圖標(biāo)號(hào)
300 =MOS晶體管324 感應(yīng)電荷區(qū)
302,602 基底606 罩幕層
304、604、604a、604b 深井區(qū)608 墊氧化層
306,630 基體區(qū)610 氮化硅層
308,638 源極614a,614b 主動(dòng)區(qū)
310,640 漏極618 開口
312,642 接觸區(qū)622 柵極介電層
314、316、620、626 淡摻雜區(qū)624 柵極
320 柵極結(jié)構(gòu)632、634 間隙壁
322、648 場(chǎng)電極644 場(chǎng)電極層
330:內(nèi)層介電層332 接觸金屬
616、620、626、636、646 光刻膠層
318a、318b、318c、612a、612b、612c 場(chǎng)氧化層
具體實(shí)施例方式圖1繪示依照本發(fā)明的一實(shí)施例所述的一種金屬氧化半導(dǎo)體(Metal OxideSemiconductor，M0S)晶體管的俯視圖，圖2則繪示依照?qǐng)D1中沿虛線I-II方向的MOS 晶體管的剖面示意圖。請(qǐng)合并參照?qǐng)D1和圖2，MOS晶體管300具有基底302，此基底例如 可為具有第二導(dǎo)電型的基底(P型基底)。而在基底302中，則配置具有第一導(dǎo)電型(N型) 的深井區(qū)304。另外，在深井區(qū)304中，配置P型的基體區(qū)306，而在基體區(qū)306中，則配置 N型的源極308。除此之外，在深井區(qū)304中，還可以配置N型的漏極310，此漏極310位于 基體區(qū)306之外。前述漏極310上可具有一接觸金屬(contact metal)332。在一些實(shí)施例中，基體區(qū)306還可以配置P型的接觸區(qū)312和N型的第一淡摻雜 區(qū)314，二者分別相鄰于源極308。其中，第一淡摻雜區(qū)314位于源極308和漏極310之間。 另外，在漏極310和深井區(qū)304之間，還可以配置N型的第二淡摻雜區(qū)316，以當(dāng)作一緩沖
5區(qū)。在本實(shí)施例中，上述的第一導(dǎo)電型可以是N型，而第二導(dǎo)電型則可以是P型。當(dāng) 然，本領(lǐng)域具有通常知識(shí)者可以依照實(shí)際的需求，而將第一導(dǎo)電型和第二導(dǎo)電型互換，并不 影響本發(fā)明的精神。請(qǐng)繼續(xù)參照?qǐng)D1和圖2，M0S晶體管300可包含一柵極結(jié)構(gòu)320，此柵極結(jié)構(gòu)320位 于源極308與漏極310之間，且覆蓋部分的深井區(qū)304與基體區(qū)306。此外，MOS晶體管300中還可以配置多個(gè)場(chǎng)氧化層，例如場(chǎng)氧化層318a、318b和 318c。場(chǎng)氧化層318a可以覆蓋深井區(qū)304與基體區(qū)306。場(chǎng)氧化層318a所覆蓋的深井區(qū) 304為深井區(qū)304鄰接基體區(qū)306的部份，且場(chǎng)氧化層318a所覆蓋的深井區(qū)與柵極結(jié)構(gòu)320 所覆蓋的深井區(qū)并未連接，兩者相距一預(yù)定距離。更具體而言，位于基體區(qū)306相對(duì)兩側(cè)的 深井區(qū)可分別定義為第一深井區(qū)與第二深井區(qū)，第一深井區(qū)位于基體區(qū)306與漏極310之 間，其上覆蓋有柵極結(jié)構(gòu)320，而第二深井區(qū)至少有部份可被場(chǎng)氧化層318a覆蓋。場(chǎng)氧化層 318b與318c分別位于漏極310相對(duì)之兩側(cè)，且覆蓋部份第二淡摻雜區(qū)316與深井區(qū)304。請(qǐng)?jiān)賲⒖紙D1與圖2，MOS晶體管300中，場(chǎng)氧化層318a上可配置內(nèi)層介電層 330 (inter-layer dielectric)，內(nèi)層介電層330上可再配置一場(chǎng)電極322，場(chǎng)電極322可電 性連接源極308。場(chǎng)電極322電性連接源極308的方式例如可如圖1與圖2所示，將場(chǎng)電極 322延伸并接觸源極308。當(dāng)然，場(chǎng)電極322亦可通過(guò)其他現(xiàn)有的技術(shù)電性連接源極308或 源極308的接觸金屬(contactmetal)(未繪示)，在此不再贅述。通過(guò)電性連接源極308， 場(chǎng)電極322的電位會(huì)隨著施加在源極308上的電壓改變而改變。前述場(chǎng)電極322的材料例 如可為金屬或多晶硅。在深井區(qū)304中，被場(chǎng)電極322覆蓋的部份可以被稱作感應(yīng)電荷區(qū)324。在一些 實(shí)施例中，當(dāng)感應(yīng)電荷區(qū)324的長(zhǎng)度L為10 μ m時(shí)，MOS晶體管300沿I-II方向的崩潰電 壓是由施加在漏極至源極的電壓差所決定，而其漏源極崩潰電壓大約33V。在另外一些實(shí) 施例中，當(dāng)感應(yīng)電荷區(qū)324的長(zhǎng)度L為4 μ m時(shí)，則MOS晶體管300沿I-II方向的崩潰電壓 (以下稱為接面崩潰電壓)是由漏極至基底的電壓差所決定，而其接面崩潰電壓可以提高 至 48V。假設(shè)感應(yīng)電荷區(qū)324的長(zhǎng)度L約為4 μ m,并且假設(shè)施加在漏極310的電壓為一正 電壓。此時(shí)，若是施加在源極308上的電壓往負(fù)值變化時(shí)，會(huì)連帶使得場(chǎng)電極322的電位變 小，并且導(dǎo)致感應(yīng)電荷區(qū)324中會(huì)開始累積電洞，而使得深井區(qū)304的濃度變淡。因此，在基 體區(qū)210中的空乏區(qū)會(huì)增加。然而，由于感應(yīng)電荷區(qū)324的長(zhǎng)度L被設(shè)定為4 μ m的緣故， MOS晶體管300的接面崩潰電壓會(huì)增加到48V。因此雖然此時(shí)空乏區(qū)的范圍增加，但是由于 MOS晶體管300確具有相對(duì)較大的接面崩潰電壓，會(huì)使得MOS晶體管300避免沿I-II方向 的接面崩潰的發(fā)生。相對(duì)地，當(dāng)施加在源極308上的電壓逐步往正電壓加強(qiáng)時(shí)，會(huì)連帶使得場(chǎng)電極322 的電位變大。此時(shí)，感應(yīng)電荷區(qū)域324中開始累積電子，而使得深井區(qū)304的濃度變濃，而 造成MOS晶體管崩潰的接面崩潰電壓下降。雖然MOS晶體管300的接面崩潰電壓下降，但 是由于MOS晶體管300的源極308和漏極310之間的電壓差縮小，發(fā)生接面穿透崩潰可能 性較低。另外，由于感應(yīng)電荷區(qū)域324中的電子累增，可使得電荷感應(yīng)區(qū)域324中的橫向崩 sM (lateral punch through)電J￡上升。
圖3繪示為MOS晶體管的工作電流對(duì)工作電壓的曲線圖。請(qǐng)合并參照?qǐng)D1和圖2， 由于當(dāng)場(chǎng)電極322上的電位增加時(shí)，感應(yīng)電荷區(qū)324中會(huì)開始累積電子。因此，就會(huì)使得橫 向穿透崩潰電壓提高。從圖3中可以得知，未加場(chǎng)電極的MOS晶體管的橫向穿透崩潰電壓大 約是28V。而本實(shí)施例之MOS晶體管因?yàn)榫哂袌?chǎng)電極，因此橫向穿透崩潰電壓大約是34V。 由于感應(yīng)電荷區(qū)324的橫向崩潰電壓較高，因此MOS晶體管300至少可以避免3個(gè)方向(-X 方向、Y方向和-Y方向)發(fā)生橫向穿透崩潰。圖4A-4H為繪示依照本發(fā)明的一實(shí)施例所述的一種MOS晶體管的制造方法流程剖 面示意圖。請(qǐng)先參照?qǐng)D4A，先提供一基底602，并且在基底602中形成深井區(qū)604。基底602 例如是P型基底，而深井區(qū)604例如是N型深井區(qū)。深井區(qū)604可以藉由離子植入制造工 藝來(lái)形成，其植入離子例如是磷；植入劑量例如是8 X IO11 lX1013/Cm2 ；植入能量例如是 120 180KeV。接著，在基底602上形成罩幕層606，裸露出預(yù)定形成隔離結(jié)構(gòu)的區(qū)域。罩幕層606 例如是由墊氧化層608與氮化硅層610所組成。接著，請(qǐng)參照?qǐng)D4B，進(jìn)行局部熱氧化制造工藝，以在罩幕層606所裸露的區(qū)域形 成場(chǎng)氧化層612a、612b和612c當(dāng)作隔離結(jié)構(gòu)。之后，移除罩幕層606，以裸露出場(chǎng)氧化層 612a、612b之間的主動(dòng)區(qū)614a，以及場(chǎng)氧化層612b、612c之間的主動(dòng)區(qū)614b。接著，形成 光刻膠層616，并利用光刻制造工藝形成開口 618，以裸露出主動(dòng)區(qū)614b。然后，再進(jìn)行離 子植入制造工藝，在開口 618所裸露的主動(dòng)區(qū)614b中形成N型淡摻雜區(qū)620。離子植入制 造工藝所植入的離子例如是磷；植入劑量例如是2X IO12 5X 1013/Cm2，而植入能量例如是 180 250KeV。請(qǐng)參照?qǐng)D4C，在完成圖4B的制造工藝后，可移除光刻膠層616。接著，在基底602 之上形成柵極介電層622與整層的柵極624。柵極介電層622的材質(zhì)例如是氧化硅，形成的 方法例如是熱氧化法。柵極624的材質(zhì)例如是摻雜多晶硅，形成的方法例如是化學(xué)氣相沉 積法。之后，在柵極624上形成光刻膠層626，并利用光刻制造工藝形成開口 628，以裸露出 主動(dòng)區(qū)614a。接著，將開口 628所裸露的柵極624以例如蝕刻制造工藝移除，蝕刻過(guò)程中亦 將移除部份被移除的柵極下方的閘氧化層622。接著，進(jìn)行離子植入制造工藝，再進(jìn)行回火，以于主動(dòng)區(qū)614a中形成P型基體區(qū) 630。此時(shí)，位于基體區(qū)630兩側(cè)的深井區(qū)可以被定義為第一深井區(qū)604a和第二深井區(qū) 604b。其中，第一深井區(qū)604a是位于基體區(qū)630和淡摻雜區(qū)620之間。另外，基體區(qū)630 的離子植入制程所植入之離子為P型，例如是硼；植入能量例如是110 150KeV，而植入劑 量例如是 IXlO13 6X1013/cm2。之后，請(qǐng)參照?qǐng)D4D，移除殘留的光刻膠層626，并以另一光刻與蝕刻制造工藝將整 層的柵極624再次圖案化，以形成柵極624。之后，以柵極624為罩幕，進(jìn)行N型離子植入 制造工藝，以在P型基體區(qū)630中形成N型淡摻雜區(qū)628。N型離子植入制造工藝所植入的
離子例如是磷或是砷；植入能量例如是30 60KeV，而植入劑量例如是2 X IO12 2 X IO13/
2
cm 。接著，請(qǐng)參照?qǐng)D4E，在柵極624的側(cè)壁形成間隙壁632和634。間隙壁632和634 的形成方法例如是先形成一層間隙壁材料層，然后，再進(jìn)行非等向性蝕刻制造工藝。在進(jìn)行 非等向性蝕刻制造工藝，或后續(xù)的清洗過(guò)程中，未被柵極624以及間隙壁632和634所覆蓋
7的柵極介電層622將被移除。然后，在基底602之上形成光刻膠層636。接著，進(jìn)行N型離子植入制造工藝，以在 P型基體區(qū)630中形成N型源極638，并在N型淡摻雜區(qū)620中形成N型漏極640。N型離 子植入制造工藝所植入的離子例如是磷或是砷，其植入能量例如是50 65KeV，而植入劑 量例如是 IXlO15 5X1015/cm2。請(qǐng)接著參照?qǐng)D4F，在形成源極638和漏極640之后，可以將光刻膠層636移除。然 后，再于P型基體區(qū)630中形成P型接觸區(qū)642。其中，P型接觸區(qū)642形成的方法可以采 用一般形成摻雜區(qū)的方法，于此不再贅述。之后，請(qǐng)參照?qǐng)D4G，在基底602上形成整層的內(nèi)層介電層650。之后，利用例如光 刻蝕刻的方式于源極638、接觸區(qū)642、漏極640上形成開口。接著，再形成一整層的場(chǎng)電極 層644。場(chǎng)電極層644的材質(zhì)例如是金屬或多晶硅，形成的方法例如是化學(xué)氣相沉積法。之 后，在場(chǎng)電極層644上形成光刻膠層646，并利用光刻制造工藝去除掉多余的光刻膠層，以 裸露場(chǎng)電極層的大部分。最后，請(qǐng)參照?qǐng)D4H，將所裸露的場(chǎng)電極層以例如蝕刻制造工藝移除，并且移除掉光 刻膠層646。此時(shí)，在第二深井區(qū)604b的上方就可以形成場(chǎng)電極648，并且場(chǎng)電極648還可 以電性連接源極638，而在漏極640上可形成接觸金屬652。接觸金屬652與場(chǎng)電極648的 材料可為相同或不相同，若兩者的材料不同的話，則可以不同的制造工藝分別形成接觸金 屬652與場(chǎng)電極648，在此不再贅述。因此，當(dāng)源極638被施加電壓時(shí)，場(chǎng)電極648的電位也 會(huì)隨之改變，因而使得第二深井區(qū)604b成為感應(yīng)電荷區(qū)。綜上所述，由于本發(fā)明實(shí)施例可以將一場(chǎng)電極電性連接至MOS晶體管的源極端， 而使得場(chǎng)電極的電壓伴隨著施加在MOS晶體管之源極端電壓的大小而變化。因此，本發(fā)明 實(shí)施例可以動(dòng)態(tài)地增加接面崩潰電壓或是橫向穿透崩潰電壓的值，亦可以有效抑制了橫向 穿透崩潰的發(fā)生，并進(jìn)而保護(hù)MOS晶體管的周邊元件不受損壞。雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域 中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明 的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
一種金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶體管包括具有第一導(dǎo)電型的一深井區(qū)，位于一基底中；具有第二導(dǎo)電型的一基體區(qū)，位于所述深井區(qū)中；具有第一導(dǎo)電型的一源極，位于所述基體區(qū)中；具有第一導(dǎo)電型的一漏極，位于所述深井區(qū)中，且位于所述基體區(qū)之外；一柵極結(jié)構(gòu)，位于所述源極與所述漏極之間，并覆蓋所述基體區(qū)的部分與該深井區(qū)的部分；一第一場(chǎng)氧化層，覆蓋鄰接所述基體區(qū)的部份所述深井區(qū)，且所述第一場(chǎng)氧化層所覆蓋的所述深井區(qū)與所述柵極結(jié)構(gòu)所覆蓋的所述深井區(qū)相距一預(yù)定距離；以及一場(chǎng)電極，電性連接所述源極且至少覆蓋部份所述第一場(chǎng)氧化層。
2.如權(quán)利要求1所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶 體管還包括具有第二導(dǎo)電型的一接觸區(qū)，所述接觸區(qū)位于所述基體區(qū)中且鄰接所述源極。
3.如權(quán)利要求1所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶 體管還包含具有第一導(dǎo)電型的一第一淡摻雜區(qū)，位于所述基體區(qū)中且鄰接所述源極。
4.如權(quán)利要求1所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述場(chǎng)電極的材料為金 屬或多晶硅。
5.如權(quán)利要求1所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶 體管還包含具有第一導(dǎo)電型的一第二淡摻雜區(qū)，位于所述深井區(qū)與所述漏極之間。
6.如權(quán)利要求1所述的金屬氧化半導(dǎo)體晶體管，其特征在于，當(dāng)所述第一導(dǎo)電型為N 型，所述第二導(dǎo)電型為P型；當(dāng)所述第一導(dǎo)電型為P型，所述第二導(dǎo)電型為N型。
7.一種金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶體管包括 一基底；具有第一導(dǎo)電型的一深井區(qū)，位于所述基底中； 具有第一導(dǎo)電型的一漏極，位于該深井區(qū)中；具有第二導(dǎo)電型的一基體區(qū)，位于所述深井區(qū)中且位于所述漏極之外，所述基體區(qū)相 對(duì)兩側(cè)的所述深井區(qū)分別定義為第一深井區(qū)與第二深井區(qū)，其中所述第一深井區(qū)位于所述 基體區(qū)與所述漏極之間；具有第一導(dǎo)電型的一源極，位于所述基體區(qū)中；一柵極結(jié)構(gòu)，位于所述源極與所述漏極之間，且覆蓋部份所述基體區(qū)與至少部份所述 第一深井區(qū)；以及一場(chǎng)電極，位于至少部份所述第二深井區(qū)之上。
8.如權(quán)利要求7所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述金屬氧化半導(dǎo)體晶 體管還包含一第一場(chǎng)氧化層，所述第一場(chǎng)氧化層覆蓋至少部份所述第二深井區(qū)，所述場(chǎng)電 極位于至少部份所述第一場(chǎng)氧化層上。
9.如權(quán)利要求7所述的金屬氧化半導(dǎo)體晶體管，其特征在于，所述基底為具有第二導(dǎo) 電型的基底。
10.一種金屬氧化半導(dǎo)晶體管的制造方法，其特征在于，所述方法包含 于一基底中形成具有第一導(dǎo)電型的一深井區(qū)；于所述深井區(qū)中形成具有第二導(dǎo)電型的一基體區(qū)；2于所述深井區(qū)中形成具有第一導(dǎo)電型的一漏極，且所述漏極位于所述基體區(qū)之外； 于所述基體區(qū)中形成具有第一導(dǎo)電型的一源極；于所述基體區(qū)和所述漏極之間形成一柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)覆蓋所述基體區(qū)的部分 和所述深井區(qū)的部分；以及形成一感應(yīng)電荷區(qū)，所述感應(yīng)電荷區(qū)位于鄰接所述基體區(qū)的部份所述深井區(qū)，且所述 感應(yīng)電荷區(qū)未鄰接所述柵極結(jié)構(gòu)所覆蓋的所述深井區(qū)。
11.如權(quán)利要求10所述的制造方法，其特征在于，形成所述感應(yīng)電荷區(qū)的方式包含將 一場(chǎng)電極配置于所述感應(yīng)電荷區(qū)的上方，且所述場(chǎng)電極電性連接所述源極，當(dāng)所述源極被 施以一電壓時(shí)，將形成所述感應(yīng)電荷區(qū)。
全文摘要
本發(fā)明涉及一種MOS晶體管及其制造方法，MOS晶體管包括具有第一導(dǎo)電型的深井區(qū)、具有第二導(dǎo)電型的基體區(qū)、具有第一導(dǎo)電型的源極、具有第一導(dǎo)電型之漏極、柵極結(jié)構(gòu)、第一場(chǎng)氧化層與場(chǎng)電極；深井區(qū)位于基底中；基體區(qū)位于深井中；源極位于基體區(qū)中；漏極位于深井區(qū)中，且位于基體區(qū)之外；柵極結(jié)構(gòu)位于源極與漏極之間，并覆蓋基體區(qū)的部份與深井區(qū)的部份；第一場(chǎng)氧化層覆蓋鄰接基體區(qū)的部份深井區(qū)，且第一場(chǎng)氧化層所覆蓋的深井區(qū)與柵極結(jié)構(gòu)所覆蓋的深井區(qū)相距一預(yù)定距離；場(chǎng)電極電性連接源極，并且至少覆蓋部份第一場(chǎng)氧化層。本發(fā)明可有效抑制橫向穿透崩潰的發(fā)生，進(jìn)而保護(hù)MOS晶體管周邊元件不受損壞。
文檔編號(hào)H01L21/336GK101964361SQ20091015742
公開日2011年2月2日 申請(qǐng)日期2009年7月24日 優(yōu)先權(quán)日2009年7月24日
發(fā)明者潘欽寒, 陳柏安 申請(qǐng)人:新唐科技股份有限公司