專利名稱：形成集成電路的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路，特別是涉及一種內(nèi)連線結(jié)構(gòu)(Interconnect Structures)的結(jié)構(gòu)與形成方法，更特別涉及此內(nèi)連線結(jié)構(gòu)的擴(kuò)散阻障層的 形成的形成集成電路的方法。
背景技術(shù)：
一般用來形成金屬線及介層窗(Vias)的方法稱為鑲嵌(Damascene)。且 一般來說，此方法包含形成開口于介電層中，其中介電層用來分隔垂直間 隔的金屬層。開口典型地是利用傳統(tǒng)的微影及蝕刻技術(shù)加以形成。開口形 成后，將銅或銅合金填充至開口中。而介電層表面上多余的銅隨后則利用化 學(xué)機(jī)械研磨(Chemical Mechanical Polish; CMP)力口以移除。剩余的銅或銅 合金則形成介層窗及/或金屬線。
銅典型地使用于鑲嵌制程中。銅具有低電阻率，因此由內(nèi)連線結(jié)構(gòu)的電 阻所導(dǎo)致的電阻-電容延遲(RC Delay)較低。然而，隨著集成電路尺寸的縮 小，銅內(nèi)連線的尺寸亦隨著縮小。當(dāng)銅內(nèi)連線尺寸接近電子的平均自由徑 (Mean Free Path)時(shí)，內(nèi)連線結(jié)構(gòu)的電阻率則大幅地增加。結(jié)果則是由內(nèi) 連線結(jié)構(gòu)所導(dǎo)致的電阻-電容延遲亦大幅地增加。
為了降^[氐內(nèi)連線結(jié)構(gòu)的電阻率，各式各樣的方法已經(jīng)凈皮研究過。例如 典型地具有高電阻率的擴(kuò)散阻障層，擴(kuò)散阻障層是用來防止銅擴(kuò)散至鄰近 的低k值(低介電系數(shù))的介電層中。因此，如何形成較薄的擴(kuò)散阻障層的方 法亦被研究過。然而，在傳統(tǒng)的擴(kuò)散阻障層形成方法中，擴(kuò)散阻障層存在于 介層窗的底部，因而導(dǎo)致內(nèi)連線結(jié)構(gòu)電阻的增加。另一額外的問題是，隨著 集成電路尺寸的縮小，分別相較于金屬線及介層窗的寬度，擴(kuò)散阻障層的 厚度變得更為顯著。結(jié)果使得擴(kuò)散阻障層與晶種層(Seed Layers)的形成變 得更為困難。
由此可見，上述現(xiàn)有的形成集成電路方法在方法與使用上，顯然仍存在 有不便與缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決上述存在的問題，相關(guān)廠 商莫不費(fèi)盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計(jì)被發(fā)展 完成，而一般方法又沒有適切的方法能夠解決上述問題，此顯然是相關(guān)業(yè)者 急欲解決的問題。因此如何能創(chuàng)設(shè)一種新的形成集成電路的方法，實(shí)屬當(dāng)前 重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進(jìn)的目標(biāo)。
有鑒于上述現(xiàn)有的形成集成電路的方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計(jì)制造多年豐富的實(shí)務(wù)經(jīng)驗(yàn)以及專業(yè)知識(shí)，并配合學(xué)理的運(yùn) 用，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的形成集成電3各的方法，能夠改進(jìn) 一般現(xiàn)有的形成集成電路的方法，使其更具有實(shí)用性。經(jīng)過不斷的研究、設(shè) 計(jì)，并經(jīng)反復(fù)試作及改進(jìn)后，終于創(chuàng)設(shè)出確具實(shí)用價(jià)值的本發(fā)明。

發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的形成集成電路的方法存在的缺陷，而提 供一種新的形成集成電路的方法，所要解決的技術(shù)問題是使集成電路中的 介層窗底部無法形成擴(kuò)散阻障層，藉此可減少因擴(kuò)散阻障層所導(dǎo)致的內(nèi)連
線結(jié)構(gòu)的電阻的增加；同時(shí)，解決隨著集成電路尺寸縮小所帶來的擴(kuò)散阻障 層難以成形的問題，簡化擴(kuò)散阻障層以及內(nèi)連線結(jié)構(gòu)的形成制程，非常適于 實(shí)用。
本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實(shí)現(xiàn)的。依據(jù) 本發(fā)明提出的一種形成集成電路的方法，其至少包括以下步驟提供一半 導(dǎo)體基材；形成一介電層于該半導(dǎo)體基材上；形成一開口于該介電層中；形 成一銅合金晶種層于該開口中，其中該銅合金晶種層完全接觸該介電層，且 其中該銅合金晶種層至少包括有一銅及一合金材料；填充一金屬材料于該 開口中且覆蓋于該銅合金晶種層上；執(zhí)行一平坦化步驟，以移除覆蓋在該介 電層上的多余的該金屬材料；以及執(zhí)行一熱退火步驟，以將該銅合金晶種層 中的該合金材料由該銅中分離。
本發(fā)明的目的及解決其技術(shù)問題還可釆用以下技術(shù)措施進(jìn)一步實(shí)現(xiàn)。
前述的形成集成電路的方法，其中所述的熱退火步驟執(zhí)行于填充該金 屬材料的步驟之后，且執(zhí)行于該平坦化步驟之前。
前述的形成集成電路的方法，其中所述的熱退火步驟使得該合金材料 擴(kuò)散至該銅合金晶種層的一底表面、及該金屬材料的一上表面，且其中該熱
前述的形成集成電路的方法，其中更至少包含形成一額外金屬層，形成 該額外金屬層的步驟至少包含形成一額外介電層于該介電層上；形成一額 外開口于該額外介電層中；形成一額外銅合金晶種層于該額外開口中，其中 該額外銅合金晶種層完全接觸該額外介電層，且其中該額外銅合金晶種層 至少包括有該銅及一額外合金材料；填充一額外金屬材料于該額外開口中 且覆蓋于該額外銅合金晶種層上；執(zhí)行一額外平坦化步驟，以移除覆蓋在 該額外介電層上的多余的該額外金屬材料；以及在填充該額外金屬材料的 步驟及執(zhí)行該額外平坦化步驟之間，執(zhí)行一額外熱退火步驟，以將該額外 銅合金晶種層中的該額外合金材料由該銅中分離。
前述的形成集成電路的方法，其中所述的介電層至少包含有氧。
5前述的形成集成電路的方法，其中所述的介電層更包含有硅。
前述的形成集成電路的方法，其中所述的熱退火步驟中，該合金材料與 該介電層中的氧反應(yīng)。
前述的形成集成電路的方法，其中所述的合金材料具有低于一最大濃 度的一濃度，而在該最大濃度下，該銅合金晶種層中的該合金材料可擴(kuò)散至 該銅合金晶種層的表面。
前述的形成集成電路的方法，其中所述的形成該銅合金晶種層的步驟 與填充該金屬材料于該開口中的步驟之間，并無任何銅晶種層形成。
前述的形成集成電路的方法，其中所述的形成該銅合金晶種層的步驟 與填克該金屬材料于該開口中的步驟之間，更至少包括形成一實(shí)質(zhì)純銅層。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點(diǎn)和有益效果。由以上可知，為達(dá) 到上述目的，根據(jù)本發(fā)明的一方面，提供了一種形成集成電路的內(nèi)連線結(jié)
構(gòu)的方法，此方法包括提供半導(dǎo)體基材；形成介電層于半導(dǎo)體基材上；形 成開口于介電層中；以及形成銅合金晶種層于開口中。其中銅合金晶種層 與介電層完全接觸，且銅合金晶種層至少包括有銅及合金材料。此方法更 至少包括填充金屬材料于開口中且覆蓋于銅合金晶種層上；執(zhí)行平坦化 步驟，以移除覆蓋在介電層上的多余的金屬材料；以及執(zhí)行熱退火步驟，以 將銅合金晶種層中的合金材料由銅中分離。
根據(jù)本發(fā)明的另一方面，提供了一種形成集成電路的內(nèi)連線結(jié)構(gòu)的方 法，此方法包括提供半導(dǎo)體基材；形成介電層于半導(dǎo)體基材上；形成開口 于介電層中；形成合金晶種層于開口中，其中合金晶種層至少包括有合金 金屬，在熱預(yù)算影響下合金金屬可分離至合金晶種層的表面；填充金屬材料 于開口中且覆蓋于合金晶種層上；執(zhí)行平坦化步驟，以移除覆蓋在介電層 上的多余的金屬材料；以及執(zhí)行熱退火步驟，以將合金晶種層中的合金材 料分離至合金晶種層的底表面及金屬材料的上表面。其中熱退火步驟執(zhí)行 于填充金屬材料的步驟之后，以及執(zhí)行平坦化步驟之前。
根據(jù)本發(fā)明的又一方面，提供了一種形成集成電路的內(nèi)連線結(jié)構(gòu)的方 法，此方法包括:提供半導(dǎo)體基材；形成低k值介電層于半導(dǎo)體基材上，其中 低k值介電層至少包括氣及硅；形成開口于低k值介電層中；形成銅合金 晶種層于開口中，其中銅合金晶種層至少包括有合金金屬，在熱預(yù)算影響 下合金金屬可分離至銅合金晶種層的表面；電鍍銅材料(電鍍銅；Plated Copper)于開口中且覆蓋于銅合金晶種層上；在電鍍銅材料的步驟之后，執(zhí) 行熱退火步驟，以將合金金屬擴(kuò)散至銅合金晶種層的底表面及銅材料的上 表面；以及在熱退火步驟后，執(zhí)行化學(xué)機(jī)械研磨，以移除覆蓋在低k值介電 層上的多余的銅材料，其中銅材料的上表面所聚集的合金金屬亦遭移除。
根據(jù)本發(fā)明的又一方面，提供了一種集成電路的結(jié)構(gòu)，此結(jié)構(gòu)至少包括半導(dǎo)體基材；位于半導(dǎo)體基材上的介電層；位于介電層中的開口；以及位 于開口中并與介電層接觸的擴(kuò)散阻障層。擴(kuò)散阻障層至少包括選自于實(shí)質(zhì) 由一金屬的金屬氧化物、前述金屬的金屬硅氧化物、以及前述材料的組合 所形成的一群組的材料。在熱預(yù)算的影響下，前述金屬可由銅中分離。內(nèi)連 線結(jié)構(gòu)更至少包括位于前述開口中并覆蓋于擴(kuò)散阻障層上的金屬材料。此 金屬材料與擴(kuò)散阻障層不同。此金屬材料具有一上表面，此上表面與介電 層的頂面實(shí)質(zhì)等高。
根據(jù)本發(fā)明的又一方面，提供了一種集成電路的結(jié)構(gòu)，此結(jié)構(gòu)至少包 括半導(dǎo)體基材;位于半導(dǎo)體基材的低k值介電層，其中低k值介電層至少 包括氧及硅；位于低k值介電層中的開口 ，其中開口至少包括介層窗開口以 及位于介層窗開口上并與其形成一體的溝渠開口；以及位于開口中并與介 電層接觸的擴(kuò)散阻障層。擴(kuò)散阻障層至少包括選自于實(shí)質(zhì)由一金屬的金屬 氧化物、前述金屬的金屬硅氧化物、以及前述材料的組合所形成的一群組 的材料。在熱預(yù)算的影響下，前述金屬可由銅中分離。當(dāng)擴(kuò)散阻障層并未形 成于介層窗開口的底部時(shí)，則擴(kuò)散阻障層至少有一部分位于溝渠開口的底 部。集成電路更至少包括位于開口中且覆蓋在擴(kuò)散阻障層上的銅特征，其中 此銅特征具有一上表面，此上表面實(shí)質(zhì)等高于低k值介電層的上表面。
借由上述技術(shù)方案，本發(fā)明形成集成電路的方法至少具有下列優(yōu)點(diǎn)及 有益效果本發(fā)明使受到改善而厚度減低的擴(kuò)散阻障層，以及溝渠開口與介 層窗開口有較佳的間隙填充(Gap-Fi 11 ing)。
綜上所述，本發(fā)明一種形成集成電路的內(nèi)連線結(jié)構(gòu)的方法。此方法包 括:提供半導(dǎo)體基材；形成介電層于半導(dǎo)體基材上；形成開口于介電層中；以 及形成銅合金晶種層于開口中。其中銅合金晶種層與介電層完全接觸，且銅 合金晶種層至少包括有銅及合金材料。此方法更至少包含填充金屬材料 于開口中且覆蓋在銅合金晶種層上；執(zhí)行平坦化步驟，以移除覆蓋在介電 層上的多余的金屬材料；以及執(zhí)行熱退火步驟，以將銅合金晶種層中的合 金材料由銅中分離。本發(fā)明具有上述優(yōu)點(diǎn)及實(shí)用價(jià)值，其不論在方法或功 能上皆有較大的改進(jìn)，在技術(shù)上有顯著的進(jìn)步，并產(chǎn)生了好用及實(shí)用的效 杲，且較現(xiàn)有的形成集成電路的方法具有增進(jìn)的突出功效，從而更加適于實(shí) 用，誠為一新穎、進(jìn)步、實(shí)用的新設(shè)計(jì)。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的 技術(shù)手段，而可依照說明書的內(nèi)容予以實(shí)施，并且為了讓本發(fā)明的上述和其 他目的、特征和優(yōu)點(diǎn)能夠更明顯易懂，以下特舉較佳實(shí)施例，并配合附圖，詳 細(xì)^兌明如下。


圖1至圖8是依據(jù)本發(fā)明的一實(shí)施例制造內(nèi)連線結(jié)構(gòu)的各個(gè)中間步驟
的剖面示意圖，其中本實(shí)施例更介紹了雙鑲嵌制程(Dual Damascene Process)。
圖9是形成于如圖8所示的內(nèi)連線結(jié)構(gòu)上的額外金屬層的示意圖。 圖10是根據(jù)本發(fā)明的一實(shí)施例的具有金屬覆蓋層(Metal Cap Layer) 的內(nèi)連線結(jié)構(gòu)的示意圖。
100:晶圓20 基底結(jié)構(gòu)
20:半導(dǎo)體基材2 a
22介電層24導(dǎo)線
26蝕刻終止層28介電層
30介層窗開口32溝渠開口
34銅合金晶種層36銅晶種層
38銅42層
44層50銅線
52介層窗60銅合金晶種層
62銅64.擴(kuò)散阻障層
66金屬罩T: 厚度
具體實(shí)施例方式
為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功 效，以下結(jié)合附圖及較佳實(shí)施例，對(duì)依據(jù)本發(fā)明提出的形成集成電路的方法 其具體實(shí)施方式
、方法、步驟、特征及其功效，詳細(xì)說明如后。
本說明所采用的較佳實(shí)施例的產(chǎn)生與使用方式詳細(xì)討論如下。然而，應(yīng) 該理解的是，本發(fā)明提供了許多可在多種特定背景中實(shí)施的可應(yīng)用的發(fā)明 概念。以下所討論的特定實(shí)施例是僅用以教示產(chǎn)生和使用本發(fā)明的特定方 式，而并非用以限定本發(fā)明的范圍。
本發(fā)明提供 一 種形成內(nèi)連線結(jié)構(gòu)的阻障層的新穎方法。本發(fā)明的較佳 實(shí)施例的產(chǎn)生步驟介紹如下。并且較佳實(shí)施例的各種變化亦將在隨后討論。 而在本發(fā)明所有的圖式和示范實(shí)施例中，相同的參考號(hào)碼用來表示相同的 元件。
請(qǐng)參閱圖1至圖8所示，是依據(jù)本發(fā)明的一實(shí)施例制造內(nèi)連線結(jié)構(gòu)的各 個(gè)中間步驟的剖面示意圖，其中本實(shí)施例更介紹了雙鑲嵌制程(Dual Damascene Process)。
請(qǐng)參閱圖1所示，是繪示晶圓100，本發(fā)明的較佳實(shí)施例晶圓100包括 位于例示性的基底結(jié)構(gòu)20上的介電層22。基底結(jié)構(gòu)20可包括半導(dǎo)體基材 20,、以及覆蓋層(Overlying Layers) 202,其中覆蓋層202可包括接觸蝕刻
8鄉(xiāng)冬止層(Contact Etch Stop Layer; CESL)、內(nèi)層介電層(Inter-Layer Dielectric; ILD)、以及金屬間介電層(Inter—Metal Dielectric; IMD)(未 繪示)。半導(dǎo)體基材20,可為單晶(Single Crystalline)或復(fù)合半導(dǎo)體基 材。主動(dòng)及被動(dòng)裝置(未繪示)，如晶體管、電容、電阻、及類似的元件，可 形成于半導(dǎo)體基材20,之上。
圖1亦有形成于介電層22中的導(dǎo)線24，而介電層22形成并覆蓋在基 底結(jié)構(gòu)20之上。其中導(dǎo)線24較佳為一金屬線，此金屬線的材質(zhì)包括有銅、 鎢、鋁、銀、金、前述材料的合金、前述材料的化合物、以及前述材料的 組合。導(dǎo)線24典型地連接至另一位于其下的特征(未繪示)，如介層窗或接 觸插塞(Contact Plug)。介電層22可為金屬間介電層，且較佳的并具有一 低介電常數(shù)值。
蝕刻終止層26形成于介電層22與導(dǎo)線24之上。較佳的蝕刻終止層26 包含有氮化物、硅-碳為基礎(chǔ)的材料、碳摻雜氧化物、或類似的材料。而蝕 刻終止層26的一例示性形成方法為電漿增強(qiáng)型化學(xué)氣相沉積法(Plasma Enhanced Chemical Vapor Deposition; PECVD)。然而，常用的其它方法 如高密度電漿化學(xué)氣相沉積法(High-Density Plasma CVD; HDPCVD)、原子 層化學(xué)氣相沉積法(Atomic Layer CVD; ALCVD )、及類似的方法亦可,史采 用。為了簡化起見，基底結(jié)構(gòu)20將不繪于接下來即將討論的圖式中。
請(qǐng)參閱圖2所示，是繪示介電層28的形成，介電層28提供導(dǎo)線24及 后續(xù)即將形成于其上的導(dǎo)線之間的絕緣。因此，介電層28有時(shí)可稱之為金 屬間介電層。較佳的介電層28具有小于約3. 5的介電常數(shù)(k值)，因此，雖 然介電層28亦可具有一較高的k值，而在本說明中介電層28則均指具有 低k值的介電層28。更佳的是，低k值的介電層28具有一小于約2.8的k 值。在一較佳實(shí)施例中，低k值的介電層28包括有氧、硅、氮、以及類似 的材料。 一例示性的材料包含有含碳材料、有機(jī)硅酸鹽玻璃、含制孔劑材 料、以及類似的材料。多孔性結(jié)構(gòu)可存在于低k值的介電層28中以降低其 k值。低k值的介電層28可利用化學(xué)氣相沉積法沉積，雖然其它常用的沉 積法如低壓化學(xué)氣相沉積法(Low Pressure CVD; LPCVD)、原子層化學(xué)氣相 沉積法、以及旋轉(zhuǎn)涂布法(Spin-0n)亦可被采用，但較佳的方法為電漿增強(qiáng)
型化學(xué)氣相沉積法。
請(qǐng)參閱圖3所示，是繪示位于低k值的介電層28中的介層窗開口 30及 溝渠開口 32的形成。光阻(未繪示)形成并圖案化于低k值的介電層28之 上，藉以形成介層窗開口 30及溝渠開口 32。在一較佳實(shí)施例中，非等向性 (anisotropic)蝕刻切穿低k值的介電層28,并終止于蝕刻終止層26,因此 形成介層窗開口 30。接著形成溝渠開口 32。由于沒有蝕刻終止層來終止溝 渠開口 32的蝕刻，故需控制蝕刻時(shí)間使得溝渠開口 32的蝕刻終止于所希望的深度。在另一實(shí)施例中，可采用溝渠優(yōu)先法(Trench-First Approach),在 此方法中，溝渠開口 32形成于介層窗開口 30之前。然后通過介層窗開口 30 蝕刻蝕刻終止層26，以暴露出蝕刻終止層26下方的導(dǎo)線24。
在另一實(shí)施例中，低k值的介電層28可以第一低k值介電層、位于第 一低k值介電層上的蝕刻終止層、位于蝕刻終止層上的第二低k值介電層 來取代。蝕刻終止層是用來形成溝渠開口 32。熟悉此技藝的人將能了解適 當(dāng)?shù)闹瞥滩襟E。
請(qǐng)參閱圖4所示，是繪示銅合金晶種層34的形成。銅合金晶種層34包 含有與合金材料形成合金的基材金屬材料(Base Metallic Material),雖 然此基材材料可為釕(Ruthenium)或其它適當(dāng)?shù)牟牧希^佳的基材材料為 銅(且由此可知相對(duì)應(yīng)的合金層可稱為銅合金層)。在一例示實(shí)施例中，銅 合金晶種層34具有小于約60%的合金原子百分率(Alloy Atomic Percentage),且較佳的介于約0. 1%及10°/。之間 合金材料根據(jù)其溶解于基 材金屬材料中的溶解度來做選擇，較佳的合金材料為金屬，其中較佳的為 溶解度小的材料。再者，當(dāng)受到熱退火作用時(shí)，合金材料需能夠由基材材 料中分離。分離后，合金材料擴(kuò)散至基材金屬材料的表面。根據(jù)上述的較佳 實(shí)施例，銅合金晶種層34中的合金材料可為錳、鉛、銀、鉻、鈮、鎂、銦、 鈦、錫、及前述材料的組合。典型地，若銅合金晶種層34中的合金材料含 量超過最大原子百分率，則基材金屬材料將取代合金材料而擴(kuò)散至合金材 料的表面。若采用不同的合金材料，則最大原子百分率亦會(huì)隨之變動(dòng)。在一 例示性實(shí)施例中，使用錳作為合金材料，則最大原子百分率約為52原子百 分比(Atomic Percent)。因此，銅合金晶種層34中的合金材料的原子百分 率應(yīng)低于個(gè)別的最大原子百分率，以使得當(dāng)進(jìn)行熱退火時(shí)，合金材料能夠 擴(kuò)散至基材金屬材料的表面，而不會(huì)形成相反的狀況。雖然較大或較小的 銅合金晶種層34的厚度T亦可被釆用，但銅合金晶種層34的厚度T較佳 的是介于30埃至900埃之間。值得注意的是，合金材料在銅合金晶種層34 中所占原子百分率的增加將改善最后內(nèi)連線結(jié)構(gòu)的可靠度。然而，過多的 合金材料亦將導(dǎo)致內(nèi)連線結(jié)構(gòu)電阻率的增加。因此合金材料的最佳百分率
需要同時(shí)考慮可靠度以及電阻率。
銅合金晶種層34較佳是利用物理氣相沉積法(Physical Vapor Deposition; PVD)來制作，物理氣相沉積法可包括直流濺鍍(DC Sputter )、 射頻濺鍍(RF Sputter)、偏壓濺鍍(Bias Sputter)、《茲控踐鍍(Magnetron Sputter)、或類似的方法。個(gè)別的靶材(Target )將包含有所需的基材材 料，如銅或釕，以及合金材料。另外，銅合金晶種層34可利用化學(xué)氣相沉積 法來制作，或是利用原子層沉積4支術(shù)(ALD-Atomic Layer Deposi t ion)或無 電電鍍法(Electroless Plating)來產(chǎn)生，在無電電鍍法中，電鍍液包含有基材金屬材料以及合金材料兩者的離子。
請(qǐng)參閱圖5所示，可選擇性地形成銅晶種層36。銅晶種層36較佳(實(shí) 質(zhì))的是包含有純銅(例如具有低于約0.1原子百分比的雜質(zhì)百分率)。優(yōu) 點(diǎn)是，實(shí)質(zhì)純銅晶種層36具有低電阻率，且可因此改善后續(xù)的銅電鍍制程。 銅晶種層36的形成方法可實(shí)質(zhì)等同于形成銅合金晶種層34的方法。
接著，請(qǐng)參閱圖6所示，將銅38填入溝渠開口 32中。在一較佳實(shí)施 例中，銅38是利用電鍍所形成，其中晶圓100是浸沒在包含有離子銅的電 鍍液中。在最后的結(jié)構(gòu)上，銅38的上表面是高于低k值的介電層28的上表 面。
請(qǐng)參閱圖7所示，對(duì)晶圓IOO施以熱退火。熱退火使得銅合金晶種層34 中的合金材料能夠從銅當(dāng)中分離。合金材料擴(kuò)散至銅38的自由表面(Free Surface)，且擴(kuò)散至銅合金晶種層34與低k值的介電層28之間的界面，并 且聚集在此些區(qū)域中。此些聚集有合金材料的區(qū)域是以層42及層44作一 概略性的介紹。同時(shí)，隨著銅合金晶種層34中的合金材料的擴(kuò)散，剩下的 銅合金晶種層34可包含有留下的實(shí)質(zhì)純銅(或釕)。再者，合金材料穿過銅 38而集中在層44中，因此銅38的主體實(shí)質(zhì)上亦不包含合金材料。在一例 示性實(shí)施例中，實(shí)質(zhì)純銅合金晶種層34及銅38具有低于約0. 1°/。的雜質(zhì)百 分率。雖然銅合金晶種層34仍然于圖7中繪出，可理解的是，假如銅合金 晶種層34及銅38 二者均以相似的材料如銅來形成，則二者之間可能無法 作區(qū)分。在后續(xù)的圖式中并無晶種層36繪出，因?yàn)榫ХN層36已經(jīng)合并至 銅38之中。
再者，由于熱退火所提供的能量，層42中的合金材料將與低k值介電層 28產(chǎn)生反應(yīng)(形成鍵結(jié))，以將層42轉(zhuǎn)換成擴(kuò)散阻障層 在一例示性實(shí)施例 中，其中低k值介電層28至少包含氧，擴(kuò)散阻障層42包含氧化金屬(例如 MeOx，其中合金材料是以Me表示)。在另 一例示性實(shí)施例中，其中低k值介 電層28包含有氧及硅，擴(kuò)散阻障層42包含有金屬硅氧化物(MeSiyOz)、金 屬氧化物、或前述材料的組合。擴(kuò)散阻障層42可以具有小于約30埃的厚 度，而根據(jù)銅合金晶種層34中的合金材料的多寡，雖然擴(kuò)散阻障層42可具 有較厚或較薄的厚度，但較佳的厚度則介于約10埃至約"埃之間。
為了從銅當(dāng)中分離合金材料，熱退火的執(zhí)行溫度需高于分離活化溫度 (Segregation Activating Temperature)，若熱退火溫度一直低于前述分離 活化溫度，則分離作用實(shí)質(zhì)上可忽略。分離活化溫度隨著使用的合金材料的 不同而變化。分離效應(yīng)(Segregation Effect)受到熱退火的溫度及持續(xù)時(shí) 間二者(亦即熱預(yù)算)的影響。熟悉此技藝的人通過實(shí)驗(yàn)將能夠找到最佳的 溫度及持續(xù)時(shí)間。在一例示實(shí)施例中，其中合金材料包含有錳，熱退火可 在約250。C及約40(TC持續(xù)約10分鐘至約120分鐘。然后，請(qǐng)參閱圖8所示，執(zhí)行化學(xué)機(jī)械研磨以移除多余的銅38，及低k值 介電層28中的銅合金晶種層34,留下銅線50、介層窗52、以及分別位于 前述二者底下的層42 (阻障層)的部分。包含有集中的合金材料的層44則由 化學(xué)機(jī)械研磨所移除。
可以理解的是，熱退火可在不同的時(shí)間加以實(shí)施。例如可在形成銅 合金晶種層34及形成銅晶種層36的步驟之間、在形成銅晶種層36以及電 鍍銅38的步驟之間、或在化學(xué)機(jī)械研磨之后執(zhí)行熱退火。然而，在形成銅 38步驟之后，以及在執(zhí)行化學(xué)機(jī)械研磨步驟之前執(zhí)行熱退火特別具有優(yōu)勢(shì)。 理由是，藉由此時(shí)所執(zhí)行的熱退火，則集中的合金材料(層44)將遭到后續(xù) 執(zhí)行的化學(xué)機(jī)械研磨所移除。相反的，若是在其它任何時(shí)刻執(zhí)行熱退火，則 合金材料將集中在剩余的最后結(jié)構(gòu)的自由表面，且增加內(nèi)連線結(jié)構(gòu)的電阻 率。
本發(fā)明的 一 優(yōu)點(diǎn)特征是，擴(kuò)散阻障層的形成是自我對(duì)準(zhǔn) (Self-Aligned)，且沒有擴(kuò)散阻障層形成于介層窗的底部(如圖8中的區(qū)域 54)。因?yàn)閿U(kuò)散阻障層一般具有高于銅的電阻率，在介層窗底部的擴(kuò)散阻障 層的部分將增加內(nèi)連線結(jié)構(gòu)的電阻，且降4氐受到電子遷移 (Electro-Migration)影響的可靠度。然而，由于合金材料可實(shí)質(zhì)自由地穿 過介層窗底部，故介層窗底部將不會(huì)聚集合金材料，且因此不會(huì)有擴(kuò)散阻障 層形成于區(qū)域54。
請(qǐng)參閱圖9所示，是繪示額外金屬層的中間結(jié)構(gòu)。較佳的是，將圖3至 圖8中所示的步驟重復(fù)于每一金屬層中。例如，為了形成如圖9所示的結(jié) 構(gòu)，形成銅合金晶種層60，接著形成選擇性的純銅晶種層(未繪出)、以及 電鍍銅62。在形成銅62之后，執(zhí)行其它的熱退火步驟以形成擴(kuò)散阻障層 64。接著，執(zhí)行化學(xué)機(jī)械研磨以移除多余的銅62。
本發(fā)明的實(shí)施例可以與其它金屬形成方案結(jié)合。例如請(qǐng)參閱圖10所 示，是繪示包含有金屬罩66的內(nèi)連線結(jié)構(gòu)，其中金屬罩66是由鈷、鎳、鎢、
鉬(molybdenum)、硅、鋅、鉻、硼、磷、氮、及前述材料的組合所形成。 再者，當(dāng)金屬罩66并不包含氧或硅時(shí)，則無擴(kuò)散阻障層(金屬氧化物或金屬 硅氧化物)形成于金屬罩66上。
本發(fā)明的實(shí)施例具有多項(xiàng)優(yōu)點(diǎn)特征。相較于傳統(tǒng)形成擴(kuò)散阻障層及銅 晶種層的沉積制程(由于一致性的需求，此些制程很復(fù)雜)，在本發(fā)明的實(shí) 施例中，僅需要一銅合金晶種層，因此內(nèi)連線結(jié)構(gòu)的形成制程可以簡化。再 者，銅合金晶種層可如約30埃一樣薄，且因此剩余的開口的深寬比(Aspect Ratio)可實(shí)質(zhì)不受影響。電鍍銅的間隙填充因此而更加容易。因此，本發(fā)明 的實(shí)施例較佳地適合于較小尺寸的集成電路。此外，擴(kuò)散阻障層的形成為自 我對(duì)準(zhǔn)，因此并無擴(kuò)散阻障層形成于介層窗的底部。如此不僅導(dǎo)致內(nèi)連線結(jié)構(gòu)的電阻-電容延遲的降低，且可減少電子遷移失效的可能性。實(shí)驗(yàn)顯示，相
較于具有氮化鉭(TaN)或鉭(Ta)擴(kuò)散阻障層的內(nèi)連線結(jié)構(gòu)，本發(fā)明的實(shí)施例 到達(dá)失效的平均時(shí)間增加了 3到5倍。更進(jìn)一步來說，利用本發(fā)明的方法所 形成的例示性介層窗鏈(Via Chains)的電阻僅約具有具有氮化鉭或鉭的例 示性擴(kuò)散阻障層的10%。
雖然本發(fā)明及其優(yōu)點(diǎn)已經(jīng)詳述如上，可理解的是，在不脫離后述請(qǐng)求項(xiàng) 所定義的本發(fā)明范圍和精神內(nèi)，當(dāng)可做各種的更動(dòng)、替代和潤飾。此外，本 發(fā)明的范圍并非欲限制在本說明書所述的制程、機(jī)器、制造以及物質(zhì)、方 式、方法和步驟的組成的特定實(shí)施例中。此技術(shù)領(lǐng)域中具有一般技藝人員 將可從本發(fā)明的揭露輕易地理解到前述的制程、機(jī)器、制造以及物質(zhì)、方 式、方法和步驟的組成，不論是已經(jīng)存在或后續(xù)將發(fā)展的，只要能夠如本說 明相對(duì)應(yīng)的實(shí)施例 一般執(zhí)行實(shí)質(zhì)相同功能或達(dá)到實(shí)質(zhì)相同的結(jié)果，均包括 在本發(fā)明的范圍內(nèi)。
以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對(duì)本發(fā)明作任何形式 上的限制，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利 用上述揭示的技術(shù)內(nèi)容作出些許更動(dòng)或修飾為等同變化的等效實(shí)施例，但 凡是未脫離本發(fā)明技術(shù)方案內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所 作的任何筒單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種形成集成電路的方法，其特征在于其至少包括以下步驟提供一半導(dǎo)體基材；形成一介電層于該半導(dǎo)體基材上；形成一開口于該介電層中；形成一銅合金晶種層于該開口中，其中該銅合金晶種層完全接觸該介電層，且其中該銅合金晶種層至少包括有一銅及一合金材料；填充一金屬材料于該開口中且覆蓋于該銅合金晶種層上；執(zhí)行一平坦化步驟，以移除覆蓋在該介電層上的多余的該金屬材料；以及執(zhí)行一熱退火步驟，以將該銅合金晶種層中的該合金材料由該銅中分離。
2、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所述 的熱退火步驟是執(zhí)行于填充該金屬材料的步驟之后，且執(zhí)行于該平坦化步 驟之前。
3、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所述 的熱退火步驟使得該合金材料擴(kuò)散至該銅合金晶種層的一底表面、及該金 屬材料的一上表面，且其中該熱退火步驟使得該合金材料與該介電材料間 產(chǎn)生一反應(yīng)。
4、 根據(jù)權(quán)利要求2所述的形成集成電路的方法，其特征在于其更至少 包含形成一額外金屬層，形成該額外金屬層的步驟至少包含形成一額外介電層于該介電層上； 形成一額外開口于該額外介電層中；形成一額外銅合金晶種層于該額外開口中，其中該額外銅合金晶種層 完全接觸該額外介電層，且其中該額外銅合金晶種層至少包括有該銅及一 額外合金材料；填充一額外金屬材料于該額外開口中且覆蓋于該額外銅合金晶種層上；執(zhí)行一額外平坦化步驟，以移除覆蓋在該額外介電層上的多余的該額 外金屬材料；以及在填充該額外金屬材料的步驟及執(zhí)行該額外平坦化步驟之間，執(zhí)行一 額外熱退火步驟，以將該額外銅合金晶種層中的該額外合金材料由該銅中 分離。
5、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所述的介電層至少包含有氧。
6、 根據(jù)權(quán)利要求5所述的形成集成電路的方法，其特征在于其中所述的介電層更包含有硅。
7、 根據(jù)權(quán)利要求5所述的形成集成電路的方法，其特征在于其中所述 的熱退火步驟中，該合金材料與該介電材層中的氧反應(yīng)。
8、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所述 的合金材料具有低于一最大濃度的一濃度，而在該最大濃度下，該銅合金晶 種層中的該合金材料可擴(kuò)散至該銅合金晶種層的表面。
9、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所述 的形成該銅合金晶種層的步驟與填充該金屬材料于該開口中的步驟之間， 并無任何銅晶種層形成。
10、 根據(jù)權(quán)利要求1所述的形成集成電路的方法，其特征在于其中所 述的形成該銅合金晶種層的步驟與填充該金屬材料于該開口中的步驟之間， 更至少包括形成一實(shí)質(zhì)純銅層。
全文摘要
本發(fā)明是有關(guān)于一種形成集成電路的方法，其至少包括以下步驟提供一半導(dǎo)體基材；形成一介電層于該半導(dǎo)體基材上；形成一開口于該介電層中；形成一銅合金晶種層于該開口中，其中該銅合金晶種層完全接觸該介電層，且其中該銅合金晶種層至少包括有一銅及一合金材料；填充一金屬材料于該開口中且覆蓋于該銅合金晶種層上；執(zhí)行一平坦化步驟，以移除覆蓋在該介電層上的多余的該金屬材料；以及執(zhí)行一熱退火步驟，以將該銅合金晶種層中的該合金材料由該銅中分離。本發(fā)明使受到改善而厚度減低的擴(kuò)散阻障層，以及溝渠開口與介層窗開口有較佳的間隙填充。
文檔編號(hào)H01L21/768GK101515562SQ20081013303
公開日2009年8月26日 申請(qǐng)日期2008年7月8日 優(yōu)先權(quán)日2008年2月18日
發(fā)明者余振華, 葉名世, 李明翰 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司