專利名稱：半導(dǎo)體元件封裝之內(nèi)聯(lián)線結(jié)構(gòu)及其方法
半導(dǎo)體元件封裝之內(nèi)聯(lián)線結(jié)構(gòu)及其方法
技術(shù)領(lǐng)域：
本發(fā)明系有關(guān)一種半導(dǎo)體封裝，特別是關(guān)于一種內(nèi)聯(lián)線封裝 結(jié)構(gòu)。
背景技術(shù)：
高效能集成電路封裝已是熟知的技術(shù)。工業(yè)需求趨使集成電 路封裝之改善以提升其熱及電性效能并降低尺寸及制造成本。在 半導(dǎo)體組件領(lǐng)域中，組件之密度持續(xù)增加，且體積逐漸減小。高 密度組件之封裝或交互連接技術(shù)的需求亦日益增加，以符合上述 情況。 一般而言，在覆晶接合方法中，焊錫凸塊數(shù)組系形成于晶 粒表面上。焊錫凸塊之形成系利用焊錫化合材料配置于焊錫罩幕 層，以產(chǎn)生所需焊錫凸塊之圖案。晶粒封裝之功能包含電源分配、 訊號分配、散熱、保護(hù)及支撐等。由于半導(dǎo)體結(jié)構(gòu)趨向復(fù)雜化， 而一般傳統(tǒng)技術(shù)，例如導(dǎo)線架封裝、軟性封裝、剛性封裝技術(shù)， 已無法達(dá)成于晶粒上產(chǎn)生具有高密度組件之小型晶粒。
通常，BGA封裝提供相對于封裝表面區(qū)域之高密度聯(lián)線，其 包含回旋式訊號路徑，傳統(tǒng)結(jié)構(gòu)具有高阻抗以及不良散熱，因此 導(dǎo)致較差散熱能力。隨著封裝密度之增加，將內(nèi)部組件產(chǎn)生之熱 導(dǎo)出益形重要。
覆晶技術(shù)為電性連接晶粒至黏合基板(例如印刷電路板)之 已知電子訊號連接晶粒技術(shù)，晶粒主動面受制于復(fù)數(shù)之電性耦合 (習(xí)知技術(shù)系位于芯片旁側(cè))。電訊連接位于覆晶之主動表面上以 作為端點(diǎn)，凸塊包含錫球以及/或銅、金使得其機(jī)械與電性連接 于基板之上。位于增層后之錫球具有凸塊高度約為50-100微米， 晶粒反轉(zhuǎn)配置于基板表面，其凸塊對準(zhǔn)基板之接觸墊，如圖1所 示。若凸塊為錫球，則覆晶上之其將被焊于基板接合墊上，錫接 合成本不高，但當(dāng)基于熱機(jī)械應(yīng)力超時產(chǎn)生的材料疲勞時將導(dǎo)致 電性阻抗增加以及毀損或孔洞。此外，錫球?yàn)殄a鉛合金組成，以
鉛為基礎(chǔ)之材質(zhì)將因?yàn)闀a(chǎn)生有毒物質(zhì)之釋放及進(jìn)入地下水供 應(yīng)等環(huán)保考慮而不再受到歡迎。
一般，填充材質(zhì)被用以降低介于
芯片與基板間熱膨脹所產(chǎn)生之熱應(yīng)力。
再者，由于 一 般封裝技術(shù)必須先將晶圓上之晶粒分割為個別 晶粒，再將晶粒分別封裝，因此上述技術(shù)之制程十分費(fèi)時。因?yàn)?晶粒封裝技術(shù)與集成電路之發(fā)展有密切關(guān)聯(lián)，因此封裝技術(shù)以及 '電子組件之尺寸要求越來越高?；谏鲜鲋碛?，現(xiàn)今之封裝技
術(shù)已逐漸趨向采用球門陣列封裝(BGA)、覆晶球門陣列封裝、芯 片尺寸封裝、晶圓級封裝之技術(shù)。應(yīng)可理解「晶圓級封裝(WLP)J 指晶圓上整體封裝及所有內(nèi)聯(lián)線結(jié)構(gòu)以及其它制程步驟，系于切 割為個別芯片(晶粒)之前進(jìn)行。 一般而言，在完成所有配裝制程 或封裝制程之后，由具有復(fù)數(shù)半導(dǎo)體晶粒之晶圓中將個別半導(dǎo)體 封裝分離。上述晶圓級封裝具有極小之尺寸及良好之電性。
美國第6， 271， 469號專利揭露具有重分布層(RDL) 124之封裝 結(jié)構(gòu)，如圖2所示。此微電子封裝包含微電子晶粒102，具有主 動面。封裝膠體112配置于晶粒102周遭。其中所述之封裝膠體 至少具有一表面大致上與晶粒主動表面相當(dāng)平整。第一介電層 118配置于封裝膠體112與微電子晶粒102主動面之至少一部分 之上。至少一導(dǎo)電層124配置于第一介電層118之上。導(dǎo)電層124 電性連接微電子晶粒之主動面。第二介電層126以及第三介電層 136分別形成于晶粒102之上。介層穿孔132形成于第二介電層 126中以利于耦合導(dǎo)線124。接合墊134連接介層穿孔132以及 錫球138配置于接合墊上。
上述傳統(tǒng)封裝結(jié)構(gòu)以及制程技術(shù)牽涉過多堆棧介電層層形 成于晶粒/基板表面上以構(gòu)成增層。其不只需要平坦的主動面化 以利于增重分布層制程步驟，更須高精度之光微影設(shè)備以完成封 裝步驟，但其于增層制程期間也易于毀損晶粒表面。主要在于欠 缺緩沖層界介于硅晶粒與錫球間，因此此架構(gòu)造成低良率以及可 靠度問題。
因此，本發(fā)明提供 一 種具有內(nèi)連線結(jié)構(gòu)之覆晶結(jié)構(gòu)以克服上 述問題以提供較佳組件效能。

發(fā)明內(nèi)容
本發(fā)明之一目的系在于提供一種半導(dǎo)體組件封裝(芯片構(gòu) 裝)，其具有芯片及導(dǎo)線，提供低成本、高效能以及高可靠度封 裝。
本發(fā)明之另一 目的系在于提供一種方便、經(jīng)濟(jì)的半導(dǎo)體組件 封裝(芯片構(gòu)裝)之制作方法。
本發(fā)明揭露一種半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi)聯(lián)線結(jié)構(gòu)，包含 二基板，具有預(yù)先制作之導(dǎo)線電路于其中；一 晶粒，具有接觸 墊于主動表面； 一黏合材質(zhì)，將該晶粒黏合于該基板之上，其中 該基板包含通孔貫穿該基板以及該黏合材質(zhì)；導(dǎo)電材質(zhì)填充于該 通孔以利于連接該接觸墊以及該導(dǎo)線電路。
上述結(jié)構(gòu)更包含核心黏膠位于該晶粒及基板背面或該黏合 材質(zhì)上，以及導(dǎo)電凸塊耦合該導(dǎo)線電路；支撐基板位于該核心黏 膠之上。導(dǎo)體層位于該核心黏膠及/或該晶粒背面之上。其中該 導(dǎo)體層包含銅箔薄片、濺鍍或電鍍之銅/鎳/金合金。
其中更包含斜頂結(jié)構(gòu)之封膜單元，位于該晶粒以及基板或該 黏合材質(zhì)之上，斜頂結(jié)構(gòu)之角度約為水平面起30-60度。其中該 封膜單元為液態(tài)化合物或封膠化合物。
一種形成半導(dǎo)體晶粒封裝之內(nèi)聯(lián)線結(jié)構(gòu)之方法，包含-
提供一基板具有導(dǎo)線電路位于其中；
形成黏合材質(zhì)于基板或晶粒表面(硅晶圓表面)上；
以微對位之置放裝置將晶粒配置于該黏合材質(zhì)之上，以覆晶 方式配置；
形成核心黏膠于該晶粒背面，并填入該晶粒周遭空隙； 形成通孔于該基板以曝露接觸墊，其亦可于基板程序中預(yù)
制；
以物理氣相沉積或化學(xué)氣相沉積制作金屬種子層于該接觸 墊上；
形成光阻于該基板/晶粒之上并暴露通孔區(qū)域； 以電鍍制程制作導(dǎo)電材質(zhì)于該通孔中，以形成該內(nèi)聯(lián)線結(jié)構(gòu) 并與該晶粒之接觸墊及基板之導(dǎo)線電路耦合。
上述方法更包含形成黏合材質(zhì)之后熱處理該黏合材質(zhì)；在曝 露出金屬接觸墊之后以干式或濕式清潔該金屬接觸墊。其中該金 屬導(dǎo)電包含Ti/Cu， Cu/Au， Cu/Ni/Au或Sn/Ag/Cu。完成內(nèi)連結(jié)構(gòu)后更包含去除光阻以及回蝕刻該種子金屬層。在此例子中，若 無金存在于錫球之金屬區(qū)上面，則形成之光阻可于物理氣相沉積 之前保護(hù)錫球之金屬區(qū)。
金屬種子層包含Ti/Cu， Cu/Au， Cu/Ni/Aii或Sn/Ag/Cu。


圖l系為根據(jù)先前技術(shù)之剖面示意圖。
圖2系為根據(jù)先前技術(shù)之剖面示意圖。
圖3系為根據(jù)本發(fā)明之剖面示意圖。
圖4系為根據(jù)本發(fā)明之剖面示意圖。
圖5系為根據(jù)本發(fā)明之剖面示意圖。
圖6系為根據(jù)本發(fā)明之示意圖。
圖7至圖IO系為根據(jù)本發(fā)明之制程示意圖。
圖ll系為根據(jù)本發(fā)明之內(nèi)連結(jié)構(gòu)剖面示意圖。
圖中- .
先前技術(shù)
晶粒102、封裝膠體112、第一介電層118、導(dǎo)電層124、第 二介電層126、介層穿孔132、接合墊135、第三介電層，136、 錫球138 本發(fā)明
基板100、晶粒105、黏著材質(zhì)110、內(nèi)連線結(jié)構(gòu)115、導(dǎo)線120、 導(dǎo)電凸塊125、核心黏膠130、支撐基板135、導(dǎo)體層140、封膜 單元14具體實(shí)施方式
本發(fā)明將配合其較佳實(shí)施例與后附之圖式詳述于下。應(yīng)可理 解，本發(fā)明中之較佳實(shí)施例系僅用以說明，而非用以限定本發(fā)明。 此外，除文中之較佳實(shí)施例外，本發(fā)明亦可廣泛應(yīng)用于其它實(shí)施 例，并且本發(fā)明并不限定于任何實(shí)施例，而應(yīng)視后附之申請專利
范圍而定。
本發(fā)明揭露一種半導(dǎo)體封裝之結(jié)構(gòu)，包含芯片、導(dǎo)線、以及 金屬內(nèi)聯(lián)線結(jié)構(gòu)，如圖3所示。
圖3系為本發(fā)明基板100之截面，基板100可以為金屬、玻
璃、陶瓷、塑料、PCB或PI?；?00厚度約為40-70微術(shù)，其 可為單層或多層(導(dǎo)線電路)基板。晶粒105藉由黏著材質(zhì)110黏 于其上，黏著材質(zhì)110其具有彈性以吸收熱應(yīng)力。黏著材質(zhì)110 得只覆蓋晶粒大小之區(qū)域。內(nèi)聯(lián)線結(jié)構(gòu)115回填形成于基板100 內(nèi)之通孔，得藉由雷射鉆孔制作。內(nèi)聯(lián)線結(jié)構(gòu)115耦合到芯片105 ^預(yù)定接觸墊102,其材質(zhì)可為鋁墊、銅墊或其它金屬墊，其系 ^形成硅晶圓之重分布層后制作。導(dǎo)線120配至于基板IOO之底 部或上部表面，且耦合到內(nèi)聯(lián)線結(jié)構(gòu)115。導(dǎo)電凸塊125耦合至 導(dǎo)線120之末端。
圖3所示，導(dǎo)線(布線)120形成于基板底下(或內(nèi)部)。例如， 導(dǎo)線120以金、銅、銅鎳或類似材質(zhì)組成。導(dǎo)線120可以藉由電 鍍技術(shù)、涂布或蝕刻方法制作。銅電鍍程序持續(xù)進(jìn)行直到所遇之 厚度。導(dǎo)線120延伸出承載晶粒之區(qū)域，核心黏膠層(core paste)130系填充且覆蓋晶粒105，并形成于基板100或黏著材 質(zhì)110上?？梢越逵蓸渲?、化合物、硅膠或環(huán)氧樹脂構(gòu)成。
參閱圖4，其顯示另一實(shí)施例，支撐基板135貼附于核心黏 膠層130，以提供封裝體之剛性支撐，另一例為導(dǎo)體層140涂布 或覆蓋于核心黏膠層130上作為散熱器。可以藉由銀膠粘合銅箔 薄片制作、濺鍍技術(shù)、電鍍銅/鎳/金制作導(dǎo)體層140，如圖5所 示。 -
參閱圖6，封膜單元145系利用液態(tài)化合物或封膠化合物形 成以取代核心黏膠層130。晶粒高度約為50-200微米，自封膜單 元145至晶粒表面之尺寸大約30-100微米。基板與粘著材質(zhì)厚 度合計(jì)大約40-100微米。因此整個封裝體之厚度約為大約 120-400微米。值得注意者系為封膜單元145具有斜頂，傾斜結(jié) 構(gòu)之角度O約為30-60度，進(jìn)而提供較佳之散熱路徑。
參閱圖7，基板(圓或矩形)IOO具有電路形成于其內(nèi)，黏合 材質(zhì)(較好為具有彈性以吸收熱應(yīng)力，基于熱膨脹系數(shù)介于基板 與硅晶粒不匹配問題)110涂布于基板上，隨之熱處理(預(yù)烘烤) 該黏合材質(zhì)110。晶粒105以微對準(zhǔn)裝置置放于基板100之上， 接著進(jìn)行最終烘烤。下一歩驟為自晶粒105背面印刷或涂布核心 黏膠層130?；?35 —般則是則是利用面板壓合技術(shù)(panel bonding)使其與晶粒背面相互結(jié)合。隨之熱處理以形成"panel
wafer",如圖8所示。下 一 步驟為使用雷射穿孔技術(shù)鑿穿通孔(亦 可于面板壓合前實(shí)施)，以及形成金屬種子層，隨后采用光阻形 成通孔及連接至基板電路。隨后去除光阻后，使用電鍍及蝕刻金 屬種子層以利于制作內(nèi)連線結(jié)構(gòu)115。需注意者金屬墊可為硅晶 圓型態(tài)重分布層后之鋁墊或其它金屬墊，通孔區(qū)域非為制作凸塊 '之區(qū)域，參圖8以及圖9。
' 隨后，凸塊置于基板之上，且加以紅外線熱流步驟以制作終 端結(jié)構(gòu)，如圖IO所示。執(zhí)行面板級(Panel level)測試以及切割 所述(PI)基板以及核心黏膠層以分離"panel wafer"為個別單 體。
圖11系為根據(jù)本發(fā)明之內(nèi)聯(lián)線結(jié)構(gòu)之一實(shí)施例，集成電路 封裝之內(nèi)聯(lián)機(jī)結(jié)構(gòu)包含晶粒105,具有金屬接觸墊102位于主動 表面，黏合材質(zhì)110位于晶粒105底面，具有預(yù)制電路120之基 板100用以承載晶粒105，以及通孔形成于基板100及黏合材質(zhì) 110內(nèi)，導(dǎo)電材質(zhì)經(jīng)由通孔結(jié)構(gòu)115耦合至晶粒105之金屬接觸 墊102以聯(lián)系基板電路120。
本發(fā)明提供簡單之制程，無需傳統(tǒng)重分布層制程于Panel wafer level中(重分布層意謂導(dǎo)線電路，其預(yù)先制作于基板以預(yù) 防在重分布層制程中損壞芯片)。且本發(fā)明無須對準(zhǔn)工具，對準(zhǔn) 圖案通常位于基板表面于制作電路過程中。晶粒主動面貼附于基 板彈性黏著層，本發(fā)明無須底部填充材質(zhì)，且本發(fā)明具有電路之 PI基板采大面積面板。且本發(fā)明采用簡易涂布干式光阻而非濕式 光阻，以形成導(dǎo)電材質(zhì)于通孔區(qū)域。晶?？杀环庋b于其中，只需 開孔金屬墊區(qū)域，因此主動表面受到保護(hù)。此架構(gòu)不但低成本且 高良率，且封裝體之尺寸極薄(無須錫球高度，硅晶圓易于研磨 至非常薄而不會受限于錫球高度因素之考慮)。
本發(fā)明也藉由采用彈性黏合層做為緩沖層以釋放應(yīng)力，以提 供高可靠度結(jié)構(gòu)。填充金屬(銅或錫)全覆蓋通孔，以強(qiáng)化機(jī)械力。 其顯示于基板Z方向無熱應(yīng)力沖擊，其與目前增層技術(shù)截然不同。 介于PI基板與PCB母板之熱膨脹系數(shù)相當(dāng)，其消除熱問題，因 此，相較于傳統(tǒng)技術(shù)，本發(fā)明有效克服熱管理問題。
本發(fā)明結(jié)構(gòu)包括LGA型態(tài)封裝(終端墊位于封裝周邊)及球門 陣列(BGA)型'態(tài)封裝。
本發(fā)明以較佳實(shí)施例說明如上，然其并非用以限定本S明所 主張之專利權(quán)利范圍。其專利保護(hù)范圍當(dāng)視后附之權(quán)利要求及其 等同領(lǐng)域而定。凡熟悉此領(lǐng)域之技藝者，在不脫離本專利精神或 范圍內(nèi)，所作之更動或潤飾，均屬于本發(fā)明所揭示精神下所完成 之等效改變或設(shè)計(jì)，且應(yīng)包含在下述之權(quán)利要求內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi)聯(lián)線結(jié)構(gòu)，其特征在于包含一基板，具有預(yù)先制作之導(dǎo)線電路于其中；一晶粒，具有接觸墊于主動表面；一黏合材質(zhì)，形成于該基板上以將該晶粒黏合于該基板之上，其中該基板包含通孔貫穿該基板以及該黏合材質(zhì)；導(dǎo)電材質(zhì)填充于該通孔以利于連接該接觸墊以及該導(dǎo)線電路。
2.一黏合材質(zhì)，形成于該基板上以將該晶粒黏合于 該基板之上，其中該基板包含通孔貫穿該基板以 及該黏合材質(zhì)；導(dǎo)電材質(zhì)填充于該通孔以利于連接該接觸墊以及 該導(dǎo)線電路。
3. 根據(jù)權(quán)利要求2所述之半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi) 聯(lián)線結(jié)構(gòu)，其特征在于更包含支撐基板位于該核心 黏膠之上。
4. 根據(jù)權(quán)利要求 2所述之半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi) 聯(lián)線結(jié)構(gòu)，其特征在于更包含導(dǎo)體層位于該核心黏 膠之上。
5.
6.根據(jù)權(quán)利要求5所述之半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi) 聯(lián)線結(jié)構(gòu)，其特征在于該斜頂結(jié)構(gòu)之角度約為 30_60度。1所述之半導(dǎo)體晶粒1所述之半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi)內(nèi)粒線之晶導(dǎo)構(gòu)該該結(jié)于合裝位耦封膠塊黏凸心電核導(dǎo)含含包包更及于以在，征上求特質(zhì)其f要 材利構(gòu)厶口權(quán)結(jié)黏 。據(jù)線該路根聯(lián)與電膜封之構(gòu)上結(jié)之頂質(zhì)斜材含合包黏更該于及在以征 、特粒求其晶要，該利.構(gòu)于權(quán)結(jié)位據(jù)線，根聯(lián)元 導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi)聯(lián)線結(jié)構(gòu)之方 在于包含 ' 具有電路于其中； 質(zhì)于該基板之上；置放裝置將晶粒配置于該黏合材質(zhì)之 方式配置；形成核心黏膠于該晶粒背面，與填入該晶粒周遭 空隙；形成通孔于該基板以暴露接觸墊；以物理氣相沉積或化學(xué)氣相沉積制作金屬種子層 于該接觸墊上；形成光阻于該晶粒之上并暴露通孔區(qū)域；以電鍍制程制作金屬導(dǎo)體于該通孔中，以形成該內(nèi)聯(lián)線結(jié)構(gòu)與該接觸墊耦合。7所述之形成半導(dǎo)體晶粒封裝結(jié)構(gòu)7所述之形成半導(dǎo)體晶粒封裝結(jié)構(gòu) 之方法，其特征在于更包含在曝露該9所述之形成半導(dǎo)體晶粒封裝結(jié)構(gòu) 二方法，其特征在于更包含在形成該 后去除該光阻以及回蝕刻該金屬種半征板材之晶成特基合位覆形其 一 黏對以種，供成微，一法提形以上成其質(zhì)合法該、y方理之處求構(gòu)熱要結(jié)后利線之權(quán)聯(lián)質(zhì)據(jù)內(nèi)材根之合oo墊該潔求構(gòu)清要結(jié)后利線之權(quán)聯(lián)墊據(jù)內(nèi)觸根之接求構(gòu)之要結(jié)構(gòu)利線結(jié)權(quán)聯(lián)機(jī) o據(jù)內(nèi)聯(lián)層i之內(nèi)子
全文摘要
本發(fā)明揭露一種半導(dǎo)體晶粒封裝結(jié)構(gòu)之內(nèi)聯(lián)線結(jié)構(gòu)，包含一基板，具有預(yù)先制作之導(dǎo)線于其中；一晶粒，具有接觸墊于主動表面；一黏合材質(zhì)，將該晶粒黏合于該基板之上，其中該基板包含通孔貫穿該基板以及該黏合材質(zhì)；導(dǎo)電材質(zhì)填充于該通孔以利于連接該接觸墊以及該導(dǎo)線。
文檔編號H01L21/50GK101339928SQ20081013294
公開日2009年1月7日 申請日期2008年7月2日 優(yōu)先權(quán)日2007年7月6日
發(fā)明者楊文焜, 林殿方 申請人:育霈科技股份有限公司