專利名稱：Nand型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲(chǔ)裝置的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法。更詳細(xì)地，本發(fā)明涉及進(jìn)行電寫入及電擦除的非易失性半導(dǎo)體存儲(chǔ)裝置(非易失性存儲(chǔ)器、或者EEPROM(電可擦可編程只讀存儲(chǔ)器))的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，并且在其范疇內(nèi)包括能夠每一位地電擦除的EEPROM、快閃存儲(chǔ)器等。
背景技術(shù)：
能夠?qū)?shù)據(jù)電重寫并且在切斷電源后也能夠存儲(chǔ)數(shù)據(jù)的非易失性存儲(chǔ)器的市場(chǎng)正在擴(kuò)大。非易失性存儲(chǔ)器具有與MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)相似的結(jié)構(gòu)，并且其特征是在溝道形成區(qū)上設(shè)置有能夠長(zhǎng)時(shí)間地存儲(chǔ)電荷的區(qū)域。該電荷存儲(chǔ)區(qū)也稱為浮動(dòng)?xùn)?，這是因?yàn)樵撾姾纱鎯?chǔ)區(qū)在絕緣層上形成，而且與周圍絕緣而分離的緣故。在浮動(dòng)?xùn)派线€具有控制柵極，而且中間夾著絕緣層。
在具有這種結(jié)構(gòu)的所謂浮動(dòng)?xùn)判头且资源鎯?chǔ)器中，通過利用施加到控制柵極的電壓，在浮動(dòng)?xùn)胖写鎯?chǔ)電荷，或者從浮動(dòng)?xùn)欧懦鲭姾?。換言之，通過存儲(chǔ)于浮動(dòng)?xùn)胖械碾姾傻淖⑷牖蛉〕?，而存?chǔ)或擦除數(shù)據(jù)。具體地說，通過對(duì)半導(dǎo)體襯底的溝道形成區(qū)和控制柵極之間施加高電壓，而進(jìn)行往浮動(dòng)?xùn)胖凶⑷腚姾刹⑶覐母?dòng)?xùn)胖腥〕鲭姾?。一般認(rèn)為，此時(shí)，在溝道形成區(qū)上的絕緣層中流過F-N(福勒-諾德海姆，F(xiàn)owler-Nordheim)型隧道電流或熱電子。由此，該絕緣層也稱為隧道絕緣層。
一般要求如下浮動(dòng)?xùn)判头且资源鎯?chǔ)器具有能夠?qū)?chǔ)存在浮動(dòng)?xùn)胖械碾姾杀３质昊蚋L(zhǎng)的特性，以便保證可靠性。因此，對(duì)隧道絕緣層而需要的是，在形成為隧道電流流過的厚度的同時(shí)，具有高絕緣性，以便防止電荷泄漏。
此外，形成在隧道絕緣層上的浮動(dòng)?xùn)?，由與溝道形成區(qū)被形成的半導(dǎo)體相同的半導(dǎo)體材料的硅形成。例如，由多晶硅形成浮動(dòng)?xùn)诺姆椒ㄒ呀?jīng)普及了，而且普遍知道，例如將多晶硅膜堆積得成為400nm的厚度而形成浮動(dòng)?xùn)诺姆椒?參照專利文件1)。
具有該浮動(dòng)?xùn)?以下，在本說明中也稱為電荷存儲(chǔ)層)并且通過往電荷存儲(chǔ)層中注入電荷或者從電荷存儲(chǔ)層放出電荷，而能夠重寫的非易失性存儲(chǔ)器稱為EEPROM。此外，非易失性存儲(chǔ)器的將注入于電荷存儲(chǔ)層的電荷放出的工作稱為在非易失性存儲(chǔ)器中的數(shù)據(jù)擦除。此外，利用如下驅(qū)動(dòng)的存儲(chǔ)器稱為快閃存儲(chǔ)通過使非易失性存儲(chǔ)器的一個(gè)存儲(chǔ)單元中的所有非易失性存儲(chǔ)元件的電荷存儲(chǔ)層的電荷放出，使數(shù)據(jù)一次(日文一括)電擦除。
作為用作快閃存儲(chǔ)器的非易失性存儲(chǔ)器的典型單元結(jié)構(gòu)，有NOR型非易失性存儲(chǔ)器以及NAND型非易失性存儲(chǔ)器。兩種非易失性存儲(chǔ)器都采用一次擦除的工作。圖30表示一般的NAND型非易失性存儲(chǔ)器的結(jié)構(gòu)例子。在圖30中，襯底為N型單晶硅襯底，并且將周邊電路部分(也稱為邏輯部分)的P阱3001和存儲(chǔ)單元(也稱為非易失性存儲(chǔ)元件部分)的P阱3002分離地形成。
因此，通過使所有非易失性存儲(chǔ)元件的控制柵極成為相同的電位，并且對(duì)存儲(chǔ)單元的P阱的端子施加比控制柵極高的正電壓直到在浮動(dòng)?xùn)胖须姾勺銐蛳У某潭龋鴮?shí)現(xiàn)非易失性存儲(chǔ)器的一次擦除。
特開2000-58685號(hào)公報(bào)然而，如果當(dāng)放出非易失性存儲(chǔ)元件的電荷存儲(chǔ)層的電荷時(shí)，使用對(duì)存儲(chǔ)單元的P阱或N阱等施加電壓的方法，則只可以在相同的P阱單位或N阱單位中進(jìn)行擦除。此外，因?yàn)橹划?dāng)進(jìn)行擦除時(shí)，使P阱單位或N阱單位的電位很大地變動(dòng)，所以引起電容耦合的部分之間的錯(cuò)誤動(dòng)作、晶體管的閾值電壓的變動(dòng)、或者非易失性存儲(chǔ)元件的閾值電壓的變動(dòng)等。

發(fā)明內(nèi)容
因此，本發(fā)明的課題在于提供一種不使用P阱或N阱等襯底端子而放出注入到非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷的方法，作為適應(yīng)大電容化的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法。
為了解決上述各種問題，本發(fā)明提供NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件，并所述非易失性存儲(chǔ)器的一個(gè)端子通過選擇晶體管連接于位線，且另一個(gè)端子連接于源線。在所述數(shù)據(jù)擦除方法中，通過對(duì)所述位線和所述源線施加第一電位，并對(duì)所述第一非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷。此外，通過對(duì)所述第一非易失性存儲(chǔ)元件的源端子和漏端子施加第一電位，并對(duì)所述第一非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷。以下，示出本發(fā)明的具體結(jié)構(gòu)。
本發(fā)明的一個(gè)形式為一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的NAND型單元；以及選擇晶體管。各個(gè)所述第一和第二非易失性存儲(chǔ)元件包括半導(dǎo)體膜；中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層；以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極。所述NAND型單元的一個(gè)端子通過所述選擇晶體管連接于所述位線，并且所述NAND型單元的另一個(gè)端子連接于所述源線。所述數(shù)據(jù)擦除方法包括如下步驟通過對(duì)所述位線和所述源線施加第一電位，并對(duì)所述第一非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
本發(fā)明的另一個(gè)形式為一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的NAND型單元；以及選擇晶體管。各個(gè)所述第一和第二非易失性存儲(chǔ)元件包括半導(dǎo)體膜；中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層；以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極。所述NAND型單元的一個(gè)端子通過所述選擇晶體管連接于所述位線，并且所述NAND型單元的另一個(gè)端子連接于所述源線。所述數(shù)據(jù)擦除方法包括如下步驟通過對(duì)所述第一非易失性存儲(chǔ)元件的源端子和源端子施加第一電位，并對(duì)所述第一非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
本發(fā)明的另一個(gè)形式為一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的第一NAND型單元；具有串聯(lián)連接的第三和第四非易失性存儲(chǔ)元件的第二NAND型單元；第一選擇晶體管；以及第二選擇晶體管。各個(gè)所述第一、第二、第三和第四非易失性存儲(chǔ)元件包括半導(dǎo)體膜；中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層；以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極。所述第一NAND型單元的一個(gè)端子通過所述第一選擇晶體管連接于所述位線，并且所述第一NAND型單元的另一個(gè)端子連接于所述源線。所述第二NAND型單元的一個(gè)端子通過所述第二選擇晶體管連接于所述位線，并且所述第二NAND型單元的另一個(gè)端子連接于所述源線。所述數(shù)據(jù)擦除方法包括如下步驟通過對(duì)所述位線和所述源線施加第一電位，并對(duì)所述第一和第三非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二和第四非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
本發(fā)明的另一個(gè)形式為一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的第一NAND型單元；具有串聯(lián)連接的第三和第四非易失性存儲(chǔ)元件的第二NAND型單元；第一選擇晶體管；以及第二選擇晶體管。各個(gè)所述第一、第二、第三和第四非易失性存儲(chǔ)元件包括半導(dǎo)體膜；中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層；以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極。所述第一NAND型單元的一個(gè)端子通過所述第一選擇晶體管連接于所述位線，并且所述第一NAND型單元的另一個(gè)端子連接于所述源線。所述第二NAND型單元的一個(gè)端子通過所述第二選擇晶體管連接于所述位線，并且所述第二NAND型單元的另一個(gè)端子連接于所述源線。所述數(shù)據(jù)擦除方法包括如下步驟通過對(duì)所述第一和第三非易失性存儲(chǔ)元件的源端子和漏端子施加第一電位，并對(duì)所述第一和第三非易失性存儲(chǔ)元件的控制柵極施加第二電位，且對(duì)所述第二和第四非易失性存儲(chǔ)元件的控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
在本發(fā)明中，可以通過放出存儲(chǔ)在所述第一NAND型單元和所述第二NAND型單元的對(duì)應(yīng)于具有相同位的字線的所述非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷，而放出存儲(chǔ)在所述電荷存儲(chǔ)層中的電荷。
另外，在本發(fā)明中，電荷存儲(chǔ)層可以由含有鍺的材料構(gòu)成。
另外，在本發(fā)明中，電荷存儲(chǔ)層可以由將含有硅及鍺的氮化物包括的材料構(gòu)成。
通過使用本發(fā)明的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，可以將NAND型單元中的非易失性存儲(chǔ)元件的數(shù)據(jù)一個(gè)一個(gè)地依次擦除。因此，不需要將邏輯部分以及存儲(chǔ)單元的P阱部分(或者，N阱部分)分離，以便放出NAND型單元的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷，而可以實(shí)現(xiàn)低成本化。
另外，關(guān)于多個(gè)NAND型單元中的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷的放出，通過利用來自譯碼器電路的信號(hào)，可以同時(shí)進(jìn)行在控制柵極連接到對(duì)應(yīng)于相同位的字線的多個(gè)NAND型單元的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷的放出。換言之，可以同時(shí)擦除在多個(gè)NAND型單元中的非易失性存儲(chǔ)元件的數(shù)據(jù)。


圖1表示說明本發(fā)明的結(jié)構(gòu)的電路圖；圖2A至2C表示為了說明本發(fā)明的數(shù)據(jù)擦除方法的電路圖；圖3表示為了說明本發(fā)明的數(shù)據(jù)擦除方法的優(yōu)點(diǎn)的圖；圖4表示本發(fā)明的數(shù)據(jù)擦除方法中的譯碼器的結(jié)構(gòu)的圖；圖5表示關(guān)于本發(fā)明的數(shù)據(jù)擦除方法中的譯碼器的掃描信號(hào)的圖；圖6表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖7表示關(guān)于用于本發(fā)明的非易失性存儲(chǔ)器的設(shè)備圖；圖8表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖9表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；
圖10表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖11表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖12A和12B表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖13表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖14表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖15A和15B表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖16表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖17表示用于本發(fā)明的非易失性存儲(chǔ)器的電路圖；圖18A和18B表示用于本發(fā)明的非易失性存儲(chǔ)器的電路圖；圖19A和19B表示用于本發(fā)明的非易失性存儲(chǔ)器的電路圖；圖20表示為了說明用于本發(fā)明的非易失性存儲(chǔ)器的圖；圖21A至21C表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖22A和22B表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖23A至23C表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖24A至24C表示用于本發(fā)明的非易失性存儲(chǔ)單元的剖視圖；圖25表示用于本發(fā)明的非易失性存儲(chǔ)單元的俯視圖；圖26表示用于本發(fā)明的非易失性存儲(chǔ)單元的俯視圖；圖27表示用于本發(fā)明的非易失性存儲(chǔ)單元的俯視圖；圖28A至28C表示說明具有用于本發(fā)明的非易失性存儲(chǔ)器的半導(dǎo)體器件的圖；圖29A至29E表示說明具有用于本發(fā)明的非易失性存儲(chǔ)器的電子設(shè)備的圖；圖30表示為了說明現(xiàn)有例子的非易失性存儲(chǔ)器的剖視圖；圖31表示為了說明本發(fā)明的非易失性存儲(chǔ)器的方塊圖。
具體實(shí)施例方式
下面，關(guān)于本發(fā)明的實(shí)施方式參照附圖而說明。但是，所屬技術(shù)領(lǐng)域的普通人員可以很容易地理解一個(gè)事實(shí)，就是本發(fā)明可以以多個(gè)不同方式來實(shí)施，其方式和詳細(xì)內(nèi)容可以被變換為各種各樣的形式而不脫離本發(fā)明的宗旨及其范圍。因此，本發(fā)明不應(yīng)該被解釋為僅限定在本實(shí)施方式所記載的內(nèi)容中。此外，在用于說明實(shí)施方式的所有附圖中，對(duì)相同部分和具有同樣功能的部分附上相同標(biāo)號(hào)，而省略反復(fù)說明。
實(shí)施方式1下面，將說明關(guān)于本發(fā)明的非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法。圖1表示NAND型快閃存儲(chǔ)器的單元陣列的一部分。在本實(shí)施方式中，將說明作為本發(fā)明的特征的在非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷放出動(dòng)作，即非易失性存儲(chǔ)元件的數(shù)據(jù)擦除動(dòng)作。
此外，在NAND型快閃存儲(chǔ)器中，通過單元陣列經(jīng)過選擇用晶體管而連接到數(shù)據(jù)輸入/輸出用的位線，實(shí)現(xiàn)大電容化。在本實(shí)施方式中，利用NAND型非易失性存儲(chǔ)器中的八位非易失性存儲(chǔ)元件串聯(lián)連接的類型而說明，并且將該八位非易失性存儲(chǔ)元件稱為NAND型單元。
如圖1所示，在NAND型單元9118中，非易失性存儲(chǔ)元件9101至9108串聯(lián)連接在位線BL和源線SL之間，并選擇柵極線SG1連接到選擇晶體管9100的柵極，且字線W1至W8分別依次連接到非易失性存儲(chǔ)元件9101至9108的控制柵極。還可以在NAND型單元9118的里面配置有選擇晶體管9100。
此外，在本實(shí)施方式中，假定使NAND型單元中的非易失性存儲(chǔ)元件以及選擇晶體管的導(dǎo)電型都為N溝道型，而進(jìn)行說明。此外，本發(fā)明的NAND型單元的非易失性存儲(chǔ)元件以及選擇晶體管的導(dǎo)電型也可以為P溝道型。
接著，對(duì)于本發(fā)明的非易失性存儲(chǔ)元件的數(shù)據(jù)擦除方法，使用將各自布線的電位具體地示例的圖2A至2C進(jìn)行說明。此外，作為具體電位的例子，可以通過使源端子以及漏端子的電壓比柵端子足夠大的值(15V)，而擦除非易失性存儲(chǔ)元件的數(shù)據(jù)。另外，不管在非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中存儲(chǔ)還是不存儲(chǔ)電荷，如果柵端子的電壓比源端子至少高3V，則源端子和漏端子之間成為導(dǎo)通狀態(tài)。另外，對(duì)選擇晶體管而言，如果柵端子的電壓比源端子至少高3V，則源端子和漏端子之間成為導(dǎo)通狀態(tài)。此外，各自布線的電位只為例子，因此只要為使各晶體管或者各非易失性存儲(chǔ)元件接通/不接通的電位，即可。
首先，在圖2A中，說明放出連接于字線W1的非易失性存儲(chǔ)元件9101的電荷存儲(chǔ)層中的電荷，而擦除數(shù)據(jù)的例子。在圖2A中，將位線BL以及源線SL設(shè)定為V1(15V)，并將只字線W1設(shè)定為V2(0V)，且將字線W2至W8以及選擇柵極線SG1設(shè)定為V3(18V)。因此，非易失性存儲(chǔ)元件9102至9108以及選擇晶體管9100成為導(dǎo)通狀態(tài)，并且非易失性存儲(chǔ)元件9101的源極以及漏極的電壓成為V1(15V)。此外，在圖2A中，使用箭頭而記載當(dāng)各布線的電位被輸入時(shí)的電位傳達(dá)的模式性例子。在圖2A中，非易失性存儲(chǔ)元件9101中的對(duì)于控制柵極的源電壓以及對(duì)于控制柵極的漏電壓成為V1至V2(15V)，因此可以將非易失性存儲(chǔ)元件9101的電荷存儲(chǔ)層中的電荷放出，而且擦除數(shù)據(jù)。
接著，在圖2B中，說明將連接于字線W2的非易失性存儲(chǔ)元件9102的電荷存儲(chǔ)層中的電荷放出，而擦除數(shù)據(jù)的例子。在圖2B中，將位線BL以及源線SL設(shè)定為V1(15V)，并將只字線W2設(shè)定為V2(0V)，且將選擇柵極線SG1、字線W1以及字線W3至W8設(shè)定為V3(18V)。因此，非易失性存儲(chǔ)元件9101、非易失性存儲(chǔ)元件9103至9108以及選擇晶體管9100成為導(dǎo)通狀態(tài)，并且非易失性存儲(chǔ)元件9102的源極以及漏極的電壓成為V1(15V)。此外，在圖2B中，使用箭形標(biāo)號(hào)而記載當(dāng)各布線的電位被輸入時(shí)的電位傳達(dá)的模式性例子。在圖2B中，非易失性存儲(chǔ)元件9102中的對(duì)于控制柵極的源電壓以及對(duì)于控制柵極的漏電壓成為V1至V2(15V)，因此可以將非易失性存儲(chǔ)元件9102的電荷存儲(chǔ)層中的電荷放出，而且擦除數(shù)據(jù)。
當(dāng)擦除連接于字線W3至W7的非易失性存儲(chǔ)元件9103至9107的數(shù)據(jù)時(shí)，也與非易失性存儲(chǔ)元件9101或9102同樣地，一個(gè)一個(gè)地依次擦除。就是說，當(dāng)擦除一個(gè)非易失性存儲(chǔ)元件的數(shù)據(jù)時(shí)，使在相同NAND型單元中的其他非易失性存儲(chǔ)元件和選擇晶體管成為導(dǎo)通狀態(tài)，以對(duì)要擦除數(shù)據(jù)的非易失性存儲(chǔ)元件的柵端子、源端子以及漏端子施加適當(dāng)?shù)碾娢弧?br> 在圖2C中，說明將連接于字線W8的非易失性存儲(chǔ)元件9108的電荷存儲(chǔ)層中的電荷放出，而擦除數(shù)據(jù)的例子。在圖2C中，將位線BL以及源線SL設(shè)定為V1(15V)，并將只字線W8設(shè)定為V2(0V)，且將選擇柵極線SG1、字線W1至W7設(shè)定為V3(18V)。因此，非易失性存儲(chǔ)元件9101至9107以及選擇晶體管9100成為導(dǎo)通狀態(tài)，并且非易失性存儲(chǔ)元件9108的源極以及漏極的電壓成為V1(15V)。此外，在圖2C中，使用箭頭而記載當(dāng)各布線的電位被輸入時(shí)的電位傳達(dá)的模式性例子。在圖2C中，非易失性存儲(chǔ)元件9108中的對(duì)于控制柵極的源電壓以及對(duì)于控制柵極的漏電壓成為V1至V2(15V)，因此可以將非易失性存儲(chǔ)元件9108的電荷存儲(chǔ)層中的電荷放出，而且擦除數(shù)據(jù)。結(jié)果，可以將非易失性存儲(chǔ)元件9101至9108的電荷存儲(chǔ)層中的電荷放出，而且將NAND型單元的數(shù)據(jù)都擦除。
通過使用上述NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，可以將在NAND型單元中的非易失性存儲(chǔ)元件的數(shù)據(jù)一個(gè)一個(gè)地依次擦除。因此，可以進(jìn)行如圖3所示的驅(qū)動(dòng)非易失性存儲(chǔ)單元內(nèi)的邏輯部分的P阱5001和非易失性存儲(chǔ)單元的P阱5002的同時(shí)形成。就是說，不需要進(jìn)行當(dāng)分別制造邏輯部分的P阱和存儲(chǔ)單元P阱時(shí)的襯底分離，進(jìn)而可以實(shí)現(xiàn)包括非易失性存儲(chǔ)元件的非易失性半導(dǎo)體存儲(chǔ)裝置的低成本化。
此外，本實(shí)施方式可以與本說明書中的其他實(shí)施方式或?qū)嵤├娜魏斡涊d自由組合而實(shí)施。
實(shí)施方式2在實(shí)施方式2中，對(duì)于如下非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法進(jìn)行說明，即，通過放出不共同具有字線的多個(gè)NAND型單元的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷，而可以擦除數(shù)據(jù)。在本實(shí)施方式中，作為例子，對(duì)于非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，進(jìn)行說明。該非易失性存儲(chǔ)器可以通過在八位的NAND型單元中進(jìn)行八次實(shí)施方式1所說明的順序擦除方法，而將不共同具有字線的多個(gè)NAND型單元的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷放出，來擦除數(shù)據(jù)。
圖4所示的圖為控制字線以及選擇柵極線的列驅(qū)動(dòng)器的例子。圖4中的列驅(qū)動(dòng)器由譯碼器9200以及電壓轉(zhuǎn)換電路9201構(gòu)成。在圖4中，將輸入于字線的信號(hào)為L(zhǎng)1至L4，并且其反相信號(hào)為L(zhǎng)1B至L4B。將輸入于選擇柵極線的信號(hào)為L(zhǎng)5，并且其反相信號(hào)為L(zhǎng)5B。
此外，圖5為說明信號(hào)L1至L3的信號(hào)配時(shí)的圖，而作為用于擦除非易失性存儲(chǔ)元件的數(shù)據(jù)的信號(hào)的一個(gè)例子。如圖5所示，信號(hào)L1至L3由具有對(duì)應(yīng)于NAND型非易失性存儲(chǔ)器的位數(shù)的時(shí)序的波形構(gòu)成。即，在圖4中，供給通過利用將信號(hào)L1至L3輸入的譯碼器9200中的邏輯電路9202以及邏輯電路9203中的NOR電路，選擇字線W1至W8中的任一個(gè)以及字線W9至W16中的任一個(gè)的信號(hào)。具體地如圖5所示，在輸入信號(hào)L1至L3的第一周期200A中，選擇字線W1以及字線W9。此外，在輸入信號(hào)L1至L3的第二周期9200B中，選擇字線W2以及字線W10。
譯碼器9200產(chǎn)生字線以及選擇柵極線的信號(hào)，并且電壓轉(zhuǎn)換電路9201轉(zhuǎn)換電壓。電壓轉(zhuǎn)換電路的輸入信號(hào)和輸出信號(hào)的邏輯相同。即，當(dāng)輸入的邏輯為1時(shí)輸出的邏輯也為1，并且當(dāng)輸入的邏輯為0時(shí)輸出的邏輯也為0。電壓轉(zhuǎn)換電路9201為具有根據(jù)被輸入的信號(hào)而轉(zhuǎn)換電壓，并且對(duì)各字線以及選擇晶體管的柵極施加電位的功能的電路。
在圖4中，產(chǎn)生字線W1至W8用的信號(hào)的邏輯電路9202和產(chǎn)生字線W9至W16的信號(hào)的邏輯電路9203具有相同的取得信號(hào)L1至L3以及信號(hào)L1B至L3B的方法、以及電路結(jié)構(gòu)。此外，對(duì)邏輯電路9202輸入信號(hào)L4的布線以及對(duì)邏輯電路9203輸入信號(hào)L4B的布線具有不同連接方法，但是將信號(hào)L4以及信號(hào)L4B被輸入的布線分開而設(shè)置，以便進(jìn)行寫入或讀取。當(dāng)擦除非易失性存儲(chǔ)元件的數(shù)據(jù)時(shí)，使信號(hào)L4、信號(hào)L4B都成為L(zhǎng)ow電位。此外，在圖4中，選擇柵極線SG1以及選擇柵極線SG2的區(qū)別在于選擇柵極線SG1以及選擇柵極線SG2分別連接于信號(hào)L5以及信號(hào)L5B被輸入的不同布線。分開而設(shè)置信號(hào)L5以及信號(hào)L5B被輸入的布線，以便進(jìn)行寫入或讀取數(shù)據(jù)。當(dāng)從非易失性存儲(chǔ)元件的電荷存儲(chǔ)層放出電荷而擦除數(shù)據(jù)時(shí)，使信號(hào)L5以及信號(hào)L5B都成為High電位。
通過圖4和圖5所示的工作，可以使輸入于選擇柵極線SG1以及NAND型單元9118的字線W1至W8的信號(hào)與輸入于選擇柵極線SG2以及NAND型單元9119的字線W9至W16的信號(hào)分別相等。就是說，可以在擦除連接于字線W1的非易失性存儲(chǔ)元件的數(shù)據(jù)的同時(shí)，也擦除連接于字線W9的非易失性存儲(chǔ)元件的數(shù)據(jù)。此外，可以在擦除連接于字線W2的非易失性存儲(chǔ)元件的數(shù)據(jù)的同時(shí)，也擦除連接于字線W10的非易失性存儲(chǔ)元件的數(shù)據(jù)。此外，可以在擦除連接于字線W8的非易失性存儲(chǔ)元件的數(shù)據(jù)的同時(shí)，也擦除連接于字線W16的非易失性存儲(chǔ)元件的數(shù)據(jù)。換言之，可以同時(shí)進(jìn)行在多個(gè)NAND型單元的非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷的放出。因此，在本實(shí)施方式的結(jié)構(gòu)中，除了實(shí)施方式1所述的效果以外，還可以更高速地擦除NAND型單元中的數(shù)據(jù)。
在本實(shí)施方式中，雖然說明當(dāng)在行方向上有兩個(gè)NAND型單元時(shí)的非易失性存儲(chǔ)元件的數(shù)據(jù)擦除方法，但是當(dāng)在行方向上有多個(gè)NAND型單元時(shí)也可以利用信號(hào)L1至信號(hào)L3以及信號(hào)L1B至信號(hào)L3B來產(chǎn)生與NAND型單元9118以及NAND型單元9119相同的信號(hào)，而將該信號(hào)輸入到其他NAND型單元。此外，對(duì)具有與本實(shí)施方式所說明的NAND型單元不同位數(shù)的非易失性存儲(chǔ)元件而言，可以適當(dāng)?shù)馗淖冏g碼器9200的輸入信號(hào)的數(shù)量或邏輯電路。另外，還可以將本實(shí)施方式所說明的譯碼器以及輸入信號(hào)設(shè)計(jì)為能夠選擇當(dāng)寫入或讀取數(shù)據(jù)時(shí)的各個(gè)非易失性存儲(chǔ)元件。
通過使用上述NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，可以與上述實(shí)施方式1同樣地將NAND型單元中的非易失性存儲(chǔ)元件的數(shù)據(jù)一個(gè)一個(gè)地依次擦除。因此，可以同時(shí)進(jìn)行如圖3所示的驅(qū)動(dòng)非易失性存儲(chǔ)單元內(nèi)的邏輯部分的P阱5001和非易失性存儲(chǔ)單元的P阱5002的形成。就是說，不需要進(jìn)行當(dāng)分別制造邏輯部分的P阱和存儲(chǔ)單元的P阱時(shí)的襯底分離，進(jìn)而可以實(shí)現(xiàn)包括非易失性存儲(chǔ)元件的非易失性半導(dǎo)體存儲(chǔ)裝置的低成本化。
此外，本實(shí)施方式可以與本說明書中的其他實(shí)施方式或?qū)嵤├娜魏斡涊d自由組合而實(shí)施。
實(shí)施例1在本實(shí)施例中，對(duì)于非易失性存儲(chǔ)元件的剖視圖，使用附圖進(jìn)行說明。圖6表示本實(shí)施例的非易失性存儲(chǔ)元件的剖視圖。通過使用具有絕緣表面的襯底10而制造該非易失性存儲(chǔ)元件。作為具有絕緣表面的襯底10，可以使用玻璃襯底、石英襯底、藍(lán)寶石襯底、陶瓷襯底、在表面上形成有絕緣膜的金屬襯底等。
在所述具有絕緣表面的襯底10上形成半導(dǎo)體膜14。在襯底10和半導(dǎo)體膜14之間也可以設(shè)置基底絕緣膜12。該基底絕緣膜12防止雜質(zhì)如堿金屬等從襯底10擴(kuò)散到半導(dǎo)體膜14而引起污染。此外，可以適當(dāng)?shù)卦O(shè)置基底絕緣膜12，而作為阻擋層。
通過CVD法或?yàn)R射法等且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等絕緣材料而形成基底絕緣膜12。例如，當(dāng)基底絕緣膜12為兩層結(jié)構(gòu)時(shí)，優(yōu)選形成氮氧化硅膜而作為第一層絕緣膜并且形成氧氮化硅膜而作為第二層絕緣膜。此外，也可以形成氮化硅膜而作為第一層絕緣膜并且形成氧化硅膜而作為第二層絕緣膜。
半導(dǎo)體膜14優(yōu)選為由單晶半導(dǎo)體或多晶半導(dǎo)體形成的。例如，通過濺射法、等離子體CVD法或者減壓CVD法，使形成在襯底10的整個(gè)面上的半導(dǎo)體膜晶化后，進(jìn)行選擇性的蝕刻，而形成半導(dǎo)體膜14。即，優(yōu)選的是，為了使元件分離，在絕緣表面上形成島狀半導(dǎo)體膜，并且使用各個(gè)半導(dǎo)體膜而形成一個(gè)或多個(gè)非易失性存儲(chǔ)元件。作為半導(dǎo)體材料，優(yōu)選使用硅，另外還可以使用硅鍺半導(dǎo)體。作為半導(dǎo)體膜的晶化方法，可以采用激光晶化法、通過使用快速熱退火(RTA)或退火爐的熱處理的晶化法、使用促進(jìn)晶化的金屬元件的熱結(jié)晶法或?qū)⑦@些方法組合來進(jìn)行的方法。此外，代替這種薄膜形成方法，也可以使用在絕緣表面上形成單晶半導(dǎo)體膜的所謂SOI(絕緣體上硅)襯底。
這樣，通過將形成在絕緣表面上的半導(dǎo)體膜分離形成為島狀，即使當(dāng)在一個(gè)襯底上形成非易失性存儲(chǔ)元件陣列和周邊電路時(shí)，也可以有效地進(jìn)行元件分離。就是說，即使當(dāng)在一個(gè)襯底上形成需要以實(shí)質(zhì)上10V至20V的電壓進(jìn)行寫入或擦除的非易失性存儲(chǔ)元件陣列、以及以實(shí)質(zhì)上3V至7V的電壓工作而主要進(jìn)行數(shù)據(jù)的輸入/輸出或指令的控制的周邊電路時(shí)，也可以防止施加到各元件的電壓的差異引起的相互干擾。
也可以對(duì)半導(dǎo)體膜14注入p型雜質(zhì)。作為p型雜質(zhì)，例如使用硼，并且可以以實(shí)質(zhì)上5×1015atoms/cm3至1×1016atoms/cm3的濃度添加它。這是為了控制晶體管的閾值電壓的，而且通過在溝道形成區(qū)中添加而有效地作用。溝道形成區(qū)在與后述的柵極26下大略一致的區(qū)域中形成，位于半導(dǎo)體膜14的一對(duì)雜質(zhì)區(qū)18a、18b之間。
一對(duì)雜質(zhì)區(qū)18a、18b為在非易失性存儲(chǔ)元件中起源區(qū)以及漏區(qū)的作用的區(qū)域。通過將n型雜質(zhì)如磷或砷以實(shí)質(zhì)上1021atoms/cm3的最高濃度添加到半導(dǎo)體膜14而形成一對(duì)雜質(zhì)區(qū)18a、18b。
在半導(dǎo)體膜14上形成第一絕緣膜16、浮動(dòng)?xùn)?0、第二絕緣膜22、控制柵極24，但是在本說明書中，有時(shí)將從浮動(dòng)?xùn)?0到控制柵極24的疊層結(jié)構(gòu)稱為柵極26。
第一絕緣膜16由氧化硅、或者氧化硅和氮化硅的疊層結(jié)構(gòu)形成。也可以通過等離子體CVD法或減壓CVD法堆積絕緣膜而形成第一絕緣膜16，但是優(yōu)選通過利用等離子體處理的固相氧化或固相氮化而形成第一絕緣膜12。這是因?yàn)橥ㄟ^對(duì)半導(dǎo)體膜(典型地是硅層)進(jìn)行等離子體處理來使它氧化或氮化而形成的絕緣膜很細(xì)致，并具有高絕緣耐壓，且優(yōu)越于可靠性的緣故。第一絕緣膜16由于作為為了對(duì)浮動(dòng)?xùn)?0注入電荷的隧道絕緣膜而使用，所以優(yōu)選為這樣結(jié)實(shí)。優(yōu)選將該第一絕緣膜16形成為1nm至20nm，更優(yōu)選為3nm至6nm的厚度。例如，當(dāng)將柵極的長(zhǎng)度設(shè)定為600nm時(shí)，可以將第一絕緣膜16形成為3nm至6nm的厚度。
作為利用等離子體處理的固相氧化處理或固相氮化處理，優(yōu)選使用由微波(典型地是2.45GHz)激發(fā)，而且其電子密度為1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且其電子溫度為0.5eV至1.5eV(包括0.5eV和1.5eV)的等離子體。這是為了在固相氧化處理或固相氮化處理中，在500℃或更低的溫度下，形成細(xì)致絕緣膜的同時(shí)得到實(shí)用反應(yīng)速度。
當(dāng)利用該等離子體處理使半導(dǎo)體膜14的表面氧化時(shí)，在氧氣氛中(例如，在氧(O2)和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個(gè))的氣氛中，在一氧化二氮(N2O)和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個(gè))的氣氛中，在氧、氫(H2)和稀有氣體的氣氛中，或者在一氧化二氮、氫(H2)和稀有氣體的氣氛中)進(jìn)行該處理。此外，在通過等離子體處理使半導(dǎo)體膜14的表面氮化的情況下，在氮?dú)夥罩?例如，在氮(N2)和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個(gè))的氣氛中，在氮、氫和稀有氣體的氣氛中，或者在NH3和稀有氣體的氣氛中)進(jìn)行等離子體處理。作為稀有氣體，例如可以使用Ar。此外，也可以使用Ar和Kr的混合氣體。
圖7表示用于進(jìn)行等離子體處理的設(shè)備的結(jié)構(gòu)例子。該等離子體處理設(shè)備包括用于配置襯底10的支撐臺(tái)88；用于導(dǎo)入氣體的氣體供應(yīng)部分84；用于排除氣體而連接于真空泵的排氣口86；天線80；電介質(zhì)板82；供應(yīng)用于產(chǎn)生等離子體的微波的微波供應(yīng)部分92。另外，通過在支撐臺(tái)88設(shè)置溫度控制部分90，也可以控制襯底10的溫度。
下面，對(duì)等離子體處理進(jìn)行說明。此外，等離子體處理包括對(duì)半導(dǎo)體膜、絕緣膜、導(dǎo)電層進(jìn)行的氧化處理、氮化處理、氧氮化處理、氫化處理、表面改性處理。當(dāng)進(jìn)行這些處理時(shí)，根據(jù)目的，可以選擇從氣體供應(yīng)部分84供應(yīng)的氣體。
可以下面那樣進(jìn)行氧化處理或氮化處理。首先，使處理腔成為真空，然后從氣體供應(yīng)部分84引入含氧或氮的等離子體處理用的氣體。使襯底10成為室溫，或者利用溫度控制部分90使襯底10加熱到100℃至550℃。此外，襯底10和電介質(zhì)板82之間的距離在實(shí)質(zhì)上20nm至80mm(優(yōu)選為20nm至60mm)的范圍內(nèi)。下面，從微波供應(yīng)部分92將微波提供給天線80。然后，通過從天線80經(jīng)電介質(zhì)板82將微波引入到處理腔中，來產(chǎn)生等離子體94。通過引入微波來使等離子體激發(fā)，可以產(chǎn)生電子溫度低(3eV或更低，優(yōu)選1.5eV或更低)且電子密度高(1×1011cm-3或更大)的等離子體?？梢酝ㄟ^利用由該高密度等離子體產(chǎn)生的氧自由基(有時(shí)也包括OH自由基)和/或氮自由基(有時(shí)也包括NH自由基)，使半導(dǎo)體膜的表面氧化或氮化。當(dāng)將稀有氣體如氬等混合于等離子體處理用氣體時(shí)，可以利用稀有氣體的受激態(tài)物質(zhì)(excited species)，好效率地產(chǎn)生氧自由基或氮自由基。在這種方法中，通過有效地使用由等離子體激發(fā)的活性自由基，可以在500℃或更低的溫度下，進(jìn)行利用固相反應(yīng)的氧化、氮化或氧氮化。
在圖6中，作為利用等離子體處理形成的優(yōu)選的第一絕緣膜16的一個(gè)例子，在氧氣氛中進(jìn)行等離子體處理在半導(dǎo)體膜14的表面上形成厚度為3nm至6nm的氧化硅層16a，然后在氮?dú)夥罩欣玫入x子體對(duì)該氧化硅層的表面進(jìn)行處理，而形成氮?dú)獾入x子體處理層16b。具體地說，首先通過在氧氣氛中進(jìn)行等離子體處理，在半導(dǎo)體膜14上形成厚度為3nm至6nm的氧化硅層16a。然后，接著在氮?dú)夥罩羞M(jìn)行等離子體處理，而在氧化硅層的表面上或在其表面的附近提供氮濃度高的氮?dú)獾入x子體處理層。此外，表面的附近指的是從氧化硅層的表面到大略0.5nm至1.5nm的深度。例如，通過在氮?dú)夥罩羞M(jìn)行等離子體處理，獲得如下結(jié)構(gòu)氧化硅層16a在從其表面到大略1nm的深度中以20至50原子％的比例含有氮。
作為第一絕緣膜16的典型例子，可以通過利用等離子體處理使硅層的表面氧化，而形成界面沒有歪斜的細(xì)致氧化膜。此外，通過利用等離子體處理使該氧化膜的表面氮化，并且使表層一側(cè)的氧氣代替氮?dú)鈦硇纬傻瘜?，可以?shí)現(xiàn)進(jìn)一步的細(xì)致化。通過利用該等離子體處理，可以形成絕緣耐壓高的絕緣層。
總之，通過使用如上所述的由等離子體處理的固相氧化處理或固相氮化處理，即使使用耐熱溫度為700℃或更低的玻璃襯底，也可以得到與以950℃至1050℃形成的熱氧化膜同等的絕緣膜。就是說，作為非易失性存儲(chǔ)元件的隧道絕緣膜，可以形成可靠性高的隧道絕緣膜。
在第一絕緣膜16上形成浮動(dòng)?xùn)?0。浮動(dòng)?xùn)?0優(yōu)選由半導(dǎo)體材料形成，而且可以選擇滿足下面所示的一個(gè)或多個(gè)條件的半導(dǎo)體材料。
形成浮動(dòng)?xùn)?0的半導(dǎo)體材料的帶隙優(yōu)選小于半導(dǎo)體膜14的帶隙。例如，形成浮動(dòng)?xùn)?0的半導(dǎo)體材料的帶隙和半導(dǎo)體膜14的帶隙優(yōu)選有0.1eV或更大的差別，并且前者優(yōu)選比后者小。這是為了通過使浮動(dòng)?xùn)?0的傳導(dǎo)帶的最低能量水平比半導(dǎo)體膜14的傳導(dǎo)帶的最低能量水平低，提高電荷(電子)的注入性，并且提高電荷保持特性的緣故。
形成浮動(dòng)?xùn)?0的半導(dǎo)體材料優(yōu)選由比形成半導(dǎo)體膜14的材料電阻率小的材料形成。通過利用電阻率小的半導(dǎo)體材料形成浮動(dòng)?xùn)?0，當(dāng)對(duì)控制柵極和半導(dǎo)體膜之間施加電壓時(shí)，電場(chǎng)不會(huì)在浮動(dòng)?xùn)胖蟹謮?，而可以使電?chǎng)有效地作用于半導(dǎo)體膜。例如，鍺具有40至70Ω·cm的固有電阻，所以是優(yōu)選的。此外，也可以對(duì)浮動(dòng)?xùn)?0添加n型雜質(zhì)，以便降低電阻率。這樣，通過使用與半導(dǎo)體膜14相比帶隙小且電阻率低的材料形成浮動(dòng)?xùn)?0，可以提高寫入特性。
形成浮動(dòng)?xùn)?0的半導(dǎo)體材料優(yōu)選為，與由第一絕緣膜16形成的對(duì)半導(dǎo)體膜14的電子的能量勢(shì)壘相比，由第一絕緣膜16形成的對(duì)浮動(dòng)?xùn)?0的電子的能量勢(shì)壘高的材料。這是為了使電荷(電子)從半導(dǎo)體膜14容易注入到浮動(dòng)?xùn)?0，并且防止從浮動(dòng)?xùn)?0中電荷消失的緣故。
此外，如圖8所示，浮動(dòng)?xùn)?0可以由第一浮動(dòng)?xùn)艠O層20a和第二浮動(dòng)?xùn)艠O層20b形成。當(dāng)然，浮動(dòng)?xùn)?0不局限于這種兩層結(jié)構(gòu)，可以利用由兩個(gè)或更多層構(gòu)成的疊層結(jié)構(gòu)而提供。然而，接觸于第一絕緣膜16地形成的第一浮動(dòng)?xùn)艠O層20a優(yōu)選由半導(dǎo)體材料形成，并且可以選擇滿足下面所示的一個(gè)或多個(gè)條件的半導(dǎo)體材料。
形成第一浮動(dòng)?xùn)艠O層20a的半導(dǎo)體材料的帶隙優(yōu)選小于半導(dǎo)體膜14的帶隙。例如，形成第一浮動(dòng)?xùn)艠O層20a的半導(dǎo)體材料的帶隙和半導(dǎo)體膜14的帶隙優(yōu)選有0.1eV或更大的差別，并且前者優(yōu)選比后者小。這是為了通過使第一浮動(dòng)?xùn)艠O層20a的傳導(dǎo)帶的最低能量水平低于半導(dǎo)體膜14的傳導(dǎo)帶的最低能量水平，提高電荷(電子)的注入性，并且提高電荷保持特性的緣故。
形成第一浮動(dòng)?xùn)艠O層20a的半導(dǎo)體材料優(yōu)選由比形成半導(dǎo)體膜14的材料電阻率小的材料形成。通過利用電阻率小的半導(dǎo)體材料形成第一浮動(dòng)?xùn)艠O層20a，當(dāng)對(duì)控制柵極和半導(dǎo)體膜之間施加電壓時(shí)，電場(chǎng)不會(huì)在浮動(dòng)?xùn)胖蟹謮?，而可以使電?chǎng)有效地作用于半導(dǎo)體膜。例如，鍺具有40至70Ω·cm的固有電阻，所以是優(yōu)選的。此外，也可以對(duì)第一浮動(dòng)?xùn)艠O層20a添加n型雜質(zhì)，以便降低電阻率。這樣，通過使用與半導(dǎo)體膜14相比帶隙小且電阻率低的材料形成第一浮動(dòng)?xùn)艠O層20a，可以提高寫入特性。
形成第一浮動(dòng)?xùn)艠O層20a的半導(dǎo)體材料優(yōu)選為，與由第一絕緣膜16形成的對(duì)半導(dǎo)體膜14的電子的能量勢(shì)壘相比，由第一絕緣膜16形成的對(duì)第一浮動(dòng)?xùn)艠O層20a的電子的能量勢(shì)壘高的材料。這是為了使電荷(電子)從半導(dǎo)體膜14容易注入到第一浮動(dòng)?xùn)艠O層20a，并且防止從第一浮動(dòng)?xùn)艠O層20a中電荷消失。
作為滿足形成圖6中的浮動(dòng)?xùn)?0或圖8中的第一浮動(dòng)?xùn)艠O層20a的半導(dǎo)體材料的條件的材料，可以典型性地使用鍺或鍺化合物而形成浮動(dòng)?xùn)?0或第一浮動(dòng)?xùn)艠O層20a。作為鍺化合物的典型例子，可以舉出硅鍺。在此情況下，對(duì)于硅優(yōu)選含有10原子％或更大的鍺。這是因?yàn)楫?dāng)鍺的濃度為10原子％或更低，作為構(gòu)成元件的效果減弱，并且浮動(dòng)?xùn)?0或第一浮動(dòng)?xùn)艠O層20a的帶隙不有效地變小的緣故。
為了存儲(chǔ)電荷，將浮動(dòng)?xùn)?以下，也稱為電荷存儲(chǔ)層)適用于關(guān)于本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置，然而只要有同樣的功能，就可以適用其他半導(dǎo)體材料。例如，可以適用含有鍺的三元系半導(dǎo)體。此外，還可以適用使該半導(dǎo)體材料氫化的。此外，作為具有用作非易失性存儲(chǔ)元件的電荷存儲(chǔ)層的功能的物質(zhì)，可以使用由該鍺或鍺化合物的氧化物、或者氮化物構(gòu)成的層而代替。
此外，作為接觸于圖8中的第一浮動(dòng)?xùn)艠O層20a地在第二絕緣膜22一側(cè)提供的第二浮動(dòng)?xùn)艠O層20b，優(yōu)選適用由硅或硅化合物形成的層。作為硅化合物，可以適用氮化硅、氮氧化硅、碳化硅、以10原子％更小的濃度含有鍺的硅鍺等。這樣，通過由比第一浮動(dòng)?xùn)艠O層20a帶隙大的材料形成第二浮動(dòng)?xùn)艠O層20b，可以防止在浮動(dòng)?xùn)胖写鎯?chǔ)的電荷泄漏在第二絕緣膜22一側(cè)。此外，作為形成第二浮動(dòng)?xùn)艠O層20b的物質(zhì)，可以使用金屬氮化物或金屬氧化物。作為金屬氮化物，可以使用氮化鉭、氮化鎢、氮化鉬、氮化鈦等。
總之，通過在由鍺或鍺化合物形成的第一浮動(dòng)?xùn)艠O層20a的上層一側(cè)提供圖8中的上述由硅、硅化合物、金屬氮化物或金屬氧化物形成的第二浮動(dòng)?xùn)艠O層20b，可以在制造步驟中將第二浮動(dòng)?xùn)艠O層20b使用為具有耐水性或耐藥品性的阻擋層。因此，在光刻過程、蝕刻過程、清洗過程中襯底的處理成為容易，并且提高成品率。就是說，可以使浮動(dòng)?xùn)诺募庸こ蔀槿菀住?br> 通過減壓CVD法或等離子體CVD法等且使用由氧化硅、氧氮化硅(SiOxNy)(x＞y)、氮化硅(SiNx)、氮氧化硅(SiNxOy)(x＞y)、氧化鋁(AlxOy)等構(gòu)成的一層或多層，形成第二絕緣膜22。第二絕緣膜22以1nm至20nm，優(yōu)選5nm至10nm的厚度形成。例如，可以使用將氮化硅層22a堆積為3nm的厚度，并且將氧化硅層22b堆積為5nm的厚度的絕緣膜。此外，還可以通過對(duì)浮動(dòng)?xùn)?0的表面進(jìn)行等離子體處理，形成對(duì)浮動(dòng)?xùn)?0的表面進(jìn)行氮化處理而獲得的氮化膜(例如，作為浮動(dòng)?xùn)?0使用鍺時(shí)，是氮化鍺)?？傊?，通過使第一絕緣膜16和第二絕緣膜22的接觸于浮動(dòng)?xùn)?0一側(cè)的一方或雙方成為氮化膜，可以防止浮動(dòng)?xùn)?0的氧化。此外，第二絕緣膜22也可以由含有與第一絕緣膜16相比介電常數(shù)大的氧化鋁(AlOx)、氧化鉿(HfOx)、或氧化鉭(TaOx)的膜形成。
控制柵極24優(yōu)選由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鈮(Nb)等的金屬、以這些金屬為主要成分的合金材料或者化合物材料形成。此外，還可以使用摻雜了磷等雜質(zhì)元素的多晶硅。此外，還可以使用一層或多層由金屬氮化物層24a和上述金屬層24b構(gòu)成的疊層結(jié)構(gòu)形成控制柵極24。作為金屬氮化物，可以使用氮化鎢、氮化鉬、氮化鈦。通過提供金屬氮化物層24a，可以提高與第二絕緣膜22的緊密性，而且防止控制柵極24從第二絕緣膜22剝離。此外，因?yàn)榈g等金屬氮化物的功函率高，所以當(dāng)將金屬氮化物使用為控制柵極24時(shí)，利用與第二絕緣膜22的相乘性的效果，來使第一絕緣膜16的厚度厚。
參照?qǐng)D9所示的帶圖(band diagram)，說明圖6所示的非易失性存儲(chǔ)元件的工作機(jī)理。另外，參照?qǐng)D10所示的帶圖，說明圖8所示的非易失性存儲(chǔ)元件的工作機(jī)理。在以下所示的帶圖中，對(duì)與圖6、圖8相同的部分使用相同標(biāo)號(hào)。
圖9表示半導(dǎo)體膜14、第一絕緣膜16、浮動(dòng)?xùn)?0、第二絕緣膜22、控制柵極24層疊的狀態(tài)。圖9表示對(duì)控制柵極24不施加電壓的情況，即半導(dǎo)體膜14的費(fèi)密能級(jí)Ef和控制柵極24的費(fèi)密能級(jí)Efm相等的情況。
中間夾著第一絕緣膜16，半導(dǎo)體膜14和浮動(dòng)?xùn)?0由不同材料而形成。使半導(dǎo)體膜1 4的帶隙Eg1(傳導(dǎo)帶的下端Ec和價(jià)電子帶的上端Ev的能量差)和浮動(dòng)?xùn)?0的帶隙Eg2成為不同，并且使后者的帶隙比前者的帶隙小地組合。例如，可以組合硅(1.12eV)和鍺(0.72eV)或硅鍺(0.73至1.0eV)分別作為半導(dǎo)體膜14和浮動(dòng)?xùn)?0。此外，第一絕緣膜16表示氧化硅層16a(實(shí)質(zhì)上8eV)和通過等離子體處理使該氧化硅的表面氮化的氮?dú)獾入x子體處理層16b(實(shí)質(zhì)上5eV)被層疊的狀態(tài)。另外，第二絕緣膜22也表示從浮動(dòng)?xùn)?0一側(cè)依次層疊氮化硅層22a和氧化硅層22b的狀態(tài)。
中間夾著第一絕緣膜16，半導(dǎo)體膜14和浮動(dòng)?xùn)?0由不同材料而形成。此時(shí)，半導(dǎo)體膜14的帶隙和浮動(dòng)?xùn)?0的帶隙不同，并且使后者的帶隙比前者的帶隙小地組合。例如，可以作為半導(dǎo)體膜14使用硅(1.12eV)，并且作為浮動(dòng)?xùn)?0使用鍺(0.72eV)或硅鍺(0.73至1.0eV)。就是說，作為半導(dǎo)體膜14的硅的帶隙Eg1和作為浮動(dòng)?xùn)?0的鍺的帶隙Eg2滿足Eg1＞Eg2的關(guān)系。當(dāng)半導(dǎo)體膜14和浮動(dòng)?xùn)?0分別由上述材料構(gòu)成時(shí)，由第一絕緣膜16形成的對(duì)半導(dǎo)體膜14的電子的能量勢(shì)壘，即第一勢(shì)壘Be1以及由第一絕緣膜16形成的對(duì)第一浮動(dòng)?xùn)艠O層20a的電子的能量勢(shì)壘，即第二勢(shì)壘Be2成為不同的值，并且可以滿足Be2＞Be1的關(guān)系。在這樣情況下，發(fā)生半導(dǎo)體膜14和浮動(dòng)?xùn)?0的傳導(dǎo)帶最底能量水平的能量差ΔE。如下所述，當(dāng)將電子從半導(dǎo)體膜14注入到浮動(dòng)?xùn)?0時(shí)，該能量差ΔE在加速電子的方向上作用，因此有助于降低寫入電壓。
此外，圖10表示半導(dǎo)體膜14、第一絕緣膜16、浮動(dòng)?xùn)?0、第二絕緣膜22、控制柵極24層疊的狀態(tài)。圖10表示對(duì)控制柵極24不施加電壓的情況，即半導(dǎo)體膜14的費(fèi)密能級(jí)Ef和控制柵極24的費(fèi)密能級(jí)Efm相等的情況。
中間夾著第一絕緣膜16，半導(dǎo)體膜14和浮動(dòng)?xùn)?0中的至少第一浮動(dòng)?xùn)艠O層20a由不同材料而形成。使半導(dǎo)體膜14的帶隙Eg1(傳導(dǎo)帶的下端Ec和價(jià)電子帶的上端Ev的能量差)和第一浮動(dòng)?xùn)艠O層20a的帶隙Eg2成為不同，并且使后者的帶隙比前者的帶隙小地組合。例如，可以組合硅(1.12eV)和鍺(0.72eV)或硅鍺(0.73至1.0eV)分別作為半導(dǎo)體膜14和第一浮動(dòng)?xùn)艠O層20a。此外，在使用多晶硅而作為第二浮動(dòng)?xùn)艠O層20b的情況下，半導(dǎo)體膜14的帶隙比第一浮動(dòng)?xùn)艠O層20a的帶隙大。該帶隙差成為對(duì)經(jīng)過第一絕緣膜16注入于第一浮動(dòng)?xùn)艠O層20a的載流子的勢(shì)壘。因此，可以防止注入的載流子泄漏到第二絕緣膜22一側(cè)，或者注入的載流子由第二浮動(dòng)?xùn)艠O層20b和第二絕緣膜22的界面捕捉。
此外，第一絕緣膜16表示氧化硅層16a(實(shí)質(zhì)上8eV)和通過等離子體處理對(duì)該氧化硅層的表面進(jìn)行氮化處理的氮?dú)獾入x子體處理層16b(實(shí)質(zhì)上5eV)被層疊的狀態(tài)。另外，第二絕緣膜22也表示從浮動(dòng)?xùn)?0一側(cè)依次層疊氮化硅層22a和氧化硅層22b的狀態(tài)。
中間夾著第一絕緣膜16，半導(dǎo)體膜14和第一浮動(dòng)?xùn)艠O層20a由不同材料而形成。此時(shí)，半導(dǎo)體膜14的帶隙和第一浮動(dòng)?xùn)艠O層20a的帶隙不同，并且使后者的帶隙比前者的帶隙小地組合。例如，可以作為半導(dǎo)體膜14使用硅(1.12eV)，并且作為第一浮動(dòng)?xùn)艠O層20a使用鍺(0.72eV)或硅鍺(0.73至1.0eV)。就是說，作為半導(dǎo)體膜14的硅的帶隙Eg1和作為第一浮動(dòng)?xùn)艠O層20a的鍺的帶隙Eg2滿足Eg1＞Eg2的關(guān)系。當(dāng)半導(dǎo)體膜14和第一浮動(dòng)?xùn)艠O層20a分別由上述材料構(gòu)成時(shí)，由第一絕緣層16形成的對(duì)電子的能量勢(shì)壘，即第一勢(shì)壘Be1和第二勢(shì)壘Be2成為不同的值，并且可以滿足Be2＞Be1的關(guān)系。在這樣情況下，發(fā)生半導(dǎo)體膜14和第一浮動(dòng)?xùn)艠O層20a的傳導(dǎo)帶最底能量水平的能量差ΔE。如下所述，當(dāng)將電子從半導(dǎo)體膜14注入到第一浮動(dòng)?xùn)艠O層20a時(shí)，該能量差ΔE在加速電子的方向上作用，因此有助于降低寫入電壓。
在圖11中示出當(dāng)半導(dǎo)體膜和浮動(dòng)?xùn)庞上嗤雽?dǎo)體材料形成時(shí)的帶圖，以進(jìn)行比較。該帶圖表示半導(dǎo)體膜01、第一絕緣膜02、浮動(dòng)?xùn)?3、第二絕緣膜04、控制柵極05依次層疊的狀態(tài)。即使在半導(dǎo)體膜01和浮動(dòng)?xùn)?3由相同硅材料形成的情況下，也如果將浮動(dòng)?xùn)?3形成得薄，則帶隙成為不同。在圖11中，使用Eg1而表示半導(dǎo)體膜01的帶隙，并且使用Eg2而表示浮動(dòng)?xùn)?3的帶隙。例如，一般認(rèn)為，當(dāng)使硅薄膜化時(shí)，其帶隙從單晶硅(片)的1.12eV增大到1.4eV左右。由此，在半導(dǎo)體膜01和浮動(dòng)?xùn)?3之間，在遮斷電子注入的方向上發(fā)生-ΔE的能量差。在此情況下，為了將電子從半導(dǎo)體膜01注入到浮動(dòng)?xùn)?3，需要高電壓。換言之，為了降低寫入電壓，需要將浮動(dòng)?xùn)?3像塊狀硅(bulksilicon)那樣厚地形成，或者作為n型雜質(zhì)以高濃度摻雜磷、砷。這就是現(xiàn)有非易失性存儲(chǔ)器所有的缺點(diǎn)。
作為將電子注入于浮動(dòng)?xùn)?0的方法，可以舉出利用熱電子的方法、利用F-N型隧道電流的方法。在本實(shí)施例中，利用F-N型隧道電流而將電子注入于浮動(dòng)?xùn)?0。當(dāng)利用F-N型隧道電流時(shí)，將正電壓施加到控制柵極24，利用F-N型隧道電流而將電子從半導(dǎo)體膜14注入于浮動(dòng)?xùn)?0。
圖12A表示當(dāng)利用F-N型隧道電流將電子注入于浮動(dòng)?xùn)?0時(shí)的外加電壓。在對(duì)控制柵極24施加正的高電壓(10V至20V)的同時(shí)，使源區(qū)18a和漏區(qū)18b成為0V。此時(shí)的帶圖示于圖13。由于高電場(chǎng)，將半導(dǎo)體膜14的電子注入于第一絕緣膜16，而流過F-N型隧道電流。如圖9以及圖10所說明，半導(dǎo)體膜14的帶隙Eg1和浮動(dòng)?xùn)?0的帶隙Eg2的關(guān)系為Eg1＞Eg2。該差距作為自偏壓，將從半導(dǎo)體膜14的溝道形成區(qū)注入的電子在浮動(dòng)?xùn)诺姆较蛏霞铀俚刈饔?。因此，可以提高電子的注入性?br> 浮動(dòng)?xùn)?0的傳導(dǎo)帶的最低能量水平位于對(duì)半導(dǎo)體膜14的傳導(dǎo)帶的最低能量水平在電子能量上低ΔE的能級(jí)。因此，當(dāng)將電子注入到浮動(dòng)?xùn)?0時(shí)，起因于該能量差的內(nèi)部電場(chǎng)就發(fā)生。這是通過如上所述的半導(dǎo)體膜14和浮動(dòng)?xùn)?0的組合而實(shí)現(xiàn)的。即，可以使電子從半導(dǎo)體膜14容易注入到浮動(dòng)?xùn)?0，并且提高非易失性存儲(chǔ)元件中的寫入特性。該作用在利用熱電子將電子注入于浮動(dòng)?xùn)?0的情況下也是同樣的。
當(dāng)在浮動(dòng)?xùn)?0中保持電子時(shí)，非易失性存儲(chǔ)元件的閾值電壓向正的方向移動(dòng)。該狀態(tài)可以為數(shù)據(jù)“0”被寫入的狀態(tài)。圖14表示電荷保持狀態(tài)的帶圖。浮動(dòng)?xùn)?0的電子由第一絕緣膜16和第二絕緣膜22夾著，因此處于能量上關(guān)在里面的狀態(tài)。雖然由于在浮動(dòng)?xùn)?0中存儲(chǔ)的載流子(電子)，電位能提高，但是只要對(duì)電子給予超過能量勢(shì)壘的能量，才從浮動(dòng)?xùn)?0放出電子。此外，浮動(dòng)?xùn)?0的傳導(dǎo)帶的最低能量水平位于對(duì)半導(dǎo)體膜14的傳導(dǎo)帶的最低能量水平在電子能量上低ΔE的能級(jí)，而且對(duì)電子由浮動(dòng)?xùn)?0形成能量性的勢(shì)壘。通過利用該勢(shì)壘，可以防止由于隧道電流，電子流出到半導(dǎo)體膜14。換言之，在150℃的恒溫下放置時(shí)也獲得高可靠性。因此，可以改善電荷保持特性。
通過當(dāng)在浮動(dòng)?xùn)?0不保持電荷的狀態(tài)下施加使非易失性存儲(chǔ)元件接通的柵極電壓時(shí)，利用檢測(cè)電路檢驗(yàn)出非易失性存儲(chǔ)元件不接通的事實(shí)，而可以檢測(cè)出該數(shù)據(jù)“0”。或者，如圖12B所示，可以根據(jù)當(dāng)對(duì)源區(qū)18a和漏區(qū)18b之間施加偏壓來使控制柵極24成為0V時(shí)，非易失性存儲(chǔ)元件是否導(dǎo)通，而判斷。
圖15A表示通過從浮動(dòng)?xùn)?0放出電荷，而在非易失性存儲(chǔ)元件中擦除數(shù)據(jù)的情況。此時(shí)，通過對(duì)控制柵極24施加負(fù)偏壓，而且在半導(dǎo)體膜14和浮動(dòng)?xùn)?0之間流過F-N型隧道電流，而進(jìn)行。或者，如圖15B所示，還可以通過對(duì)控制柵極24施加負(fù)偏壓，而且對(duì)源區(qū)18a施加正的高電壓，發(fā)生F-N型隧道電流，并且在源區(qū)18a一側(cè)取出電子。
圖16表示該擦除情況的帶圖。因?yàn)樵诓脸ぷ髦?，可以將第一絕緣膜16形成得薄，所以可以利用F-N型隧道電流將浮動(dòng)?xùn)?0中的電子放出到半導(dǎo)體膜14一側(cè)。此外，因?yàn)榭昭◤陌雽?dǎo)體襯底14的溝道形成區(qū)容易注入，所以通過將空穴注入于浮動(dòng)?xùn)?0，可以進(jìn)行實(shí)際擦除工作。
通過使用鍺或鍺化合物形成浮動(dòng)?xùn)?0，可以使第一絕緣膜16的厚度成為薄。由此，可以使利用隧道電流將電荷經(jīng)過第一絕緣膜16注入于浮動(dòng)?xùn)?0的步驟成為容易，而且可以進(jìn)行低電壓動(dòng)作。再者，還可以以低能量水平保持電荷，并且取得很有意義的效果，即，可以以穩(wěn)定的狀態(tài)保持電荷。
如圖9、圖10、圖13所示，在半導(dǎo)體膜14和浮動(dòng)?xùn)?0之間以Eg1＞Eg2發(fā)生自偏壓地構(gòu)成關(guān)于本發(fā)明的非易失性存儲(chǔ)器。該關(guān)系是非常重要的，這是因?yàn)楫?dāng)將載流子從半導(dǎo)體膜的溝道形成區(qū)注入到浮動(dòng)?xùn)艜r(shí)，作用得很容易注入。就是說，可以謀求實(shí)現(xiàn)寫入電壓的低電壓化。反之，使載流子不容易從浮動(dòng)?xùn)欧懦?。該事?shí)提高非易失性存儲(chǔ)元件的存儲(chǔ)保持特性地作用。此外，通過將n型雜質(zhì)摻雜在用作浮動(dòng)?xùn)诺逆N層中，可以進(jìn)一步降低傳導(dǎo)帶的最低能量水平，并且使自偏壓作用為使載流子更容易地注入于浮動(dòng)?xùn)?。就是說，可以降低寫入電壓，并且提高非易失性存儲(chǔ)元件的存儲(chǔ)保持特性。
如上所述，關(guān)于本發(fā)明的非易失性存儲(chǔ)元件，可以使電荷從半導(dǎo)體膜很容易注入到浮動(dòng)?xùn)牛⑶曳乐乖诟?dòng)?xùn)胖须姾上?。就是說，作為存儲(chǔ)器工作時(shí)，可以進(jìn)行低電壓和高效率的寫入，并且提高電荷保持特性。
本實(shí)施例可以與本說明書所示的其他實(shí)施方式或?qū)嵤├M合而實(shí)施。
實(shí)施例2在本實(shí)施例中，參照

非易失性半導(dǎo)體存儲(chǔ)裝置中的存儲(chǔ)器部分的等效電路圖。
在圖17所示的存儲(chǔ)器部分的等效電路圖中，將多個(gè)非易失性存儲(chǔ)元件串聯(lián)連接的NAND型單元NS1連接于位線BL。集合多個(gè)NAND型單元而構(gòu)成集體BLK。在圖17所示的集體BLK1的字線有三十二條(字線WL0至WL31)。位于集體BLK1的相同行的非易失性存儲(chǔ)元件都共同連接有對(duì)應(yīng)于該行的字線。
在此情況下，因?yàn)檫x擇晶體管S1、S2和非易失性存儲(chǔ)元件M0至M31串聯(lián)配置，所以還可以通過使用一個(gè)半導(dǎo)體膜34將這些元件形成為一個(gè)集體。因此，可以省略結(jié)合非易失性存儲(chǔ)元件的布線，所以可以謀求實(shí)現(xiàn)集成化。另外，可以容易進(jìn)行從鄰接的NAND型單元的分離。此外，還可以分離地形成選擇晶體管S1、S2的半導(dǎo)體膜36和NAND型單元的半導(dǎo)體膜38。
在使NAND型單元NS1成為擦除狀態(tài)，就是說，使NAND型單元NS1的各非易失性存儲(chǔ)元件的閾值成為負(fù)電壓的狀態(tài)后，執(zhí)行寫入動(dòng)作。從源線SL一側(cè)的非易失性存儲(chǔ)元件M0依次進(jìn)行寫入。如果將對(duì)非易失性存儲(chǔ)元件M0的寫入作為例子來說明，則大體上為如下。
圖18A表示寫入“0”的情況，其中對(duì)選擇柵極線SG2例如施加Vcc(電源電壓)而使選擇晶體管S2接通的同時(shí)，使位線BL成為0V(接地電壓)。使選擇柵極線SG1成為0V，并且使選擇晶體管S1不接通。接著，連接到非易失性存儲(chǔ)元件M0的字線WL0成為高電壓Vpgm(實(shí)質(zhì)上20V)，并且使除此以外的字線成為中間電壓Vpass(實(shí)質(zhì)上10V)。因?yàn)槲痪€BL的電壓為0V，所以被選擇的非易失性存儲(chǔ)元件M0的溝道形成區(qū)的電位成為0V。因?yàn)樽志€WL0和非易失性存儲(chǔ)元件M0的溝道形成區(qū)之間的電位差很大，所以如上所述利用F-N隧道電流將電子注入于非易失性存儲(chǔ)元件M0的浮動(dòng)?xùn)?。由此，非易失性存?chǔ)元件M0的閾值電壓成為正的狀態(tài)(即，寫入“0”的狀態(tài))。
另一方面，當(dāng)寫入“1”時(shí)，如圖18B所示，例如使位線BL成為Vcc(電源電壓)。選擇柵極線SG2的電壓為Vcc，因此如果對(duì)選擇晶體管S2的柵極電位成為Vth(選擇晶體管S2的閾值電壓)＞Vcc，則選擇晶體管S2成為截止的狀態(tài)。因此，非易失性存儲(chǔ)元件M0的溝道形成區(qū)成為浮動(dòng)狀態(tài)。其次，當(dāng)對(duì)字線WL0施加高電壓Vpgm(20V)的電壓，并且對(duì)除此以外的字線施加中間電壓Vpass(10V)的電壓時(shí)，由于各字線和溝道形成區(qū)的電容耦合，非易失性存儲(chǔ)元件M0的溝道形成區(qū)的電壓從Vcc-Vth上升到例如8V左右。雖然溝道形成區(qū)的電壓上升，但是與寫入“0”時(shí)不同，字線WL0和非易失性存儲(chǔ)元件M0的溝道形成區(qū)之間的電位差很小。因此，在非易失性存儲(chǔ)元件M0的浮動(dòng)?xùn)胖胁话l(fā)生利用F-N型隧道電流的電子注入。因此，非易失性存儲(chǔ)元件M0的閾值保持為負(fù)的狀態(tài)(寫入“1”的狀態(tài))。
當(dāng)進(jìn)行擦除動(dòng)作時(shí)，如圖19A所示，對(duì)選擇的字線(WL0)施加負(fù)的高電壓(Vers)，對(duì)沒有選擇的非易失性存儲(chǔ)元件的字線WL、選擇柵極線SG1以及選擇柵極線SG2施加電壓Von(例如，3V)，并且對(duì)位線BL和源線SL施加開路電壓Vopen(0V)。并且，如上述實(shí)施方式所說明，可以使選擇的非易失性存儲(chǔ)元件的浮動(dòng)?xùn)胖械碾娮臃懦觥＝Y(jié)果，選擇的非易失性存儲(chǔ)元件的閾值電壓向負(fù)的方向移動(dòng)。
在圖19B所示的讀取動(dòng)作中，使連接到進(jìn)行讀取選擇的非易失性存儲(chǔ)元件M0的字線WL0的電壓成為Vr(例如0V)，并且使連接到?jīng)]有選擇的非易失性存儲(chǔ)元件M0的字線WL1至WL31以及選擇柵極線SG1、SG2成為比電源電壓高一些的讀取用中間電壓Vread。就是說，如圖20所示，除了選擇非易失性存儲(chǔ)元件以外的非易失性存儲(chǔ)元件作為轉(zhuǎn)移晶體管(Transfer Transistor)而工作。因此，檢驗(yàn)出電流是否流過在進(jìn)行了讀取選擇的非易失性存儲(chǔ)元件M0中。換言之，在非易失性存儲(chǔ)元件M0存儲(chǔ)的數(shù)據(jù)為“0”的情況下，非易失性存儲(chǔ)元件M0不接通，所以位線BL不放電。另一方面，在非易失性存儲(chǔ)元件M0中存儲(chǔ)的數(shù)據(jù)為“1”的情況下，非易失性存儲(chǔ)元件M0接通，所以位線BL放電。
圖31表示非易失性半導(dǎo)體存儲(chǔ)裝置的電路方塊圖的一個(gè)例子。在非易失性半導(dǎo)體存儲(chǔ)裝置中，在一個(gè)襯底上形成有存儲(chǔ)單元陣列52和周邊電路54。存儲(chǔ)單元陣列52具有如圖17所示的結(jié)構(gòu)。周邊電路54的結(jié)構(gòu)為如下。
在存儲(chǔ)單元陣列52的周圍提供有用于選擇字線的行譯碼器62和用于選擇位線的列譯碼器64。地址通過地址緩沖器56而傳送到控制電路58，并且內(nèi)部行地址信號(hào)以及內(nèi)部列地址信號(hào)分別轉(zhuǎn)送到行譯碼器62以及列譯碼器64。
當(dāng)進(jìn)行數(shù)據(jù)的寫入以及擦除時(shí)，使用使電源電位升壓的電位。因此，提供有由控制電路58根據(jù)動(dòng)作模式控制的升壓電路60。升壓電路60的輸出經(jīng)過行譯碼器62或列譯碼器64供給于字線W或位線BL。從列譯碼器64輸出的數(shù)據(jù)輸入于讀出放大器66。由讀出放大器66讀取的數(shù)據(jù)由數(shù)據(jù)緩沖器68保持，然后利用控制電路58的控制對(duì)數(shù)據(jù)進(jìn)行隨機(jī)存取，并且經(jīng)過數(shù)據(jù)輸入/輸出緩沖器70而被輸出。寫入數(shù)據(jù)經(jīng)過數(shù)據(jù)輸入/輸出緩沖器70被輸入后由數(shù)據(jù)緩沖器68暫且保持，而且利用控制電路58的控制，被轉(zhuǎn)送于列譯碼器64。
本實(shí)施例可以與本說明書所示的其他實(shí)施方式或?qū)嵤├M合而進(jìn)行。
實(shí)施例3在本實(shí)施例中，將參照附圖而說明非易失性半導(dǎo)體存儲(chǔ)裝置的一個(gè)實(shí)例。此外，這里示出一種情況，即在非易失性半導(dǎo)體存儲(chǔ)裝置中同時(shí)形成構(gòu)成存儲(chǔ)器部分的非易失性存儲(chǔ)器元件以及構(gòu)成邏輯部分的晶體管等元件，所述邏輯部分設(shè)置在與所述存儲(chǔ)器部分相同的襯底上且進(jìn)行存儲(chǔ)器部分的控制等。
在本實(shí)施例所示的存儲(chǔ)器部分的等效電路圖中，如上述實(shí)施例所示的圖17所示，在選擇晶體管S1和選擇晶體管S2之間設(shè)置有包括多個(gè)非易失性存儲(chǔ)器元件M0至M31的NAND型單元NS1。在圖17中，由選擇晶體管S1、S2和NAND型單元NS1形成一個(gè)存儲(chǔ)單元。
在選擇晶體管S1中，柵電極連接到第一選擇柵極線SG1上，源極或漏極的一方連接到源極線SL上，并且另一方連接到非易失性存儲(chǔ)器元件M0的源極或漏極上。此外，非易失性存儲(chǔ)器元件M0至M31的柵電極連接到字線WL0至WL31上。而且，在選擇晶體管S2中，柵電極連接到第二選擇柵極線SG2上，源極或漏極的一方連接到位線BL上，并且另一方連接到非易失性存儲(chǔ)器元件M31的源極或漏極上。
此外，第一選擇柵極線SG1為選擇與存儲(chǔ)器部分的各存儲(chǔ)單元中的源極線的連接的布線。此外，第二選擇柵極線SG2為選擇存儲(chǔ)器部分的各存儲(chǔ)單元中的列方向的布線。
此外，與設(shè)置在邏輯部分的晶體管相比，設(shè)置在存儲(chǔ)器部分的選擇晶體管的驅(qū)動(dòng)電壓高，所以優(yōu)選將設(shè)置在存儲(chǔ)器部分的晶體管和設(shè)置在邏輯部分的晶體管的柵極絕緣膜等形成為不同的厚度。例如，在要形成驅(qū)動(dòng)電壓小且閾值電壓的不均勻性小的晶體管的情況下，優(yōu)選設(shè)置柵極絕緣膜薄的薄膜晶體管，而在要形成驅(qū)動(dòng)電壓大且柵極絕緣膜的耐壓性高的晶體管的情況下，優(yōu)選設(shè)置柵極絕緣膜厚的薄膜晶體管。
因此，在本實(shí)施例中，將參照

以下情況對(duì)要使驅(qū)動(dòng)電壓小且閾值電壓的不均勻性小的邏輯部分的晶體管形成膜厚度小的絕緣膜，而且對(duì)在需要大驅(qū)動(dòng)電壓和柵極絕緣膜的耐壓性的存儲(chǔ)器部分的晶體管形成膜厚度大的絕緣膜。此外，圖25至27示出俯視圖，而且圖21A至24C示出沿圖25至27中的A-B、C-D、E-F、以及G-H的剖視圖。此外，A-B及C-D示出設(shè)置在邏輯部分中的晶體管，E-F示出設(shè)置在位線伸展的方向上的存儲(chǔ)器部分中的非易失性存儲(chǔ)器元件及晶體管的，并且G-H示出設(shè)置在字線伸展的方向上的存儲(chǔ)器部分中的非易失性存儲(chǔ)元件。此外，在本實(shí)施方式中，將說明設(shè)置在A-B之間的薄膜晶體管為p溝道型并且設(shè)置在C-D之間、E-F之間的薄膜晶體管為n溝道型的情況，然而，本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置不局限于此。
首先，在襯底100上中間夾絕緣膜102形成島狀半導(dǎo)體膜104、106、108和110，并且分別形成第一絕緣膜112、114、116和118以覆蓋該島狀半導(dǎo)體膜104、106、108以及110。之后，形成在非易失性存儲(chǔ)元件中用作浮動(dòng)?xùn)诺碾姾纱鎯?chǔ)層120以覆蓋第一絕緣膜112、114、116和118(參照?qǐng)D21A)。島狀半導(dǎo)體膜104、106、108和110可以通過如下工序而提供在預(yù)先形成在襯底100上的絕緣膜102上通過使用濺射法、LPCVD法、等離子體CVD法等并且使用以硅(Si)為主要成分的材料(例如，SixGe1-x等)等形成非晶體半導(dǎo)體膜，并且使該非晶體半導(dǎo)體膜結(jié)晶后選擇性地蝕刻該半導(dǎo)體膜。此外，非晶體半導(dǎo)體膜的結(jié)晶可以通過激光結(jié)晶法、使用RTA或退火爐的熱結(jié)晶法、使用促進(jìn)結(jié)晶的金屬元素的熱結(jié)晶法或組合了這些方法的方法等來進(jìn)行。
此外，當(dāng)通過照射激光束進(jìn)行半導(dǎo)體膜的結(jié)晶或再結(jié)晶時(shí)，作為激光束的光源可以使用LD激發(fā)的連續(xù)振蕩(CW)激光器(YVO4，第二高次諧波(波長(zhǎng)為532nm))。并不需要局限于第二高次諧波，但是第二高次諧波的能量效率比更高次的高次諧波優(yōu)越。因?yàn)楫?dāng)將CW激光照射到半導(dǎo)體膜時(shí)，可以對(duì)半導(dǎo)體膜連續(xù)供給能量，所以一旦使半導(dǎo)體膜成為熔化狀態(tài)，可以繼續(xù)該熔化狀態(tài)。再者，可以通過掃描CW激光使半導(dǎo)體膜的固液界面移動(dòng)，沿著該移動(dòng)方向形成朝向一個(gè)方向的長(zhǎng)的晶粒。此外，使用固體激光器是因?yàn)榕c氣體激光器等相比，輸出的穩(wěn)定性高，而可以期待穩(wěn)定的處理的緣故。此外，不局限于CW激光器，也可以使用重復(fù)頻率為10MHz或更大的脈沖激光器。當(dāng)使用重復(fù)頻率高的脈沖激光器，如果與從半導(dǎo)體膜熔化到固化的時(shí)間相比激光的脈沖間隔短，則可以將半導(dǎo)體膜一直保留為熔化狀態(tài)，并且可以通過固液界面的移動(dòng)形成由朝向一個(gè)方向的長(zhǎng)的晶粒構(gòu)成的半導(dǎo)體膜。也可以使用其他CW激光器以及重復(fù)頻率為10MHz或更大的脈沖激光器。例如，作為氣體激光器，有Ar激光器、Kr激光器、CO2激光器等。作為固體激光器，有YAG激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、變石激光器、Ti藍(lán)寶石激光器、Y2O3激光器、YVO4激光器等。此外，也有陶瓷激光器諸如YAG激光器、Y2O3激光器、GdVO4激光器、YVO4激光器等。作為金屬蒸氣激光器可以舉出氦鎘激光器等。此外，在激光振蕩器中，當(dāng)將激光束以TEM00(單一橫模)振蕩來發(fā)射時(shí)，可以提高在被照射面上獲得的線狀的射束點(diǎn)的能量均勻性，所以是優(yōu)選的。另外，也可以使用脈沖振蕩的受激準(zhǔn)分子激光器。
襯底100為選自玻璃襯底、石英襯底、金屬襯底(例如，不銹鋼襯底)、陶瓷襯底、Si襯底等的半導(dǎo)體襯底中的襯底。另外，作為塑料襯底可以選擇聚對(duì)苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、以及丙烯等的襯底。
絕緣膜102通過使用CVD法或?yàn)R射法等并且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等的絕緣材料來形成。例如，當(dāng)將絕緣膜102形成為兩層結(jié)構(gòu)時(shí)，優(yōu)選形成氮氧化硅膜作為第一層絕緣膜，并且形成氧氮化硅膜作為第二層絕緣膜。此外，也可以形成氮化硅膜作為第一層絕緣膜，并且形成氧化硅膜作為第二層絕緣膜。這樣，通過形成用作阻擋層的絕緣膜102，可以防止襯底100中的Na等的堿金屬或堿土金屬將負(fù)面影響帶給要形成在該襯底上的元件。此外，在使用石英作為襯底100的情況下，也可以不形成絕緣膜102。
此外，在本實(shí)施例中，使用在襯底100上的島狀半導(dǎo)體膜而形成的晶體管為薄膜晶體管，但是本發(fā)明不局限于此。例如，作為襯底100可以使用具有n型或p型的導(dǎo)電型的單晶Si襯底、化合物半導(dǎo)體襯底(GaAs襯底、InP襯底、GaN襯底、SiC襯底、藍(lán)寶石襯底、ZnSe襯底等)、通過粘合法或SIMOX(Separation by Implanted Oxygen，注氧隔離)法而制造的SOI(絕緣體上硅)襯底等。因此，可以使用單晶硅形成島狀半導(dǎo)體膜，而形成晶體管。
此外，當(dāng)使用單晶Si襯底、化合物半導(dǎo)體襯底、或SOI襯底時(shí)，對(duì)元件分離區(qū)可以適當(dāng)?shù)厥褂眠x擇氧化法(LOCOS(硅局部氧化)法，)或深溝分離法等。此外，通過將具有p型的導(dǎo)電型的雜質(zhì)元素選擇性地引入于半導(dǎo)體襯底中，可以在半導(dǎo)體襯底中形成p阱。作為呈現(xiàn)p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)、鎵(Ga)等。
第一絕緣膜112、114、116和118可以通過對(duì)半導(dǎo)體膜104、106、108以及110的表面進(jìn)行熱處理或等離子體處理等來形成。例如，通過使用高密度等離子體處理對(duì)所述半導(dǎo)體膜104、106、108的表面進(jìn)行氧化處理、氮化處理或氧氮化處理，而在該半導(dǎo)體膜104、106、108以及110上分別形成成為氧化膜、氮化膜或氧氮化膜的第一絕緣膜112、114、116以及118。此外，還可以通過等離子體CVD法或?yàn)R射法來形成。
例如，在使用以Si為主要成分的半導(dǎo)體膜作為半導(dǎo)體膜104、106、108以及110并且通過高密度等離子體處理進(jìn)行氧化處理或氮化處理的情況下，作為第一絕緣膜112、114、116以及118形成氧化硅(SiOx)膜或氮化硅(SiNx)膜。另外，也可以在通過高密度等離子體處理對(duì)半導(dǎo)體膜104、106、108以及110的表面進(jìn)行氧化處理之后，再次進(jìn)行高密度等離子體處理，而進(jìn)行氮化處理。在此情況下，與半導(dǎo)體膜104、106、108以及110接觸地形成氧化硅膜，并且在該氧化硅膜上形成含有氧和氮的膜(以下記為氧氮化硅膜)，從而第一絕緣膜112、114、116以及118成為氧化硅膜和氧氮化硅膜的疊層膜。
這里，第一絕緣層112、114、116和118形成為1至10nm，優(yōu)選形成為1至5nm。例如，在通過高密度等離子體處理對(duì)半導(dǎo)體膜104、106、108和110進(jìn)行氧化處理，在該半導(dǎo)體膜104、106、108和110的表面上形成實(shí)質(zhì)上5nm的氧化硅膜之后，通過高密度等離子體處理進(jìn)行氮化處理，以在氧化硅膜的表面上或表面附近形成氮?dú)獾入x子體處理層。具體地，首先通過在氮?dú)夥罩羞M(jìn)行等離子體處理，在半導(dǎo)體膜14上形成厚度為3nm至6nm的氧化硅層16a。然后，接著通過在氮?dú)夥罩羞M(jìn)行等離子體處理，在氧化硅層的表面上或表面附近形成氮濃度高的氮?dú)獾入x子體處理層16b。這里，采用如下結(jié)構(gòu)，即通過在氮?dú)夥罩羞M(jìn)行等離子體處理，在從氧化硅層16a的表面大概1nm的深度中以20至50原子％的比例含有氮的結(jié)構(gòu)。在氮?dú)獾入x子體處理層中，形成含有氧和氮的硅(氧氮化硅)。此時(shí)，優(yōu)選不暴露于大氣地連續(xù)進(jìn)行利用高密度等離子體處理的氧化處理和氮化處理?？梢酝ㄟ^連續(xù)進(jìn)行高密度等離子體處理，防止污染物的混入并且提高生產(chǎn)效率。
此外，在通過高密度等離子體處理使半導(dǎo)體膜氧化的情況下，在含氧的氣氛中(例如，在氧(O2)或一氧化二氮(N2O)以及稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個(gè))的氣氛中，或者在氧或一氧化二氮、氫(H2)、以及稀有氣體的氣氛中)進(jìn)行該處理。另一方面，在通過高密度等離子體處理使半導(dǎo)體膜氮化的情況下，在含氮的氣氛中(例如，在氮(N2)和稀有氣體(包括He、Ne、Ar、Kr、Xe中的至少一個(gè))的氣氛中，在氮、氫、以及稀有氣體的氣氛中，或者在NH3和稀有氣體的氣氛中)進(jìn)行等離子體處理。
作為稀有氣體，例如可以使用Ar。此外，也可以使用Ar和Kr的混合氣體。當(dāng)在稀有氣體氣氛中進(jìn)行高密度等離子體處理時(shí)，第一絕緣膜112、114、116以及118有時(shí)含有用于等離子體處理的稀有氣體(He、Ne、Ar、Kr和Xe中的至少一個(gè))，當(dāng)使用Ar時(shí)，第一絕緣膜112、114、116以及118有時(shí)含有Ar。
此外，高密度等離子體處理，是在上述氣體的氣氛中以等離子體的電子密度為1×1011cm-3或更大且等離子體的電子溫度為1.5eV或更低進(jìn)行的。更具體地，高密度等離子體處理是以等離子體的電子密度為1×1011cm-3至1×1013cm-3(包括1×1011cm-3和1×1013cm-3)且等離子體的電子溫度為0.5eV至1.5eV(包括0.5eV和1.5eV)進(jìn)行的。由于等離子體的電子密度高且形成在襯底100上的被處理物(在此，半導(dǎo)體膜104、106、108和110)附近的等離子體的電子溫度低，所以可以防止被處理物受到的由等離子體帶來的損傷。此外，由于等離子體的電子密度為1×1011cm-3或更大的高密度，所以通過利用等離子體處理使被處理物氧化或氮化而形成的氧化膜或氮化膜，與利用CVD法或?yàn)R射法等來形成的膜相比，膜厚度等具有良好的均勻性，并且可以形成細(xì)致的膜。此外，由于等離子體的電子溫度為1.5eV或更小的低溫度，所以與現(xiàn)有的等離子體處理或熱氧化法相比，可以以低溫度進(jìn)行氧化或氮化處理。例如，即使以比玻璃襯底的應(yīng)變點(diǎn)低100度以上(包括100度)的溫度進(jìn)行等離子體處理，也可以進(jìn)行足夠的氧化或氮化處理。作為用于形成等離子體的頻率，可以使用微波(例如，2.45GHz)等的高頻率。
在本實(shí)施例中，當(dāng)通過高密度等離子體處理對(duì)被處理物進(jìn)行氧化處理時(shí)，導(dǎo)入氧(O2)、氫(H2)和氬(Ar)的混合氣體。這里所使用的混合氣體包含0.1至100sccm的氧、0.1至100sccm的氫、100至5000sccm的氬，即可。此外，優(yōu)選以氧∶氫∶氬＝1∶1∶100的比率導(dǎo)入混合氣體。例如，導(dǎo)入5sccm的氧、5sccm的氫、以及500sccm的氬，即可。
此外，在通過高密度等離子體處理進(jìn)行氮化處理的情況下，導(dǎo)入氮(N2)和氬(Ar)的混合氣體。這里所使用的混合氣體包含20至2000sccm的氮以及100至10000sccm的氬，即可。例如，導(dǎo)入200sccm的氮、以及1000sccm的氬，即可。
在本實(shí)施例中，形成在提供于存儲(chǔ)器部分中的半導(dǎo)體膜108上的第一絕緣膜116在之后完成的非易失性存儲(chǔ)器元件中用作隧道絕緣膜。由此，第一絕緣膜116的膜厚越薄，隧道電流越容易流過，而可以作為存儲(chǔ)器進(jìn)行高速工作。另外，第一絕緣膜116的膜厚越薄，能夠以越低的電壓將電荷存儲(chǔ)在之后形成的浮動(dòng)?xùn)胖?，因而，可以降低非易失性半?dǎo)體存儲(chǔ)裝置的耗電量。因此，優(yōu)選將第一絕緣膜112、114、116和118形成為膜厚度薄。
作為在半導(dǎo)體膜上將絕緣膜形成為薄的方法，一般有熱氧化法。然而，在使用玻璃襯底等的熔點(diǎn)不十分高的襯底作為襯底100的情況下，通過熱氧化法形成第一絕緣膜112、114、116和118是非常困難的。另外，由于通過CVD法或?yàn)R射法形成的絕緣膜在其膜內(nèi)部有缺陷，所以其膜質(zhì)不夠好，并且在將絕緣膜的膜厚形成為薄的情況下，存在有發(fā)生針孔等的缺陷的問題。另外，在通過CVD法或?yàn)R射法形成絕緣膜的情況下，有時(shí)半導(dǎo)體膜的端部的覆蓋率不足夠，因而，之后形成在第一絕緣膜116上的導(dǎo)電膜等和半導(dǎo)體膜有可能發(fā)生短路。因此，如本實(shí)施例所示，通過利用高密度等離子體處理形成第一絕緣膜112、114、116和118，可以形成比通過CVD法或?yàn)R射法等形成的絕緣膜更細(xì)致的絕緣膜，還可以使用第一絕緣膜112、114、116和118充分地覆蓋半導(dǎo)體膜104、106、108和110的端部。其結(jié)果，可以作為存儲(chǔ)器進(jìn)行高速工作，并且提高電荷保持特性。此外，在通過CVD法或?yàn)R射法形成第一絕緣膜112、114、116和118的情況下，優(yōu)選在形成絕緣膜之后進(jìn)行高密度等離子體處理，對(duì)該絕緣膜的表面進(jìn)行氧化處理、氮化處理或氧氮化處理。
電荷存儲(chǔ)層120可以由硅(Si)、鍺(Ge)、硅鍺合金等的膜形成。在本實(shí)施例中，特別優(yōu)選由鍺(Ge)、硅鍺合金等的含有鍺的膜形成電荷存儲(chǔ)層120。在此，作為電荷存儲(chǔ)層120，通過在含有鍺元素的氣氛中(例如，GeH4)進(jìn)行等離子體CVD法，以1至20nm，優(yōu)選以5至10nm形成以鍺為主要成分的膜。如上述實(shí)施例所示，在使用以Si為主要成分的材料形成半導(dǎo)體膜，并且在該半導(dǎo)體膜上中間夾用作隧道絕緣膜的第一絕緣膜提供比Si能隙小的含有鍺的膜作為電荷存儲(chǔ)層的情況下，與對(duì)半導(dǎo)體膜的電荷的由絕緣膜形成的第一勢(shì)壘相比，對(duì)電荷存儲(chǔ)層的電荷的由絕緣膜形成的第二勢(shì)壘的能量成為高。其結(jié)果，可以使電荷從半導(dǎo)體膜容易注入到電荷存儲(chǔ)層，并且防止電荷從電荷存儲(chǔ)層消失。換言之，在作為存儲(chǔ)器工作的情況下，可以以低電壓且高效率進(jìn)行寫入，并且可以提高電荷保持特性。此外，形成在提供于存儲(chǔ)器部分中的半導(dǎo)體膜108上的電荷存儲(chǔ)層120在之后完成的非易失性存儲(chǔ)器元件中用作浮動(dòng)?xùn)拧?br> 此外，作為電荷存儲(chǔ)層120，還可以使用氮化硅、氮化鍺、氮化硅鍺中的一層或多層而形成。通過由氮化硅、氮化鍺、氮化硅鍺形成電荷存儲(chǔ)層120，雖然該電荷存儲(chǔ)層120為絕緣膜，但是可以利用在氮化膜中的多個(gè)陷阱能級(jí)而捕捉(也稱為捕獲)從半導(dǎo)體膜經(jīng)過隧道絕緣膜注入的電荷。換言之，通過由氮化硅、氮化鍺、氮化硅鍺形成電荷存儲(chǔ)層120，可以利用多個(gè)陷阱能級(jí)而捕捉電荷，并且即使隧道絕緣膜的一部分具有缺陷，也只是一部分的存儲(chǔ)電荷消失，因此可以繼續(xù)捕捉電荷。因此，可以進(jìn)一步減少隧道絕緣膜的膜厚度，并且可以獲得在保持電荷的觀點(diǎn)上也可靠性高的非易失性存儲(chǔ)器元件，所以是優(yōu)選的。另外，通過由氮化硅、氮化鍺、氮化硅鍺形成電荷存儲(chǔ)層120，可以將隧道絕緣膜的膜厚度形成得薄。因此，可以容易地實(shí)現(xiàn)非易失性存儲(chǔ)器元件本身的微細(xì)化，所以是優(yōu)選的。
接下來，選擇性地去除形成在半導(dǎo)體膜104、106上的第一絕緣膜112、114、和電荷存儲(chǔ)層120，并且留下形成在半導(dǎo)體膜108、110上的第一絕緣膜116、118和電荷存儲(chǔ)層120。這里，通過使用抗蝕劑選擇性地覆蓋設(shè)置在存儲(chǔ)器部分的半導(dǎo)體膜108和110、第一絕緣膜116和118、以及電荷存儲(chǔ)層120，并且蝕刻形成在半導(dǎo)體膜104、106上的第一絕緣膜112、114和電荷存儲(chǔ)層120而選擇性地去除它們(參照?qǐng)D21B)。
接著，通過形成抗蝕劑122以覆蓋半導(dǎo)體膜104、106、以及形成在半導(dǎo)體膜108、110上面的電荷存儲(chǔ)層120的一部分，并且蝕刻沒有被所述抗蝕劑122覆蓋的電荷存儲(chǔ)層120并選擇性地去除它，而留下電荷存儲(chǔ)層120的一部分，以形成電荷存儲(chǔ)層121(參照?qǐng)D21C和圖25)。
接著，形成第二絕緣膜128以覆蓋半導(dǎo)體膜104、106、以及形成在半導(dǎo)體膜108、110上面的第一絕緣膜116、118和電荷存儲(chǔ)層121(參照?qǐng)D22A)。
通過使用CVD法或?yàn)R射法等并且使用氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)、氮氧化硅(SiNxOy)(x＞y＞0)等的絕緣材料單獨(dú)或疊層形成第二絕緣膜128。例如，在以單層形成第二絕緣膜128的情況下，通過CVD法以5至50nm的膜厚度形成氧氮化硅膜或氮氧化硅膜。此外，在以三層結(jié)構(gòu)形成第二絕緣膜128的情況下，形成氧氮化硅膜作為第一層絕緣膜，形成氮化硅膜作為第二層絕緣膜，以及形成氧氮化硅膜作為第三層絕緣膜。此外，還可以使用鍺的氧化物或氮化物作為第二絕緣膜128。此外，作為第二絕緣膜128，可以形成含有為比第一絕緣膜介電常數(shù)大的材料的氧化鋁(AlOx)、氧化鉿(HfOx)或氧化鉭(TaOx)的膜。
此外，形成在半導(dǎo)體膜108上面的第二絕緣膜128在之后完成的非易失性存儲(chǔ)器元件中用作控制絕緣膜，而且形成在半導(dǎo)體膜110上面的第二絕緣膜128在之后完成的易失性存儲(chǔ)器元件中用作柵極絕緣膜。
接著，選擇性地形成抗蝕劑130以覆蓋形成在半導(dǎo)體膜108、110上面的第二絕緣膜128，并且通過蝕刻選擇性地去除形成在半導(dǎo)體膜104、106上的第二絕緣膜128(參照?qǐng)D22B)。
接著，覆蓋半導(dǎo)體膜104、106地分別形成第三絕緣膜132、134(參照?qǐng)D23A)。
使用上述第一絕緣膜112、114、116和118的形成方法所示的任何方法，來形成第三絕緣膜132、134。例如，通過使用高密度等離子體處理對(duì)半導(dǎo)體膜104、106的表面進(jìn)行氧化處理、氮化處理或氧氮化處理，在該半導(dǎo)體膜104、106上分別形成成為硅的氧化膜、氮化膜或氧氮化膜的第三絕緣膜132、134。
這里，將第三絕緣膜132、134形成為1至20nm，優(yōu)選形成為1至10nm。例如，在通過高密度等離子體處理對(duì)半導(dǎo)體膜104、106進(jìn)行氧化處理，在該半導(dǎo)體膜104、106的表面上形成氧化硅膜之后，通過高密度等離子體處理進(jìn)行氮化處理，在氧化硅膜的表面上或表面附近形成氮?dú)獾入x子體處理層。此外，在此情況下，對(duì)形成在半導(dǎo)體膜108上面的第二絕緣膜128的表面也進(jìn)行氧化處理或氮化處理，而形成氧化膜或氧氮化膜。形成在半導(dǎo)體膜104、106上面的第三絕緣膜132、134在之后完成的晶體管中用作柵極絕緣膜。
接著，形成導(dǎo)電膜以覆蓋形成在半導(dǎo)體膜104、106上面的第三絕緣膜132、134、以及形成在半導(dǎo)體膜108上面的第二絕緣膜128(參照?qǐng)D23B)。這里示出了以順序疊層導(dǎo)電膜136和導(dǎo)電膜138來形成導(dǎo)電膜的例子。不言而喻，導(dǎo)電膜也可以由單層或三層或更多的疊層結(jié)構(gòu)形成。
導(dǎo)電膜136、138可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)和釹(Nb)等中的元素；以這些元素為主要成分的合金材料或化合物材料形成。此外，還可以由使這些元素氮化的金屬氮化膜形成。除此之外，還可以由以摻雜了磷等的雜質(zhì)元素的多晶硅為典型的半導(dǎo)體材料形成。
這里，使用氮化鉭形成導(dǎo)電膜136，并且在其上使用鎢形成導(dǎo)電膜138，而以疊層結(jié)構(gòu)提供導(dǎo)電膜。此外，還可以使用選自氮化鎢、氮化鉬和氮化鈦的單層或疊層膜作為導(dǎo)電膜136，并且使用選自鉭、鉬和鈦的單層或疊層膜作為導(dǎo)電膜138。
接著，通過選擇性地蝕刻并去除疊層而提供的導(dǎo)電膜136、138，在半導(dǎo)體膜104、106、108和110上面的一部分留下導(dǎo)電膜136、138，以形成各自用作柵電極的導(dǎo)電膜140、142、144和146(參照?qǐng)D23C和26)。此外，形成在提供于存儲(chǔ)器部分的半導(dǎo)體膜108上面的導(dǎo)電膜144在之后完成的非易失性存儲(chǔ)器元件中用作控制柵極。此外，導(dǎo)電膜140、142和146在之后完成的晶體管中用作柵電極。
接著，覆蓋半導(dǎo)體膜104地選擇性地形成抗蝕劑148，然后通過使用該抗蝕劑148、導(dǎo)電膜142、144和146作為掩模對(duì)半導(dǎo)體膜106、108導(dǎo)入雜質(zhì)元素，以形成雜質(zhì)區(qū)域(參照?qǐng)D24A)。作為雜質(zhì)元素，使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為呈現(xiàn)n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為呈現(xiàn)p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)或鎵(Ga)等。這里，使用磷(P)作為雜質(zhì)元素。
在圖24A中，通過導(dǎo)入雜質(zhì)元素，在半導(dǎo)體膜106中形成雜質(zhì)區(qū)域152和溝道形成區(qū)域150，所述雜質(zhì)區(qū)域152形成源極區(qū)域或漏極區(qū)域。此外，在半導(dǎo)體膜108中形成高濃度雜質(zhì)區(qū)域156、低濃度雜質(zhì)區(qū)域158和溝道形成區(qū)域154，所述高濃度雜質(zhì)區(qū)域156形成源極區(qū)域或漏極區(qū)域，并且所述低濃度雜質(zhì)區(qū)域158形成LDD區(qū)域。此外，在半導(dǎo)體膜108中形成雜質(zhì)區(qū)域162和溝道形成區(qū)域160，所述雜質(zhì)區(qū)域162形成源極區(qū)域或漏極區(qū)域。
此外，形成在半導(dǎo)體膜108中的低濃度雜質(zhì)區(qū)域158，通過在圖24A中導(dǎo)入的雜質(zhì)元素穿過用作浮動(dòng)?xùn)诺碾姾纱鎯?chǔ)層121而形成。由此，在半導(dǎo)體膜108中，在與導(dǎo)電膜144及電荷存儲(chǔ)層121的雙方重疊的區(qū)域中形成溝道形成區(qū)域154，在與電荷存儲(chǔ)層121重疊并且與導(dǎo)電膜144沒有重疊的區(qū)域中形成低濃度雜質(zhì)區(qū)域158，以及在與電荷存儲(chǔ)層121及導(dǎo)電膜144雙方?jīng)]有重疊的區(qū)域中形成高濃度雜質(zhì)區(qū)域156。
此外，還可以使電荷存儲(chǔ)層121和導(dǎo)電膜144的雙方的尺寸成為不同，并且將電荷存儲(chǔ)層121和導(dǎo)電膜144的雙方的提供位置偏離而形成。因此，可以選擇性地進(jìn)行將非易失性存儲(chǔ)元件中的賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素導(dǎo)入半導(dǎo)體膜的步驟，并且可以選擇性地改變雜質(zhì)元素的濃度，所以是優(yōu)選的。
接著，覆蓋半導(dǎo)體膜106、108、110地選擇性地形成抗蝕劑166，然后通過使用該抗蝕劑166以及導(dǎo)電膜140作為掩模對(duì)半導(dǎo)體膜104導(dǎo)入雜質(zhì)元素，以形成雜質(zhì)區(qū)域(參照?qǐng)D24B)。作為雜質(zhì)元素，使用賦予n型的雜質(zhì)元素或賦予p型的雜質(zhì)元素。作為呈現(xiàn)n型的雜質(zhì)元素，可以使用磷(P)或砷(As)等。作為呈現(xiàn)p型的雜質(zhì)元素，可以使用硼(B)、鋁(Al)或鎵(Ga)等。這里導(dǎo)入的雜質(zhì)元素為具有與在圖24A中導(dǎo)入到半導(dǎo)體膜106、108中的雜質(zhì)元素不同的導(dǎo)電類型的雜質(zhì)元素(例如，硼(B))。其結(jié)果，在半導(dǎo)體膜104中形成雜質(zhì)區(qū)域170和溝道形成區(qū)域168，所述雜質(zhì)區(qū)域170形成源極區(qū)域或漏極區(qū)域。
接著，形成絕緣膜172以覆蓋第二絕緣膜128、第三絕緣膜132、134、導(dǎo)電膜140、142、144和146，以在所述絕緣膜172上形成導(dǎo)電膜174，該導(dǎo)電膜174與分別形成在半導(dǎo)體膜104、106和108中的雜質(zhì)區(qū)域152、162和170電連接(參照?qǐng)D24C、圖27)。
絕緣膜172可以通過使用CVD法或?yàn)R射法等并且使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)(x＞y)膜和氮氧化硅(SiNxOy)(x＞y)膜等的含氧或氮的絕緣膜；DLC(類金剛石碳)等的含碳的膜；環(huán)氧、聚酰亞胺、聚酰胺、聚乙烯基苯酚、苯并環(huán)丁烯和丙烯等的有機(jī)材料；或硅氧烷樹脂等硅氧烷材料的單層或疊層結(jié)構(gòu)來形成。此外，硅氧烷材料相當(dāng)于含有Si-O-Si鍵的材料。硅氧烷的骨架由硅(Si)和氧(O)的鍵構(gòu)成。作為取代基，使用至少含有氫的有機(jī)基(例如，烷基或芳香烴)。作為取代基，還可以使用氟基團(tuán)?；蛘?，作為取代基，還可以使用至少含有氫的有機(jī)基和氟基團(tuán)。
導(dǎo)電膜174通過使用CVD法或?yàn)R射法等并且使用選自鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)和硅(Si)中的元素；以這些元素為主要成分的合金材料或化合物材料以單層或疊層結(jié)構(gòu)形成。以鋁為主要成分的合金材料例如相當(dāng)于以鋁為主要成分并含有鎳的材料；或以鋁為主要成分并含有鎳以及碳和硅的一方或雙方的合金材料。導(dǎo)電膜174優(yōu)選采用如下結(jié)構(gòu)，例如阻擋膜、鋁硅(Al-Si)膜、以及阻擋膜的疊層結(jié)構(gòu)；阻擋膜、鋁硅(Al-Si)膜、氮化鈦(TiN)膜、以及阻擋膜的疊層結(jié)構(gòu)。此外，阻擋層相當(dāng)于由鈦、鈦的氮化物、鉬、或鉬的氮化物構(gòu)成的薄膜。由于鋁和鋁硅具有低電阻值并且便宜，所以最適合于形成導(dǎo)電膜174的材料。此外，可以通過提供上層和下層的阻擋層，防止產(chǎn)生鋁或鋁硅的小丘。此外，通過形成由高還原性的元素的鈦構(gòu)成的阻擋膜，即使在結(jié)晶半導(dǎo)體膜上產(chǎn)生薄的自然氧化膜，也可以還原該自然氧化膜而與結(jié)晶半導(dǎo)體膜良好地接觸。
本實(shí)施例可以與本說明書所示的其他實(shí)施方式或?qū)嵤├M合來實(shí)施。
實(shí)施例4在本實(shí)施例中，在下文中將參照附圖，說明具有上述本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置且能夠無(wú)接觸地輸入/輸出數(shù)據(jù)的半導(dǎo)體器件的適用例子。根據(jù)使用方式，能夠無(wú)接觸地輸入/輸出數(shù)據(jù)的半導(dǎo)體器件還被稱為RFID標(biāo)簽、ID標(biāo)簽、IC標(biāo)簽、IC芯片、RF標(biāo)簽、無(wú)線標(biāo)簽、電子標(biāo)簽或無(wú)線芯片。
半導(dǎo)體器件800具有無(wú)接觸地進(jìn)行數(shù)據(jù)通訊的功能，并且包括高頻電路810、電源電路820、復(fù)位電路830、時(shí)鐘產(chǎn)生電路840、數(shù)據(jù)解調(diào)電路850、數(shù)據(jù)調(diào)制電路860、控制其它電路的控制電路870、存儲(chǔ)電路880、以及天線890(圖28A)。高頻電路810是接收來自天線890的信號(hào)，并且將從數(shù)據(jù)調(diào)制電路860接收的信號(hào)輸出到天線890的電路。電源電路820是根據(jù)接收信號(hào)，產(chǎn)生電源電位的電路。復(fù)位電路830是產(chǎn)生復(fù)位信號(hào)的電路。時(shí)鐘產(chǎn)生電路840是基于從天線890輸入的接收信號(hào)，產(chǎn)生各種時(shí)鐘信號(hào)的電路。數(shù)據(jù)解調(diào)電路850是解調(diào)接收信號(hào)，且將該信號(hào)輸出到控制電路870的電路。數(shù)據(jù)調(diào)制電路860是調(diào)制從控制電路870接收的信號(hào)的電路。此外，作為控制電路870，例如提供有代碼取出電路910、代碼判定電路920、CRC判定電路930、以及輸出單元電路940。此外，代碼取出電路910是取出傳送到控制電路870的指令所包括的多個(gè)代碼的電路。代碼判定電路920是將被取出的代碼與相當(dāng)于參考值的代碼比較而判定指令內(nèi)容的電路。CRC判定電路930是基于被判定的代碼查出是否存在發(fā)送錯(cuò)誤等的電路。
接著，對(duì)上述的半導(dǎo)體器件的工作的一個(gè)例子進(jìn)行說明。首先，天線890接收無(wú)線信號(hào)。無(wú)線信號(hào)經(jīng)由高頻電路810被傳送到電源電路820，并且產(chǎn)生高電源電位(以下，寫為VDD)。VDD被提供給半導(dǎo)體器件800所具有的各個(gè)電路。此外，經(jīng)由高頻電路810被傳送到數(shù)據(jù)解調(diào)電路850的信號(hào)被解調(diào)(以下，解調(diào)信號(hào))。而且，經(jīng)由高頻電路810并且經(jīng)過復(fù)位電路830及時(shí)鐘產(chǎn)生電路840的信號(hào)以及解調(diào)信號(hào)被傳送到控制電路870。被傳送到控制電路870的信號(hào)由代碼取出電路910、代碼判定電路920、以及CRC判定電路930等分析。然后，根據(jù)被分析的信號(hào)輸出存儲(chǔ)在存儲(chǔ)電路880內(nèi)的半導(dǎo)體器件的信息。被輸出的半導(dǎo)體器件的信息經(jīng)過輸出單元電路940而被編碼。再者，被編碼的半導(dǎo)體器件800的信息由數(shù)據(jù)調(diào)制電路860調(diào)制，從天線890作為無(wú)線信號(hào)被發(fā)送。此外，低電源電位(以下，VSS)在構(gòu)成半導(dǎo)體器件800的多個(gè)電路中是通用的，并且可以將VSS作為GND而使用。此外，可以將本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置適用于存儲(chǔ)電路880。由于本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置可以降低驅(qū)動(dòng)電壓，從而能夠延長(zhǎng)可以無(wú)接觸地進(jìn)行數(shù)據(jù)通訊的距離。
這樣，通過將信號(hào)從讀取/寫入器傳送到半導(dǎo)體器件800，并且由讀取/寫入器接收從該半導(dǎo)體器件800傳送來的信號(hào)，可以讀出半導(dǎo)體器件的數(shù)據(jù)。
此外，半導(dǎo)體器件800既可以是通過使電磁波整流化和平滑化將電力供給于各個(gè)電路的半導(dǎo)體器件，又可以是安裝電池并且利用電磁波給電池充電將電力供給于各電路的半導(dǎo)體器件。
接著，對(duì)能夠無(wú)接觸地輸入/輸出數(shù)據(jù)的半導(dǎo)體器件的使用形態(tài)的一個(gè)例子進(jìn)行說明。在包括顯示部分3210的便攜式終端的側(cè)面設(shè)置有讀取/寫入器3200，并且在產(chǎn)品3220的側(cè)面設(shè)置有半導(dǎo)體器件3230(圖28B)。當(dāng)將讀取/寫入器3200伸向設(shè)置在產(chǎn)品3220上的半導(dǎo)體器件3230時(shí)，有關(guān)產(chǎn)品的信息諸如原材料、原產(chǎn)地、各生產(chǎn)過程的檢查結(jié)果、流通過程的歷史、以及產(chǎn)品說明等被顯示在顯示部分3210上。此外，當(dāng)使用傳送帶搬運(yùn)產(chǎn)品3260時(shí)，可以利用讀取/寫入器3240和設(shè)置在產(chǎn)品3260上的半導(dǎo)體器件3250，對(duì)該產(chǎn)品3260進(jìn)行檢查(圖28C)。像這樣，通過將半導(dǎo)體器件適用于系統(tǒng)，可以容易獲得信息并且實(shí)現(xiàn)高功能化和高附加價(jià)值化。
此外，本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置可以應(yīng)用于具有存儲(chǔ)器的所有領(lǐng)域的電子設(shè)備中。例如，作為利用本發(fā)明的非易失性半導(dǎo)體存儲(chǔ)裝置的電子設(shè)備，可以舉出影像拍攝裝置(攝像機(jī)、數(shù)字照相機(jī)等)、護(hù)目鏡型顯示器(頭戴顯示器)、導(dǎo)航系統(tǒng)、音頻再現(xiàn)裝置(汽車音響、音響組件等)、計(jì)算機(jī)、游戲機(jī)、便攜式信息終端(移動(dòng)計(jì)算機(jī)、移動(dòng)電話、便攜式游戲機(jī)或電子書等)、具有記錄媒質(zhì)的圖像再現(xiàn)裝置(具體地說，能夠再現(xiàn)記錄媒質(zhì)比如數(shù)字通用盤(DVD)等并且具有能夠顯示其圖像的顯示器的裝置)等。圖29A至29E示出這些電子設(shè)備的具體實(shí)例。
圖29A和29B示出數(shù)字照相機(jī)。此外，圖29B為示出圖29A的背面的圖。該數(shù)字照相機(jī)包括框體2111、顯示部分2112、鏡頭2113、操作鍵2114、以及快門2115等。此外，該數(shù)字照相機(jī)還包括可取出的非易失性存儲(chǔ)器2116，并且具有將使用該數(shù)字照相機(jī)照相的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器2116中的結(jié)構(gòu)。通過使用非易失性半導(dǎo)體存儲(chǔ)裝置，可以將本發(fā)明NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法應(yīng)用于存儲(chǔ)器2116。
此外，圖29C示出移動(dòng)電話作為移動(dòng)終端的典型實(shí)例。該移動(dòng)電話包括框體2121、顯示部分2122、以及操作鍵2123等。此外，該移動(dòng)電話還安裝有可取出的非易失性存儲(chǔ)器2125，并且可以將該移動(dòng)電話的電話號(hào)碼等的數(shù)據(jù)、圖像、音頻數(shù)據(jù)等存儲(chǔ)在存儲(chǔ)器2125中并再現(xiàn)。通過使用非易失性半導(dǎo)體存儲(chǔ)裝置，可以將本發(fā)明NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法應(yīng)用于存儲(chǔ)器2125。
此外，圖29D示出數(shù)字音響設(shè)備作為音響組件的一個(gè)典型實(shí)例。圖29D所示的數(shù)字音響設(shè)備包括主體2130、顯示部分2131、存儲(chǔ)器部分2132、操作部分2133、以及耳機(jī)2134等。此外，還可以使用頭戴式受話器或無(wú)線耳機(jī)而代替耳機(jī)2134。通過使用非易失性半導(dǎo)體存儲(chǔ)裝置，可以將本發(fā)明NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法應(yīng)用于存儲(chǔ)器2132。此外，可以通過使用存儲(chǔ)容量為20至200千兆字節(jié)(GB)的NAND型非易失性存儲(chǔ)器操作操作部分2133，而存儲(chǔ)并再現(xiàn)圖像或音頻(音樂)。此外，顯示部分2131可以通過在黑色背景上顯示白色文字，而抑制耗電量。這是尤其在便攜式音響組件中有效的。此外，設(shè)置在存儲(chǔ)器部分2132中的非易失性半導(dǎo)體存儲(chǔ)裝置還可以具有可取出的結(jié)構(gòu)。
此外，圖29E示出電子書(也稱作電子紙)。該電子書包括主體2141、顯示部分2142、操作鍵2143、以及存儲(chǔ)器部分2144。此外，該電子書既可以在主體2141中內(nèi)部裝有調(diào)制解調(diào)器，又可以具有以無(wú)線方式輸出/輸入信息的結(jié)構(gòu)。通過使用非易失性半導(dǎo)體存儲(chǔ)裝置，可以將本發(fā)明NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法應(yīng)用于存儲(chǔ)器2144。此外，可以通過使用存儲(chǔ)容量為20至200千兆字節(jié)(GB)的NAND型非易失性存儲(chǔ)器操作操作鍵2143，而存儲(chǔ)并再現(xiàn)圖像或音頻(音樂)。此外，設(shè)置在存儲(chǔ)器部分2144中的非易失性半導(dǎo)體存儲(chǔ)裝置可以具有可取出的結(jié)構(gòu)。
如上所述，本發(fā)明的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法的適用范圍很廣泛，只要具有存儲(chǔ)器，就可以應(yīng)用于所有領(lǐng)域的電子設(shè)備中。
此外，本實(shí)施例可以與本說明書中的實(shí)施方式以及其他實(shí)施例的任何記載自由組合而實(shí)施。
本說明書根據(jù)2006年3月31日在日本專利局受理的日本專利申請(qǐng)編號(hào)2006-101219而制作，所述申請(qǐng)內(nèi)容包括在本說明書中。
權(quán)利要求
1.一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的NAND型單元；以及選擇晶體管，其中，所述第一和第二非易失性存儲(chǔ)元件各包括半導(dǎo)體膜、中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層、以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極；所述NAND型單元的一個(gè)端子通過所述選擇晶體管連接于所述位線；以及所述NAND型單元的另一個(gè)端子連接于所述源線，其特征在于，所述方法具有如下步驟通過對(duì)所述位線和所述源線施加第一電位，對(duì)所述第一非易失性存儲(chǔ)元件的所述控制柵極施加第二電位，而且對(duì)所述第二非易失性存儲(chǔ)元件的所述控制柵極施加第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
2.一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的NAND型單元；以及選擇晶體管，其中，所述第一和第二非易失性存儲(chǔ)元件各包括半導(dǎo)體膜、中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層、以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極；所述NAND型單元的一個(gè)端子通過所述選擇晶體管連接于所述位線；以及所述NAND型單元的另一個(gè)端子連接于所述源線，其特征在于，所述方法具有如下步驟通過對(duì)所述第一非易失性存儲(chǔ)元件的源端子和漏端子施加第一電位，對(duì)所述第一非易失性存儲(chǔ)元件的所述控制柵極施加第二電位，而且對(duì)所述第二非易失性存儲(chǔ)元件的所述控制柵極施加第三電位，而放出存儲(chǔ)在所述第一非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
3.一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的第一NAND型單元；具有串聯(lián)連接的第三和第四非易失性存儲(chǔ)元件的第二NAND型單元；第一選擇晶體管；以及第二選擇晶體管，其中，所述第一、第二、第三和第四非易失性存儲(chǔ)元件各包括半導(dǎo)體膜、中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層、以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極；所述第一NAND型單元的一個(gè)端子通過所述第一選擇晶體管連接于所述位線；所述第一NAND型單元的另一個(gè)端子連接于所述源線；所述第二NAND型單元的一個(gè)端子通過所述第二選擇晶體管連接于所述位線；以及所述第二NAND型單元的另一個(gè)端子連接于所述源線，其特征在于，所述方法具有如下步驟通過對(duì)所述位線和所述源線施加第一電位，對(duì)所述第一和第三非易失性存儲(chǔ)元件的所述控制柵極施加第二電位，而且對(duì)所述第二和第四非易失性存儲(chǔ)元件的所述控制柵極施加第三電位，而放出存儲(chǔ)在所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
4.一種NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，該NAND型非易失性存儲(chǔ)器包括位線；源線；具有串聯(lián)連接的第一和第二非易失性存儲(chǔ)元件的第一NAND型單元；具有串聯(lián)連接的第三和第四非易失性存儲(chǔ)元件的第二NAND型單元；第一選擇晶體管；以及第二選擇晶體管，其中，所述第一、第二、第三和第四非易失性存儲(chǔ)元件各包括半導(dǎo)體膜、中間夾著隧道絕緣膜而形成在所述半導(dǎo)體膜上面的電荷存儲(chǔ)層、以及中間夾著絕緣膜而形成在所述電荷存儲(chǔ)層上面的控制柵極；所述第一NAND型單元的一個(gè)端子通過所述第一選擇晶體管連接于所述位線；所述第一NAND型單元的另一個(gè)端子連接于所述源線；所述第二NAND型單元的一個(gè)端子通過所述第二選擇晶體管連接于所述位線；以及所述第二NAND型單元的另一個(gè)端子連接于所述源線，其特征在于，所述方法具有如下步驟通過對(duì)所述第一和第三非易失性存儲(chǔ)元件的源端子和漏端子施加第一電位，對(duì)所述第一和第三非易失性存儲(chǔ)元件的所述控制柵極施加第二電位，而且對(duì)所述第二和第四非易失性存儲(chǔ)元件的所述控制柵極施加與所述第二電位不同的第三電位，而放出存儲(chǔ)在所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷。
5.根據(jù)權(quán)利要求3所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，通過放出存儲(chǔ)在對(duì)應(yīng)于具有相同位的字線的所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷，而放出存儲(chǔ)在所述電荷存儲(chǔ)層中的電荷。
6.根據(jù)權(quán)利要求4所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，通過放出存儲(chǔ)在對(duì)應(yīng)于具有相同位的字線的所述第一和第三非易失性存儲(chǔ)元件的所述電荷存儲(chǔ)層中的電荷，而放出存儲(chǔ)在所述電荷存儲(chǔ)層中的電荷。
7.根據(jù)權(quán)利要求1所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由含有鍺的材料形成。
8.根據(jù)權(quán)利要求2所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由含有鍺的材料形成。
9.根據(jù)權(quán)利要求3所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由含有鍺的材料形成。
10.根據(jù)權(quán)利要求4所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由含有鍺的材料形成。
11.根據(jù)權(quán)利要求1所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由具有含有硅和鍺的氮化物的材料形成。
12.根據(jù)權(quán)利要求2所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由具有含有硅和鍺的氮化物的材料形成。
13.根據(jù)權(quán)利要求3所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由具有含有硅和鍺的氮化物的材料形成。
14.根據(jù)權(quán)利要求4所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述電荷存儲(chǔ)層由具有含有硅和鍺的氮化物的材料形成。
15.根據(jù)權(quán)利要求1所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括半導(dǎo)體襯底。
16.根據(jù)權(quán)利要求2所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括半導(dǎo)體襯底。
17.根據(jù)權(quán)利要求3所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括半導(dǎo)體襯底。
18.根據(jù)權(quán)利要求4所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括半導(dǎo)體襯底。
19.根據(jù)權(quán)利要求1所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括SOI襯底。
20.根據(jù)權(quán)利要求2所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括SOI襯底。
21.根據(jù)權(quán)利要求3所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括SOI襯底。
22.根據(jù)權(quán)利要求4所述的NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法，其特征在于，所述半導(dǎo)體膜包括SOI襯底。
全文摘要
本發(fā)明的目的在于提供不使用P阱或N阱等襯底端子，而放出對(duì)非易失性存儲(chǔ)元件的電荷存儲(chǔ)層注入的電荷的方法，作為NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法。在NAND型非易失性存儲(chǔ)器的數(shù)據(jù)擦除方法中，通過對(duì)位線和源線施加第一電位，對(duì)第一非易失性存儲(chǔ)元件的控制柵極施加第二電位，而且對(duì)第二非易失性存儲(chǔ)元件的控制柵極施加與第二電位不同的第三電位，而放出存儲(chǔ)在第一非易失性存儲(chǔ)元件的電荷存儲(chǔ)層中的電荷。
文檔編號(hào)H01L27/115GK101047028SQ20071008963
公開日2007年10月3日 申請(qǐng)日期2007年3月21日 優(yōu)先權(quán)日2006年3月31日
發(fā)明者納光明, 三宅博之, 宮崎彩, 山崎舜平 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所