專利名稱：一種多芯片封裝結(jié)構(gòu)及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多芯片封裝結(jié)構(gòu)及其封裝方法，尤其涉及一種以引線框 架為芯片載體的多芯片封裝結(jié)構(gòu)及其封裝方法。
背景技術(shù)：
在現(xiàn)今的信息時代，電子產(chǎn)品充斥于社會的各個領(lǐng)域中，人類的生活方 式和生產(chǎn)方式有了前所未有的大變革。隨著電子科技的不斷演進(jìn)，更人性化、 功能更強(qiáng)的電子產(chǎn)品隨之應(yīng)運(yùn)而生。為了滿足電子產(chǎn)品的小型化、低成本、高 密度和多功能的要求，就芯片封裝而言，出現(xiàn)了在一個封裝體內(nèi)包覆多個芯片，
比如多芯片模塊(Multi-chip-module)技術(shù)、堆疊芯片(StackDie)技術(shù)等。 請參見圖1，圖1是現(xiàn)有技術(shù)的多芯片模塊封裝的結(jié)構(gòu)示意圖。如圖所示， 本封裝結(jié)構(gòu)包括基片110、多個芯片120、多個導(dǎo)線130、錫球150和塑封材 料160。其中，基板n0具有一基板表面lll及對應(yīng)的一基板背面112，在基 板111面具有多個芯片座113及多個導(dǎo)線焊墊114;在基板110背面112有多 個錫球焊墊115;每個芯片120具有主動表面121及對應(yīng)的背面122，在其主 動面121上配備有多個導(dǎo)線焊墊123。芯片120以其背面122通過芯片粘接劑 140粘接在基板110的芯片座113上。導(dǎo)線130的一端與基板110正面111上 的導(dǎo)線焊墊114電連接，而另一端則與芯片120的導(dǎo)線焊墊123電連接。塑封 材料160包覆基片110、芯片120和導(dǎo)線130。錫球150配置于基板110背面 112的錫球焊墊115上。
以基板為芯片載體的多芯片封裝雖然滿足了小型化、高密度的要求，但 是由于基板的成本較高，不適合要求低成本、高密度的產(chǎn)品，例如一些存儲芯 片。因此，如何實(shí)現(xiàn)低成本高密度的封裝結(jié)構(gòu)己是重要課題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種低成本、高密度的芯片封裝結(jié) 構(gòu)，其包括引線框架，包括芯片座、內(nèi)引腳和外引腳；分別置于所述芯片
座兩面的至少兩個芯片，所述芯片與所述內(nèi)引腳用導(dǎo)線電性連接；包覆所述芯 片座第一面上的芯片、導(dǎo)線以及部分內(nèi)引腳的第一塑封材料；以及包覆所述第 一塑封材料、所述芯片座第二面上的芯片和導(dǎo)線以及所述引線框架的內(nèi)引腳的 第二塑封材料。
在上述的多芯片封裝結(jié)構(gòu)中，所述芯片座兩面分別放置一個芯片。 在上述的多芯片封裝結(jié)構(gòu)中，所述至少一個芯片上堆疊有至少一個芯片。 在上述的多芯片封裝結(jié)構(gòu)中，所述第一塑封材料為液態(tài)塑封材料。 在上述的多芯片封裝結(jié)構(gòu)中，所述第二塑封材料為注塑型塑封材料。
本發(fā)明還提供了一種多芯片封裝結(jié)構(gòu)的封裝方法，所述封裝結(jié)構(gòu)包括
引線框架、至少兩個芯片、導(dǎo)線、第一塑封材料以及第二塑封材料，所述方法
包括
(1) 在所述引線框架的一面覆蓋一層不與所述第一塑封材料結(jié)合的 薄膜；
(2) 在所述引線框架的另一面上通過粘結(jié)劑將所述第一芯片粘貼在 所述引線框架的芯片座上；
(3) 用所述導(dǎo)線進(jìn)行引線鍵合，完成第一芯片和所述引線框架的電 性連接；
(4) 用所述第一塑封材料包覆所述第一芯片、第一芯片所在面的導(dǎo) 線和部分內(nèi)引腳；
(5) 固化所述第一塑封材料；
(6) 揭去所述覆蓋在引線框架上的薄膜；
(7) 用步驟(2)的方法在引線框架的一面上進(jìn)行第二芯片的粘貼；
(8) 用步驟(3)的方法完成所述第二芯片和所述引線框架的電性連 接；
(9) 用第二塑封材料包覆所述第一塑封材料、第二芯片、第二芯片 所在面的導(dǎo)線以及所述引線框架內(nèi)的內(nèi)引腳；
(10) 固化所述第二塑封材料；
(11) 對整個封裝結(jié)構(gòu)進(jìn)行切割和引腳加工。 在上述的多芯片封裝結(jié)構(gòu)的封裝方法中，所述第一塑封材料為液態(tài)塑封
材料。
在上述的多芯片封裝結(jié)構(gòu)的封裝方法中，所述第二塑封材料為注塑型塑 封材料。
在上述的多芯片封裝結(jié)構(gòu)的封裝方法中，在步驟(2)之后步驟(4)之 前添加以下步驟使用芯片堆疊技術(shù)在所述第一芯片上放置至少一個芯片；用 所述導(dǎo)線進(jìn)行引線鍵合，完成這些芯片和所述引線框架的電性連接。
在上述的多芯片封裝結(jié)構(gòu)的封裝方法中，在步驟(7)之后步驟(9)之 前添加以下步驟使用芯片堆疊技術(shù)在所述第二芯片上放置至少一個芯片；用 所述導(dǎo)線進(jìn)行引線鍵合，完成這些芯片和所述引線框架的電性連接。
本發(fā)明提供一種以引線框架為芯片載體的多芯片封裝結(jié)構(gòu)。因引線框 架的成本將比基板低很多，從而可實(shí)現(xiàn)低成本、高密度的芯片封裝結(jié)構(gòu)。


下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的詳細(xì)說明，其中: 圖l是現(xiàn)有技術(shù)的多芯片模塊封裝的結(jié)構(gòu)示意圖； 圖2是本發(fā)明的多芯片封裝結(jié)構(gòu)的一個實(shí)施例的結(jié)構(gòu)示意圖； 圖3是本發(fā)明的多芯片封裝結(jié)構(gòu)的另一個實(shí)施例的結(jié)構(gòu)示意圖； 圖4-圖8示出本發(fā)明的多芯片封裝結(jié)構(gòu)的一個實(shí)施例的制作步驟。
具體實(shí)施例方式
請參見圖2，圖2是本發(fā)明的多芯片封裝結(jié)構(gòu)的一個實(shí)施例的結(jié)構(gòu)示意 圖。如圖所示，本發(fā)明的封裝結(jié)構(gòu)包括引線框架210、第一芯片220和第 二芯片230、液態(tài)塑封材料260和注塑型塑封材料270。
其中，引線框架210包括芯片座213、內(nèi)引腳214以及外引腳215。第一 芯片220通過芯片粘接劑240粘在引線框架210的芯片座213的211面上。兩根 金屬導(dǎo)線250—端與引線框架210的內(nèi)引腳214相連，另一端與第一芯片220 的焊墊221相連，從而實(shí)現(xiàn)第一芯片220和引線框架210的電性連接。第二芯 片230通過相同的方式粘貼在引線框架210的芯片座23的212面上，同時用 相同的方法電性連接。液態(tài)塑封材料260 (其特點(diǎn)為常溫下為液態(tài)，加熱后
呈固態(tài))包覆第一芯片220、在引線框架210的211面的導(dǎo)線250以及部分內(nèi) 引腳214的一面。注塑型塑封材料270 (其特點(diǎn)為常溫下為固態(tài)，加熱后先 轉(zhuǎn)化成液態(tài)，再呈固態(tài))包覆液態(tài)型塑封材料260、第二芯片230、導(dǎo)線250 以及引線框架210的內(nèi)引腳214和芯片座213，形成最終的塑封體。
接下來介紹本實(shí)施例的封裝結(jié)構(gòu)的具體封裝方法。請看圖4-圖8，圖4-圖8示出本發(fā)明的多芯片封裝結(jié)構(gòu)的一個實(shí)施例的制作步驟。
封裝方法包括
(1) 如圖4所示，在引線框架210的212面上覆蓋膠帶280。
(2) 接著如圖5所示，在引線框架210的211面上，通過芯片粘結(jié)劑240 把第一芯片220粘貼在芯片座213上。芯片粘結(jié)劑240可包括銀漿(添加銀填 充料的環(huán)氧樹脂)等。
(3) 然后進(jìn)行引線鍵合(Wire Bonding)，完成第一芯片220和引線 框架210的電性連接。
(4) 接著如圖6所示，用液態(tài)塑封材料260包覆第一芯片220和在211 面的金屬導(dǎo)線250和部分內(nèi)引腳210。液態(tài)塑封材料260可包括液態(tài)環(huán)氧樹脂 塑封材料，例如樂泰公司的FP4450HF。由于有膠帶280的覆蓋，在引線框 架210的212面上將不會有液體塑封材料。
(5) 隨后加熱使液態(tài)塑封材料260固化。不同的材料固化條件不同， 例如樂泰公司的FP4450HF的固化溫度為150度，需加熱2小時。
(6) 接著如圖7所示，揭去覆蓋212面的膠帶280。
(7) 然后用相同的方法在這一面進(jìn)行第二芯片230的粘貼。
(8) 進(jìn)行引線鍵合，完成第二芯片230與引線框架210的電性連接。
(9) 接著如圖8所示，用注塑的方法用注塑型塑封材料270包覆液態(tài) 型塑封材料260、第二芯片230、導(dǎo)線250以及引線框架210的內(nèi)引腳，形成 最終的塑封體。注塑型塑封材料270可包括環(huán)氧塑封材料，例如日東公司的 7470。
(10) 之后加熱固化塑封材料270。不同的材料固化條件不同，例 如日東公司的7470的固化溫度為175度，需加熱4小時。
(11) 最后對整個封裝結(jié)構(gòu)進(jìn)行切割和引腳加工。
應(yīng)理解，本發(fā)明所采用的塑封材料并不局限于上述實(shí)施例中的液態(tài)塑封 材料260和注塑型塑封材料270，只要是兩種塑封條件不同的塑封材料且第
二種塑封材料的塑封條件不會破壞第一種塑封材料的塑封效果即可。同樣，
膠帶280也可用其它薄膜材料代替，只要此種薄膜不和第一塑封材料結(jié)合即可。
最后根據(jù)圖3介紹本發(fā)明的另一個實(shí)施例。圖3是本發(fā)明的多芯片封裝 結(jié)構(gòu)的另一個實(shí)施例的結(jié)構(gòu)示意圖。如圖3所示，可以在芯片座兩面同時使 用堆疊技術(shù)(StackDie)放置多個芯片。其封裝方法與上個實(shí)施例相比，在步 驟(2)之后步驟(4)之前和/或步驟(7)之后步驟(9)之前添加以下步驟 使用芯片堆疊技術(shù)在第一或第二芯片上放置至少一個芯片；用導(dǎo)線進(jìn)行引線鍵 合，完成這些芯片和引線框架的電性連接。
在上述實(shí)施例中，在芯片座313兩面各堆疊兩個芯片。應(yīng)理解，本發(fā)明理 論上可根據(jù)需要堆疊任意多個芯片。
上述實(shí)施例僅為了方便說明而舉例而已，并不是對本發(fā)明的范圍的限 制。對于本技術(shù)領(lǐng)域的一般人員來說，可以在不脫離本發(fā)明的精神的情況 下，做出種種變化。因此，本發(fā)明所主張的范圍應(yīng)以權(quán)利要求書中的權(quán)利 要求所述的為準(zhǔn)。
權(quán)利要求
1.一種多芯片封裝結(jié)構(gòu)，包括引線框架，包括芯片座、內(nèi)引腳和外引腳；分別置于所述芯片座兩面的至少兩個芯片，所述芯片與所述內(nèi)引腳用導(dǎo)線電性連接；包覆所述芯片座第一面上的芯片、導(dǎo)線以及部分內(nèi)引腳的第一塑封材料；以及包覆所述第一塑封材料、所述芯片座第二面上的芯片和導(dǎo)線以及所述引線框架的內(nèi)引腳的第二塑封材料。
2. 如權(quán)利要求l所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述芯片座兩面分 別放置一個芯片。
3. 如權(quán)利要求2所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述至少一個芯片 上堆疊有至少一個芯片。
4. 如權(quán)利要求l-3所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述第一塑封材 料為液態(tài)塑封材料。
5. 如權(quán)利要求l-3所述的多芯片封裝結(jié)構(gòu)，其特征在于，所述第二塑封材 料為注塑型塑封材料。
6. —種多芯片封裝結(jié)構(gòu)的封裝方法，所述封裝結(jié)構(gòu)包括引線框架、至 少兩個芯片、導(dǎo)線、第一塑封材料以及第二塑封材料，所述方法包括(1) 在所述引線框架的一面覆蓋一層不與所述第一塑封材料結(jié)合的薄膜(2) 在所述引線框架的另一面上通過粘結(jié)劑將所述第一芯片粘貼在所述引線框架的芯片座上；(3) 用所述導(dǎo)線進(jìn)行引線鍵合，完成第一芯片和所述引線框架的電性連 接；(4) 用所述第一塑封材料包覆所述第一芯片、第一芯片所在面的導(dǎo)線和 部分內(nèi)引腳；(5) 固化所述第一塑封材料；(6) 揭去所述覆蓋在引線框架上的薄膜；(7) 用步驟(2)的方法在引線框架的一面上進(jìn)行第二芯片的粘貼；(8) 用步驟(3)的方法完成所述第二芯片和所述引線框架的電性連接；(9) 用第二塑封材料包覆所述第一塑封材料、第二芯片、第二芯片所在 面的導(dǎo)線以及所述引線框架內(nèi)的內(nèi)引腳；(10) 固化所述第二塑封材料；(11) 對整個封裝結(jié)構(gòu)進(jìn)行切割和引腳加工。
7. 如權(quán)利要求6所述的多芯片封裝結(jié)構(gòu)的封裝方法，其特征在于，所述第 一塑封材料為液態(tài)塑封材料。
8. 如權(quán)利要求6所述的多芯片封裝結(jié)構(gòu)的封裝方法，其特征在于，所述第 二塑封材料為注塑型塑封材料。
9. 如權(quán)利要求6所述的多芯片封裝結(jié)構(gòu)的封裝方法，其特征在于，在步驟 (2)之后步驟(4)之前添加以下步驟使用芯片堆疊技術(shù)在所述第一芯片上放置至少一個芯片；用所述導(dǎo)線進(jìn)行引線鍵合，完成這些芯片和所述引線框架 的電性連接。
10. 如權(quán)利要求6所述的多芯片封裝結(jié)構(gòu)的封裝方法，其特征在于，在步驟 (7)之后步驟(9)之前添加以下步驟使用芯片堆疊技術(shù)在所述第二芯片上放置至少一個芯片；用所述導(dǎo)線進(jìn)行引線鍵合，完成這些芯片和所述引線框架 的電性連接。
全文摘要
本發(fā)明涉及一種多芯片封裝結(jié)構(gòu)及其封裝方法，尤其涉及一種以引線框架為芯片載體的多芯片封裝結(jié)構(gòu)及其封裝方法。本發(fā)明所要解決的技術(shù)問題是提供一種低成本、高密度的芯片封裝結(jié)構(gòu)，其包括引線框架，包括芯片座、內(nèi)引腳和外引腳；分別置于芯片座兩面的至少兩個芯片，芯片與內(nèi)引腳用導(dǎo)線電性連接；包覆芯片座第一面上的芯片、導(dǎo)線以及部分內(nèi)引腳的第一塑封材料；以及包覆第一塑封材料、芯片座第二面上的芯片和導(dǎo)線以及引線框架的內(nèi)引腳的第二塑封材料。本發(fā)明還提供了上述封裝結(jié)構(gòu)的封裝方法。本發(fā)明提供一種以引線框架為芯片載體的多芯片封裝結(jié)構(gòu)。因引線框架的成本將比基板低很多，從而可實(shí)現(xiàn)低成本、高密度的芯片封裝結(jié)構(gòu)。
文檔編號H01L23/495GK101110406SQ20061002915
公開日2008年1月23日 申請日期2006年7月20日 優(yōu)先權(quán)日2006年7月20日
發(fā)明者鄭清毅 申請人:威宇科技測試封裝有限公司