專利名稱：非易失存儲(chǔ)器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體內(nèi)存組件，且特別是有關(guān)于一種非易失存儲(chǔ)器及其制造方法。
背景技術(shù)：
在各種非易失存儲(chǔ)器產(chǎn)品中，具有可進(jìn)行多次數(shù)據(jù)之存入、讀取、抹除等動(dòng)作，且存入之?dāng)?shù)據(jù)在斷電后也不會(huì)消失之優(yōu)點(diǎn)的可電擦除且可編程只讀存儲(chǔ)器(EEPROM)，已成為個(gè)人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種內(nèi)存組件。
典型的可電擦除且可編程只讀存儲(chǔ)器系以摻雜的多晶硅(polysilicon)制作浮置柵極(floating gate)與控制柵極(controlgate)。習(xí)知技術(shù)中，亦有采用電荷俘獲層(charge trapping layer)取代多晶硅浮置柵極，此電荷俘獲層之材質(zhì)例如是氮化硅。這種氮化硅電荷俘獲層上下通常各有一層氧化硅，而形成氧化硅/氮化硅/氧化硅(oxide-nitride-oxide，簡(jiǎn)稱ONO)復(fù)合層。此種組件通稱為硅/氧化硅/氮化硅/氧化硅/硅(SONOS)組件。
業(yè)界提出一種非易失存儲(chǔ)器包括由多個(gè)存儲(chǔ)胞102與多個(gè)存儲(chǔ)胞116所構(gòu)成之存儲(chǔ)胞數(shù)組117。存儲(chǔ)胞102與存儲(chǔ)胞116系藉由絕緣間隙壁110而隔離開來。存儲(chǔ)胞106由襯底100起依序?yàn)榈捉殡妼?04a、電荷俘獲層104b與頂介電層104c(底介電層104a、電荷俘獲層104b與頂介電層104c構(gòu)成復(fù)合介電層104)、柵極106與罩幕層108。存儲(chǔ)胞116系配置于兩個(gè)存儲(chǔ)胞102之間。而且，存儲(chǔ)胞116由襯底100起依序?yàn)榈捉殡妼?12a、電荷俘獲層112b、頂介電層112c(底介電層112a、電荷俘獲層112b、頂介電層112c構(gòu)成復(fù)合介電層112)與柵極214。此種非易失存儲(chǔ)器的各個(gè)存儲(chǔ)胞之間無間隙，因此可以增加組件集成度。
然而，存儲(chǔ)胞102之柵極106的材質(zhì)例如是多晶硅化金屬(polycide)，由摻雜多晶硅層106a與金屬硅化物層106b所構(gòu)成。存儲(chǔ)胞116之柵極114由于不是在平坦的表面上形成，很難填入其它電阻較低的導(dǎo)電材料如硅化鎢，故柵極114的材質(zhì)可能僅系電阻值較高之摻雜多晶硅。由于多晶硅層的阻值較高，亦限制了組件操作之速度，無法應(yīng)用于更高速的操作領(lǐng)域之中。
而且，由于存儲(chǔ)胞102之柵極106的材質(zhì)與存儲(chǔ)胞116之柵極114的電阻值不同，亦即存儲(chǔ)胞116的電阻值較存儲(chǔ)胞102高出許多，使得兩存儲(chǔ)胞的電性有所差異，勢(shì)必會(huì)導(dǎo)致組件的效能與穩(wěn)定性下降。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種非易失存儲(chǔ)器的制造方法，能夠降低柵極電阻，以改善存儲(chǔ)胞的電性表現(xiàn)，進(jìn)而提高組件的效能與穩(wěn)定性。
本發(fā)明的另一目的就是在提供一種非易失存儲(chǔ)器，以解決摻雜多晶硅柵極電阻值過高，導(dǎo)致存儲(chǔ)胞之間電性不相當(dāng)?shù)膯栴}。
本發(fā)明提出一種非易失存儲(chǔ)器的制造方法，此方法系先提供襯底，并于襯底上形成多數(shù)個(gè)第一存儲(chǔ)單元，這些第一存儲(chǔ)單元彼此之間具有間隙。第一存儲(chǔ)單元由襯底起依序例如是包括第一復(fù)合介電層、第一柵極與頂蓋層。之后，于第一存儲(chǔ)單元之側(cè)壁形成多數(shù)個(gè)絕緣間隙壁，且于第一存儲(chǔ)單元之間的間隙中形成多數(shù)個(gè)第二存儲(chǔ)單元。第二存儲(chǔ)單元與第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞數(shù)組，其中，第二存儲(chǔ)單元由襯底起依序例如是包括第二復(fù)合介電層與第二柵極。繼而，于存儲(chǔ)胞數(shù)組兩側(cè)的襯底中形成源極區(qū)與漏極區(qū)。然后，于襯底上形成第一層間絕緣層，并圖案化第一層間絕緣層，以形成第一溝槽與多數(shù)個(gè)第二溝槽。其中，第一溝槽暴露出源極區(qū)，第二溝槽則暴露出同一行第二存儲(chǔ)單元之第二柵極。繼之，于襯底上形成一導(dǎo)體層，導(dǎo)體層填滿第一溝槽與第二溝槽。接下來，移除部分導(dǎo)體層直到暴露出第一層間絕緣層，以于第一溝槽中形成一源極線，于第二溝槽中形成多數(shù)條導(dǎo)線。之后，于襯底上形成第二層間絕緣層，再于第二層間絕緣層及第一層間絕緣層中形成與漏極區(qū)接觸之一導(dǎo)電插塞。繼而，于第二層間絕緣層上形成與導(dǎo)電插塞接觸之位線。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器的制造方法，上述之第一柵極的材質(zhì)可以是多晶硅化金屬，第二柵極的材質(zhì)例如是摻雜多晶硅，源極線及導(dǎo)線之材質(zhì)可以是鎢。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器的制造方法，上述移除部分第一導(dǎo)體層直到暴露第一層間絕緣層之方法例如是化學(xué)機(jī)械研磨法。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器的制造方法，上述之第一復(fù)合介電層與第二復(fù)合介電層例如是氧化硅/氮化硅/氧化硅。
在本發(fā)明之非易失存儲(chǔ)器的制造方法中，于圖案化第一層間絕緣層時(shí)，可同時(shí)形成第一溝槽與第二溝槽。之后，并可于同一步驟中形成源極線與連接第二柵極之?dāng)?shù)條導(dǎo)線。由此可知，工藝的步驟并未增加，但是第二柵極的電阻卻能因此而降低，并提高其導(dǎo)電能力，進(jìn)而增進(jìn)第二存儲(chǔ)單元的電性表現(xiàn)。
本發(fā)明提出另一種非易失存儲(chǔ)器的制造方法，首先于襯底上形成多數(shù)個(gè)第一存儲(chǔ)單元，這些第一存儲(chǔ)單元彼此之間具有間隙。第一存儲(chǔ)單元由襯底起依序是包括第一復(fù)合介電層、第一柵極與頂蓋層。之后，于第一存儲(chǔ)單元之側(cè)壁形成多數(shù)個(gè)絕緣間隙壁，并于第一存儲(chǔ)單元之間的間隙中形成多數(shù)個(gè)第二存儲(chǔ)單元。第二存儲(chǔ)單元與第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞數(shù)組，其中，第二存儲(chǔ)單元由襯底起依序是包括第二復(fù)合介電層與第二柵極。接著，于存儲(chǔ)胞數(shù)組兩側(cè)的襯底中形成源極區(qū)與漏極區(qū)。然后，于襯底上形成第一層間絕緣層，并于第一層間絕緣層中形成連接源極區(qū)之源極線。繼而，于第一層間絕緣層上形成第二層間絕緣層。之后，圖案化第二層間絕緣層與第一間絕緣層，以形成多數(shù)個(gè)第一接觸窗洞與多數(shù)個(gè)第二接觸窗洞。其中，第一接觸窗洞暴露出源極線，第二接觸窗洞暴露出第二存儲(chǔ)單元之第二柵極。接下來，于第一接觸窗洞中形成多數(shù)個(gè)第一導(dǎo)電插塞，并于第二接觸窗洞中形成多數(shù)個(gè)第二導(dǎo)電插塞。然后，于第二層間絕緣層上形成第一導(dǎo)線與多數(shù)條第二導(dǎo)線，其中，第一導(dǎo)線連接第一導(dǎo)電插塞，第二導(dǎo)線連接同一行之第二導(dǎo)電插塞。繼之，于襯底上形成第三層間絕緣層，并于第三層間絕緣層、第二層間絕緣層及第一層間絕緣層中形成與漏極區(qū)接觸之第三導(dǎo)電插塞。之后，于第三層間絕緣層上形成與第三導(dǎo)電插塞接觸之位線。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器的制造方法，上述之第一導(dǎo)電插塞與第二導(dǎo)電插塞之材質(zhì)例如是鎢，第一導(dǎo)線與第二導(dǎo)線之材質(zhì)可以是銅鋁合金。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器的制造方法，上述之第一復(fù)合介電層與第二復(fù)合介電層例如是氧化硅/氮化硅/氧化硅。
在上述非易失存儲(chǔ)器的制造方法中，每隔數(shù)個(gè)第二存儲(chǔ)單元形成第二導(dǎo)電插塞。第二導(dǎo)電插塞與連接源極線的第一導(dǎo)電插塞可以一并形成，工藝的步驟簡(jiǎn)單，并且能增加第二存儲(chǔ)單元之柵極導(dǎo)電性，因而得以增進(jìn)第二存儲(chǔ)單元之電性表現(xiàn)。如此將可減少第二存儲(chǔ)單元與第一存儲(chǔ)單元間之電性差異，提高組件的效能與穩(wěn)定性。
本發(fā)明提出一種非易失存儲(chǔ)器，此非易失存儲(chǔ)器是由襯底、多個(gè)第一存儲(chǔ)單元、多個(gè)第二存儲(chǔ)單元、多個(gè)絕緣間隙壁、源極區(qū)與漏極區(qū)、第一層間絕緣層、源極線、金屬線、第二層間絕緣層以及位線所構(gòu)成的。
其中，多個(gè)第一存儲(chǔ)單元設(shè)置于襯底上，第一存儲(chǔ)單元彼此之間具有間隙，而第一存儲(chǔ)單元由襯底起依序包括第一復(fù)合介電層、第一柵極與頂蓋層。多個(gè)第二存儲(chǔ)單元設(shè)置于第一存儲(chǔ)單元之間的間隙，第二存儲(chǔ)單元與第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞行。第二存儲(chǔ)單元由襯底起依序包括第二復(fù)合介電層與第二柵極。多個(gè)絕緣間隙壁，設(shè)置于第一存儲(chǔ)單元與第二存儲(chǔ)單元之間。源極區(qū)與漏極區(qū)，設(shè)置于存儲(chǔ)胞行兩側(cè)的襯底中。第一層間絕緣層，設(shè)置于襯底上，而源極線則設(shè)置于第一層間絕緣層中，并且連接源極區(qū)。多條金屬線，設(shè)置于第一層間絕緣層中，并以與該存儲(chǔ)胞行垂直之方向配置，各自連接至第二存儲(chǔ)單元之第二柵極。第二層間絕緣層，設(shè)置于第一層間絕緣層上。位線設(shè)置于第二層間絕緣層上，并藉由導(dǎo)電插塞而電性連接漏極區(qū)。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器，上述之第一柵極的材質(zhì)例如是多晶硅化金屬，第二柵極的材質(zhì)例如是摻雜多晶硅，源極線及金屬線之材質(zhì)可以是鎢。
本發(fā)明提出另一種非易失存儲(chǔ)器，此非易失存儲(chǔ)器是由襯底、多個(gè)第一存儲(chǔ)單元、多個(gè)第二存儲(chǔ)單元、多個(gè)絕緣間隙壁、源極區(qū)與漏極區(qū)、第一層間絕緣層、源極線、第二層間絕緣層、第三層間絕緣層、第一導(dǎo)線、多條第二導(dǎo)線，以及位線所構(gòu)成的。其中，多個(gè)第一存儲(chǔ)單元設(shè)置于襯底上，第一存儲(chǔ)單元彼此之間具有間隙，各第一存儲(chǔ)單元由襯底起依序例如是第一復(fù)合介電層、第一柵極與頂蓋層。多個(gè)第二存儲(chǔ)單元設(shè)置于第一存儲(chǔ)單元之間的間隙，第二存儲(chǔ)單元與第一存儲(chǔ)單元構(gòu)成一存儲(chǔ)胞行，各第二存儲(chǔ)單元由襯底起依序例如是第二復(fù)合介電層與第二柵極。多個(gè)絕緣間隙壁是設(shè)置于第一存儲(chǔ)單元與第二存儲(chǔ)單元之間。源極區(qū)與漏極區(qū)是設(shè)置于存儲(chǔ)胞行兩側(cè)的襯底中。第一層間絕緣層設(shè)置于襯底上，源極線設(shè)置于第一層間絕緣層中，并連接源極區(qū)。第二層間絕緣層設(shè)置于第一層間絕緣層上，第三層間絕緣層設(shè)置于第二層間絕緣層上。第一導(dǎo)線設(shè)置于第三層間絕緣層中，并藉由設(shè)置于第二層間絕緣層中之第一導(dǎo)電插塞連接源極線。多條第二導(dǎo)線設(shè)置于第三層間絕緣層中，并藉由設(shè)置于第一層間絕緣層與第二層間絕緣層中之多數(shù)個(gè)第二導(dǎo)電插塞各自連接至第二柵極。位線設(shè)置于第三層間絕緣層上，并藉由第三導(dǎo)電插塞而電性連接漏極區(qū)。
依照本發(fā)明的較佳實(shí)施例所述之非易失存儲(chǔ)器，上述之第一導(dǎo)電插塞與第二導(dǎo)電插塞之材質(zhì)例如是鎢。第一導(dǎo)線與第二導(dǎo)線之材質(zhì)可以是銅鋁合金。第一復(fù)合介電層與第二復(fù)合介電層例如是氧化硅/氮化硅/氧化硅。
本發(fā)明提出之非易失存儲(chǔ)器以導(dǎo)線連接第二柵極，由于導(dǎo)線材質(zhì)為金屬或合金之類的導(dǎo)體材料，因此能夠降低第二柵極的阻值，進(jìn)而改善第二存儲(chǔ)單元的電性。如此將可縮小第一存儲(chǔ)單元與第二存儲(chǔ)單元的電性差異，提高組件的效能與穩(wěn)定性。
為讓本發(fā)明之上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下。


圖1所繪示為一種非易失存儲(chǔ)器的結(jié)構(gòu)剖面圖。
圖2A至圖2E所繪示為依照本發(fā)明一較佳實(shí)施例之一種非易失存儲(chǔ)器之制造流程剖面圖。
圖3A至圖3D所繪示為依照本發(fā)明另一較佳實(shí)施例之一種非易失存儲(chǔ)器之制造流程剖面圖。
圖3E所繪示為本發(fā)明一較佳實(shí)施例之一種非易失存儲(chǔ)器之上視圖。
主要組件符號(hào)說明100、200襯底
102、116存儲(chǔ)胞201a組件隔離結(jié)構(gòu)201b主動(dòng)區(qū)202、216存儲(chǔ)單元117、217存儲(chǔ)胞數(shù)組104、112、204、212復(fù)合介電層104a、112a、20 4a、212a底介電層104b、112b、20 4b、212b電荷俘獲層104c、112c、20 4c、212c頂介電層106、114、206、214柵極106a、206a摻雜多晶硅層106b、206b金屬硅化物層108、208頂蓋層110、210絕緣間隙壁209間隙218源極區(qū)220漏極區(qū)230、240、310、320、340層間絕緣層232、234溝槽238、330、332導(dǎo)線236、312源極線242、342漏極線250、350位線322、324接觸窗洞326、328導(dǎo)電插塞
具體實(shí)施例方式
圖2A至2E所繪示為依照本發(fā)明一較佳實(shí)施例之一種非易失存儲(chǔ)器之制造流程剖面圖。
請(qǐng)參照?qǐng)D2A，此方法系先提供襯底200，并于襯底200上形成多數(shù)個(gè)存儲(chǔ)單元202，這些存儲(chǔ)單元202彼此之間具有間隙209。存儲(chǔ)單元202由襯底200起依序例如是包括復(fù)合介電層204、柵極206與頂蓋層208。其中，存儲(chǔ)單元202之形成方法例如是依序于襯底200上形成復(fù)合介電材料層、導(dǎo)體材料層、絕緣材料層后，利用平版印刷蝕刻技術(shù)圖案化上述材料層而形成之。
復(fù)合介電層204例如是由底介電層204a、電荷俘獲層204b、頂介電層204c所構(gòu)成。底介電層204a之材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。電荷俘獲層204b之材質(zhì)例如是氮化硅，其形成方法例如是化學(xué)氣相沉積法。頂介電層204c之材質(zhì)例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。當(dāng)然，底介電層204a及頂介電層204c也可以是其它類似的材質(zhì)。電荷俘獲層204b之材質(zhì)并不限于氮化硅，也可以是其它能夠使電荷俘獲于其中之材質(zhì)，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。
柵極206之材質(zhì)例如是多晶硅化金屬，多晶硅化金屬之形成方法例如是先形成一層摻雜多晶硅層206a后，再于此摻雜多晶硅層206a上形成金屬硅化物層206b，此金屬硅化物層206b的形成方法例如是進(jìn)行自行對(duì)準(zhǔn)金屬硅化物工藝或者是直接以化學(xué)氣相沉積法形成之。頂蓋層208之材質(zhì)例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。
之后，于存儲(chǔ)單元202之側(cè)壁形成多數(shù)個(gè)絕緣間隙壁210。絕緣間隙壁210之材質(zhì)例如是氮化硅，其形成方法例如是先形成一層絕緣材料層后，進(jìn)行非等向性蝕刻工藝，而只留下位于存儲(chǔ)單元202側(cè)壁的絕緣材料層。
接著，請(qǐng)參照?qǐng)D2B，于存儲(chǔ)單元202之間的間隙209中形成多數(shù)個(gè)存儲(chǔ)單元216。其中，存儲(chǔ)單元216由襯底200起依序例如是包括復(fù)合介電層212與柵極214。復(fù)合介電層212例如是由底介電層212a、電荷俘獲層212b、頂介電層212c所構(gòu)成。底介電層212a之材質(zhì)例如是氧化硅，其形成方法例如是熱氧化法。電荷俘獲層212b之材質(zhì)例如是氮化硅，其形成方法例如是化學(xué)氣相沉積法。頂介電層212c之材質(zhì)例如是氧化硅，其形成方法例如是化學(xué)氣相沉積法。當(dāng)然，底介電層212a及頂介電層212c也可以是其它類似的材質(zhì)。電荷俘獲層212b之材質(zhì)并不限于氮化硅，也可以是其它能夠使電荷俘獲于其中之材質(zhì)，例如鉭氧化層、鈦酸鍶層與鉿氧化層等。
柵極214填滿相鄰兩記憶單位202之間的間隙209，柵極214的材質(zhì)例如是摻雜的多晶硅，其形成方法例如是利用化學(xué)氣相沉積法形成一層未摻雜多晶硅層后，進(jìn)行離子注入步驟以形成之。存儲(chǔ)單元216與存儲(chǔ)單元202構(gòu)成存儲(chǔ)胞數(shù)組217。
繼而，于存儲(chǔ)胞數(shù)組217兩側(cè)的襯底200中形成源極區(qū)218與漏極區(qū)220。形成源極區(qū)218與漏極區(qū)220的方法例如是先移除欲形成源極區(qū)與漏極區(qū)之區(qū)域上殘留之柵極214，再進(jìn)行離子注入法，注入的離子可以是P型離子或N型離子，其端視所欲形成之組件型態(tài)而定。
然后，請(qǐng)參照?qǐng)D2C，于襯底200上形成層間絕緣層230，并圖案化層間絕緣層230，以形成溝槽232與多數(shù)個(gè)溝槽234。其中，溝槽232暴露出源極區(qū)218，溝槽234則暴露出同一行存儲(chǔ)單元216之柵極214。層間絕緣層230的材質(zhì)例如是氧化硅或其它絕緣材料，其形成方法例如是化學(xué)氣相沉積法。圖案化層間絕緣層230的方法例如是先進(jìn)行平版印刷工藝，再以非等向性蝕刻的方式形成溝槽232與溝槽234。
繼之，請(qǐng)參照?qǐng)D2D，于襯底200上形成導(dǎo)體層(未繪示)，導(dǎo)體層填滿溝槽232與溝槽234。接下來，移除部分導(dǎo)體層直到暴露出層間絕緣層230，以于溝槽232中形成源極線236，于溝槽234中形成多數(shù)條導(dǎo)線238。導(dǎo)體層的材質(zhì)例如是鎢，其形成方法例如是化學(xué)氣相沉積法。移除導(dǎo)體層之方法可以是化學(xué)機(jī)械研磨法。然后，于襯底200上形成另一層間絕緣層240。
之后，請(qǐng)參照?qǐng)D2E，于層間絕緣層240及層間絕緣層230中形成與漏極區(qū)220接觸之導(dǎo)電插塞242。導(dǎo)電插塞242的形成方法例如是先在層間絕緣層240及層間絕緣層230中形成接觸窗洞(未繪示)，暴露出漏極區(qū)220。之后，填入導(dǎo)體材料如鎢、銅等材質(zhì)，再移除多余的導(dǎo)體材料，直到暴露出層間絕緣層240，以形成導(dǎo)電插塞242。其中，移除多余導(dǎo)體材料的方法例如是回蝕刻法或化學(xué)機(jī)械研磨法。然后，于層間絕緣層240上形成與導(dǎo)電插塞242接觸之位線250。
上述非易失存儲(chǔ)器的制造方法，于圖案化層間絕緣層230之時(shí)，可同時(shí)形成溝槽232與溝槽234。之后，并可于同一步驟中形成源極線236與連接?xùn)艠O214之?dāng)?shù)條導(dǎo)線238。由此可知，工藝的步驟并未增加，但是存儲(chǔ)單元216之柵極214卻能因?yàn)閷?dǎo)線238的形成而降低其電阻值，提高其導(dǎo)電能力。
以下系針對(duì)利用上述方法所得之結(jié)構(gòu)加以說明。請(qǐng)參照?qǐng)D2E，其系繪示上述實(shí)施例所得之非易失存儲(chǔ)器的結(jié)構(gòu)剖面圖。
此內(nèi)存是由襯底200、多個(gè)存儲(chǔ)單元202、多個(gè)存儲(chǔ)單元216、多個(gè)絕緣間隙壁210、源極區(qū)218與漏極區(qū)220、層間絕緣層230、源極線236、導(dǎo)線(金屬線)238、層間絕緣層240以及位線250所構(gòu)成的。
存儲(chǔ)單元202系設(shè)置于襯底200上，各存儲(chǔ)單元202彼此之間具有間隙209。存儲(chǔ)單元202由襯底200起依序例如是復(fù)合介電層204、柵極206與頂蓋層208。復(fù)合介電層204例如是底介電層204a、電荷俘獲層204b、頂介電層204c。其中，底介電層204a、電荷俘獲層204b、頂介電層204c之材質(zhì)例如是氧化硅、氮化硅、氧化硅；柵極206之材質(zhì)例如是多晶硅化金屬，由摻雜多晶硅層206a與金屬硅化物層206b所構(gòu)成。頂蓋層208之材質(zhì)例如是氧化硅。
存儲(chǔ)單元216設(shè)置于存儲(chǔ)單元202之間的間隙209。存儲(chǔ)單元216由襯底200起依序包括復(fù)合介電層212與柵極214。復(fù)合介電層212例如是由底介電層212a、電荷俘獲層212b、頂介電層212c所構(gòu)成的。其中，底介電層212a、電荷俘獲層212b、頂介電層212c之材質(zhì)例如是氧化硅、氮化硅、氧化硅；柵極214的材質(zhì)例如是摻雜多晶硅。多個(gè)絕緣間隙壁210，設(shè)置于存儲(chǔ)單元202與存儲(chǔ)單元216之間。絕緣間隙壁210之材質(zhì)例如是氧化硅或氮化硅或其它適當(dāng)之絕緣材料。存儲(chǔ)單元216與存儲(chǔ)單元202構(gòu)成存儲(chǔ)胞數(shù)組217。
源極區(qū)218與漏極區(qū)220設(shè)置于存儲(chǔ)胞數(shù)組217兩側(cè)的襯底200中。層間絕緣層230設(shè)置于襯底200上，而源極線236則設(shè)置于層間絕緣層230中，并且連接源極區(qū)218。多條導(dǎo)線(金屬線)238設(shè)置于層間絕緣層230中，連接同一行存儲(chǔ)單元216之柵極214，以降低柵極214的阻值。其中，源極線236及導(dǎo)線(金屬線)238之材質(zhì)例如是導(dǎo)體材料如鎢、鋁等材質(zhì)。層間絕緣層240設(shè)置于層間絕緣層230上。位線250設(shè)置于層間絕緣層240上，并藉由導(dǎo)電插塞242而電性連接漏極區(qū)220。其中，層間絕緣層230與層間絕緣層240之材質(zhì)例如是氧化硅、氮化硅或其它合適之絕緣材料。導(dǎo)電插塞242之材質(zhì)例如是導(dǎo)電材料如鎢、鋁等材質(zhì)。
在上述實(shí)施例中，于存儲(chǔ)單元216的柵極214上設(shè)置導(dǎo)線238，可以降低柵極214的電阻值，因此可以避免當(dāng)柵極214的材質(zhì)只為摻雜多晶硅時(shí)，所造成之電阻值較高高、導(dǎo)電性差的問題，進(jìn)而減少存儲(chǔ)單元216與存儲(chǔ)單元202(其柵極為導(dǎo)電性佳之多晶硅化金屬)間的電性差異，達(dá)到提高組件的效能與穩(wěn)定性的效果。
圖3A至圖3D所繪示為本發(fā)明另一較佳實(shí)施例之一種非易失存儲(chǔ)器之制造流程剖面圖。圖3E所繪示為依照本發(fā)明一較佳實(shí)施例之一種非易失存儲(chǔ)器的制造方法于制造完成后之上視圖。
請(qǐng)參照?qǐng)D3A，其是接續(xù)上述實(shí)施例之圖2B以進(jìn)行，襯底200上已形成存儲(chǔ)胞數(shù)組217，以及存儲(chǔ)胞數(shù)組217兩側(cè)襯底200中之源極區(qū)218與漏極區(qū)220。之后，于襯底200上形成層間絕緣層310，并于層間絕緣層310中形成連接源極區(qū)218之源極線312。層間絕緣層310之材質(zhì)例如是氧化硅或氮化硅等絕緣材料，其形成方法例如是化學(xué)氣相沉積法。源極線312之形成方法例如是先進(jìn)行平版印刷、蝕刻工藝，之后再填入導(dǎo)體材料例如是鎢、銅等材質(zhì)，以形成連接源極區(qū)218之源極線312。
繼而，請(qǐng)參照?qǐng)D3B，于層間絕緣層310上形成另一層間絕緣層320。之后，圖案化層間絕緣層320與層間絕緣層310，以形成多數(shù)個(gè)接觸窗洞322與多數(shù)個(gè)接觸窗洞324。圖案化層間絕緣層320與層間絕緣層310之方法例如是平板印刷工藝加上非等向性蝕刻工藝。其中，接觸窗洞322暴露出源極線312，接觸窗洞324暴露出存儲(chǔ)單元216之柵極214。
接下來，請(qǐng)參照?qǐng)D3C，于接觸窗洞322中形成多數(shù)個(gè)導(dǎo)電插塞326，并于接觸窗洞324中形成多數(shù)個(gè)導(dǎo)電插塞328。導(dǎo)電插塞326與導(dǎo)電插塞328之材質(zhì)例如是導(dǎo)體材料，其例如是鎢、鋁，其形成方法例如是先進(jìn)行化學(xué)氣相沉積法，沉積導(dǎo)體材料層，再以回蝕刻法或化學(xué)機(jī)械研磨法移除多余之導(dǎo)體材料層。
然后，于層間絕緣層320上形成導(dǎo)線330與多數(shù)條導(dǎo)線332，其中，導(dǎo)線330連接導(dǎo)電插塞326，導(dǎo)線332連接同一行之導(dǎo)電插塞328，且同一行之導(dǎo)電插塞328彼此之間相隔數(shù)個(gè)存儲(chǔ)單元216(請(qǐng)參照?qǐng)D3E)。導(dǎo)線330與導(dǎo)線332之材質(zhì)可以是導(dǎo)體材料如銅鋁合金，其形成方法為熟悉此項(xiàng)技術(shù)者所周知，在此不再贅述。
繼之，請(qǐng)參照?qǐng)D3D，于襯底200上形成層間絕緣層340，并于層間絕緣層340、層間絕緣層320及層間絕緣層310中形成與漏極區(qū)220接觸之導(dǎo)電插塞342。然后于層間絕緣層340上形成與導(dǎo)電插塞342接觸之位線350。圖3E所繪示系依照上述實(shí)施例之制造方法所形成之非易失存儲(chǔ)器的上視圖。其中，組件隔離結(jié)構(gòu)201a設(shè)置于襯底200中，用以定義出主動(dòng)區(qū)201b。
在上述非易失存儲(chǔ)器的制造方法中，此導(dǎo)電插塞328與連接源極線312的導(dǎo)電插塞326的工藝可以整合在一起，其工藝的步驟單純。另外，以導(dǎo)線332連接導(dǎo)電插塞328能增加?xùn)艠O214的導(dǎo)電性，因而得以增進(jìn)存儲(chǔ)單元216的電性表現(xiàn)。
以下系針對(duì)利用上述方法所得之結(jié)構(gòu)加以說明。請(qǐng)參照?qǐng)D3D，其系繪示圖3E中沿E-E’線之結(jié)構(gòu)剖面圖。
此非易失存儲(chǔ)器是由襯底200、多個(gè)存儲(chǔ)單元202、多個(gè)存儲(chǔ)單元216、多個(gè)絕緣間隙壁210、源極區(qū)218與漏極區(qū)220、層間絕緣層310、源極線312、層間絕緣層320、導(dǎo)電插塞328、導(dǎo)電插塞326、導(dǎo)線(金屬線)332、導(dǎo)線330、層間絕緣層340、導(dǎo)線插塞342以及位線350所構(gòu)成的。
存儲(chǔ)單元202系設(shè)置于襯底200上，各存儲(chǔ)單元202彼此之間具有間隙209。存儲(chǔ)單元202由襯底200起依序例如是復(fù)合介電層204、柵極206與頂蓋層208。復(fù)合介電層204例如是氧化硅、氮化硅、氧化硅。柵極206之材質(zhì)例如是多晶硅化金屬，由摻雜多晶硅層203a與金屬硅化物層206b所構(gòu)成。頂蓋層208之材質(zhì)例如是氧化硅。
存儲(chǔ)單元216設(shè)置于存儲(chǔ)單元202之間的間隙209。存儲(chǔ)單元216由襯底200起依序包括復(fù)合介電層212與柵極214。復(fù)合介電層212例如是氧化硅、氮化硅、氧化硅；柵極214的材質(zhì)例如是摻雜多晶硅。多個(gè)絕緣間隙壁210，設(shè)置于存儲(chǔ)單元202與存儲(chǔ)單元216之間。絕緣間隙壁210之材質(zhì)例如是氧化硅或氮化硅或其它適當(dāng)之絕緣材料。存儲(chǔ)單元216與存儲(chǔ)單元202構(gòu)成存儲(chǔ)胞數(shù)組217。
源極區(qū)218與漏極區(qū)220設(shè)置于存儲(chǔ)胞數(shù)組217兩側(cè)的襯底200中。層間絕緣層310設(shè)置于襯底200上，其材質(zhì)例如是氧化硅或氮化硅等絕緣材料。源極線312設(shè)置于層間絕緣層310中，并且連接源極區(qū)218。層間絕緣層320設(shè)置于層間絕緣層310上。導(dǎo)電插塞326設(shè)置于層間絕緣層320中，并連接源極線312。導(dǎo)電插塞328設(shè)置于層間絕緣層320與層間絕緣層310中，連接存儲(chǔ)單元216的柵極214。其中，如圖3E所示，同一行之導(dǎo)電插塞328彼此之間相隔數(shù)個(gè)存儲(chǔ)單元216，例如是相隔四個(gè)存儲(chǔ)單元216。當(dāng)然，導(dǎo)電插塞328的設(shè)置也可以是相隔八個(gè)存儲(chǔ)單元216或相隔十六個(gè)存儲(chǔ)單元216，其端視組件的設(shè)計(jì)而定。導(dǎo)電插塞326與導(dǎo)電插塞328的材質(zhì)可以是導(dǎo)電材料如鎢、鋁等材質(zhì)。
層間絕緣層340設(shè)置于層間絕緣層320上，有多條導(dǎo)線(金屬線)332與導(dǎo)線330設(shè)置于層間絕緣層340中。導(dǎo)線(金屬線)332由導(dǎo)電插塞328連接同一行存儲(chǔ)單元216的柵極214，導(dǎo)線330由導(dǎo)電插塞326連接源極線312。導(dǎo)線(金屬線)332及導(dǎo)線330之材質(zhì)例如是導(dǎo)體材料如銅鋁合金等材質(zhì)。
上述實(shí)施例中，存儲(chǔ)單元216的柵極214上，形成了導(dǎo)電插塞328，并以導(dǎo)線332連接同一行之導(dǎo)電插塞328。此種結(jié)構(gòu)將可以降低柵極214材質(zhì)為摻雜多晶硅，所產(chǎn)生之電阻值高、導(dǎo)電性差的問題，而增加?xùn)艠O214的導(dǎo)電性，進(jìn)而減少存儲(chǔ)單元216與存儲(chǔ)單元202(其柵極為導(dǎo)電性佳之多晶硅化金屬)間的電性差異，達(dá)到提高組件效能與穩(wěn)定性的效果。
本實(shí)施例所形成之非易失存儲(chǔ)器的結(jié)構(gòu)(如圖3D所示)與上一實(shí)施例之結(jié)構(gòu)(如圖2E所示)，其不同之處即在于，本實(shí)施例于導(dǎo)線332與柵極214之間，形成有導(dǎo)電插塞328，導(dǎo)線332由導(dǎo)電插塞328連接同一行存儲(chǔ)單元116的柵極114。此種結(jié)構(gòu)亦得以降低柵極214之電阻，增加存儲(chǔ)單元216的導(dǎo)電能力。
綜上所述，本發(fā)明于存儲(chǔ)單元216的柵極214上形成導(dǎo)線238之工藝，或者是以導(dǎo)線332由導(dǎo)電插塞328連接同一行之存儲(chǔ)單元216的柵極214之工藝，兩者皆可以與源極區(qū)上之工藝相整合，其步驟簡(jiǎn)單。另外，這兩種結(jié)構(gòu)皆可以降低柵極214的高電阻值，而改善柵極214導(dǎo)電性差的問題，進(jìn)而提高柵極214的導(dǎo)電能力。如此一來，便能夠減少存儲(chǔ)單元216與存儲(chǔ)單元202(其柵極為導(dǎo)電性佳之多晶硅化金屬)間的電性差異，達(dá)到增加組件的效能與穩(wěn)定性之效果。
雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟習(xí)此技藝者，在不脫離本發(fā)明之精神和范圍內(nèi)，當(dāng)可作些許之更動(dòng)與潤(rùn)飾，因此本發(fā)明之保護(hù)范圍當(dāng)視后附之權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種非易失存儲(chǔ)器的制造方法，包括提供襯底；于該襯底上形成多數(shù)個(gè)第一存儲(chǔ)單元，該些第一存儲(chǔ)單元彼此之間具有間隙，各該些第一存儲(chǔ)單元由該襯底起依序包括第一復(fù)合介電層、第一柵極與頂蓋層；于該些第一存儲(chǔ)單元之側(cè)壁形成多數(shù)個(gè)絕緣間隙壁；于該些第一存儲(chǔ)單元之間的該些間隙中形成多數(shù)個(gè)第二存儲(chǔ)單元，該些第二存儲(chǔ)單元與該些第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞數(shù)組，各該些第二存儲(chǔ)單元由該襯底起依序包括第二復(fù)合介電層與第二柵極；于該存儲(chǔ)胞數(shù)組兩側(cè)的該襯底中形成源極區(qū)與漏極區(qū)；于該襯底上形成第一層間絕緣層；圖案化該第一層間絕緣層，以形成第一溝槽與多數(shù)個(gè)第二溝槽，該第一溝槽暴露該源極區(qū)，該些第二溝槽分別暴露同一行之該些第二存儲(chǔ)單元之該些第二柵極；于該襯底上形成導(dǎo)體層，該導(dǎo)體層填滿該第一溝槽與該些第二溝槽；移除部分該導(dǎo)體層直到暴露該第一層間絕緣層，以于該第一溝槽中形成源極線，并于該些第二溝槽中形成多數(shù)條導(dǎo)線；于該襯底上形成第二層間絕緣層；于該第二層間絕緣層及該第一層間絕緣層中形成與該該漏極區(qū)接觸之一導(dǎo)電插塞；以及于該第二層間絕緣層上形成與該導(dǎo)電插塞接觸之位線。
2.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中該些第一柵極的材質(zhì)包括多晶硅化金屬。
3.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中該些第二柵極的材質(zhì)包括摻雜多晶硅。
4.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中該源極線及該些導(dǎo)線之材質(zhì)包括鎢。
5.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中移除部分該第一導(dǎo)體層直到暴露該第一層間絕緣層之方法包括化學(xué)機(jī)械研磨法。
6.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中該第一復(fù)合介電層包括氧化硅/氮化硅/氧化硅。
7.如權(quán)利要求1所述之非易失存儲(chǔ)器的制造方法，其中該第二復(fù)合介電層包括氧化硅/氮化硅/氧化硅。
8.一種非易失存儲(chǔ)器的制造方法，包括于該襯底上形成多數(shù)個(gè)第一存儲(chǔ)單元，該些第一存儲(chǔ)單元彼此之間具有間隙，各該些第一存儲(chǔ)單元由該襯底起依序包括第一復(fù)合介電層、第一柵極與頂蓋層；于該些第一存儲(chǔ)單元之側(cè)壁形成多數(shù)個(gè)絕緣間隙壁；于該些第一存儲(chǔ)單元之間的該些間隙中形成多數(shù)個(gè)第二存儲(chǔ)單元，該些第二存儲(chǔ)單元與該些第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞數(shù)組，各該些第二存儲(chǔ)單元由該襯底起依序包括第二復(fù)合介電層與第二柵極；于該些存儲(chǔ)胞數(shù)組兩側(cè)的該襯底中形成一源極區(qū)與一漏極區(qū)；于該襯底上形成一第一層間絕緣層；于該第一層間絕緣層中形成連接該源極區(qū)之源極線；于該第一層間絕緣層上形成第二層間絕緣層；圖案化該第二層間絕緣層與該第一間絕緣層，以形成多數(shù)個(gè)第一接觸窗洞與多數(shù)個(gè)第二接觸窗洞，該些第一接觸窗洞暴露該源極線，該些第二接觸窗洞暴露該些第二存儲(chǔ)單元之該些第二柵極；于該些第一接觸窗洞中形成多數(shù)個(gè)第一導(dǎo)電插塞，并于該些第二接觸窗洞中形成多數(shù)個(gè)第二導(dǎo)電插塞；于該第二層間絕緣層上形成第一導(dǎo)線與多數(shù)條第二導(dǎo)線，該第一導(dǎo)線連接該些第一導(dǎo)電插塞，該些第二導(dǎo)線連接同一行之該些第二導(dǎo)電插塞；于該襯底上形成第三層間絕緣層；于該第三層間絕緣層、該第二層間絕緣層及該第一層間絕緣層中形成與該漏極區(qū)接觸之第三導(dǎo)電插塞；以及于該第三層間絕緣層上形成與該第三導(dǎo)電插塞接觸之一位線。
9.如權(quán)利要求8所述之非易失存儲(chǔ)器的制造方法，其中該些第一導(dǎo)電插塞與該些第二導(dǎo)電插塞之材質(zhì)包括鎢。
10.如權(quán)利要求8所述之非易失存儲(chǔ)器的制造方法，其中該第一導(dǎo)線與該些第二導(dǎo)線之材質(zhì)包括銅鋁合金。
11.如權(quán)利要求8所述之非易失存儲(chǔ)器的制造方法，其中該第一復(fù)合介電層包括氧化硅/氮化硅/氧化硅。
12.如權(quán)利要求8所述之非易失存儲(chǔ)器的制造方法，其中該第二復(fù)合介電層包括氧化硅/氮化硅/氧化硅。
13.一種非易失存儲(chǔ)器，包括襯底；多數(shù)個(gè)第一存儲(chǔ)單元設(shè)置于該襯底上，該些第一存儲(chǔ)單元彼此之間具有間隙，各該些第一存儲(chǔ)單元由該襯底起依序包括第一復(fù)合介電層、第一柵極與頂蓋層；多數(shù)個(gè)第二存儲(chǔ)單元設(shè)置于該些第一存儲(chǔ)單元之間的該些間隙，該些第二存儲(chǔ)單元與該些第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞行，各該些第二存儲(chǔ)單元由該襯底起依序包括第二復(fù)合介電層與第二柵極；多數(shù)個(gè)絕緣間隙壁，設(shè)置于該些第一存儲(chǔ)單元與該些第二存儲(chǔ)單元之間；源極區(qū)與漏極區(qū)，設(shè)置于該存儲(chǔ)胞行兩側(cè)的該襯底中；第一層間絕緣層，設(shè)置于該襯底上；源極線，設(shè)置于該第一層間絕緣層中，并連接該源極區(qū)；多條金屬線，設(shè)置于該第一層間絕緣層中，并以與該存儲(chǔ)胞行垂直之方向配置，各自連接至該些第二存儲(chǔ)單元之該些第二柵極；第二層間絕緣層，設(shè)置于該第一層間絕緣層上；以及位線，設(shè)置于該第二層間絕緣層上，并藉由導(dǎo)電插塞而電性連接該漏極區(qū)。
14.如權(quán)利要求13所述之非易失存儲(chǔ)器，其中該些第一柵極的材質(zhì)包括多晶硅化金屬。
15.如權(quán)利要求13所述之非易失存儲(chǔ)器，其中該些第二柵極的材質(zhì)包括摻雜多晶硅。
16.如權(quán)利要求13所述之非易失存儲(chǔ)器，其中該源極線及該些金屬線之材質(zhì)包括鎢。
17.一種非易失存儲(chǔ)器，包括襯底；多數(shù)個(gè)第一存儲(chǔ)單元設(shè)置于該襯底上，該些第一存儲(chǔ)單元彼此之間具有間隙，各該些第一存儲(chǔ)單元由該襯底起依序包括第一復(fù)合介電層、第一柵極與頂蓋層；多數(shù)個(gè)第二存儲(chǔ)單元設(shè)置于該些第一存儲(chǔ)單元之間的該些間隙，該些第二存儲(chǔ)單元與該些第一存儲(chǔ)單元構(gòu)成存儲(chǔ)胞行，各該些第二存儲(chǔ)單元由該襯底起依序包括第二復(fù)合介電層與第二柵極；多數(shù)個(gè)絕緣間隙壁，設(shè)置于該些第一存儲(chǔ)單元與該些第二存儲(chǔ)單元之間；源極區(qū)與漏極區(qū)，設(shè)置于該存儲(chǔ)胞行兩側(cè)的該襯底中；第一層間絕緣層，設(shè)置于該襯底上；源極線，設(shè)置于該第一層間絕緣層中，并連接該源極區(qū)；第二層間絕緣層，設(shè)置于該第一層間絕緣層上；第三層間絕緣層，設(shè)置于該第二層間絕緣層上；第一導(dǎo)線，設(shè)置于該第三層間絕緣層中，并藉由設(shè)置于該第二層間絕緣層中之第一導(dǎo)電插塞連接該源極線；多數(shù)個(gè)第二導(dǎo)線，設(shè)置于該第三層間絕緣層中，并藉由設(shè)置于該第一層間絕緣層與該第二層間絕緣層中之多數(shù)個(gè)第二導(dǎo)電插塞各自連接至該些第二柵極；以及位線，設(shè)置于該第三層間絕緣層上，并藉由第三導(dǎo)電插塞而電性連接該漏極區(qū)。
18.如權(quán)利要求17所述之非易失存儲(chǔ)器，其中該些第一導(dǎo)電插塞與該些第二導(dǎo)電插塞之材質(zhì)包括鎢。
19.如權(quán)利要求17所述之非易失存儲(chǔ)器，其中該第一導(dǎo)線與該些第二導(dǎo)線之材質(zhì)包括銅鋁合金。
20.如權(quán)利要求17所述之非易失存儲(chǔ)器，其中該第一復(fù)合介電層與該第二復(fù)合介電層包括氧化硅/氮化硅/氧化硅。
全文摘要
一種非易失存儲(chǔ)器的制造方法，此方法系先提供襯底，并于襯底上形成由多個(gè)第一存儲(chǔ)單元與多個(gè)第二存儲(chǔ)單元所構(gòu)成之存儲(chǔ)胞數(shù)組。繼而，于存儲(chǔ)胞數(shù)組兩側(cè)的襯底中形成源極區(qū)與漏極區(qū)。然后，于襯底上形成圖案化之第一層間絕緣層，以形成第一溝槽與第二溝槽。繼之，于襯底上形成導(dǎo)體層，以于第一溝槽中形成源極線，于第二溝槽中形成多條導(dǎo)線。之后，于襯底上形成第二層間絕緣層，再于第二層間絕緣層及第一層間絕緣層中形成與漏極區(qū)接觸之導(dǎo)電插塞。繼而，于第二層間絕緣層上形成與導(dǎo)電插塞接觸之位線。
文檔編號(hào)H01L27/115GK101022090SQ200610007018
公開日2007年8月22日 申請(qǐng)日期2006年2月14日 優(yōu)先權(quán)日2006年2月14日
發(fā)明者魏鴻基, 畢嘉慧, 曾維中 申請(qǐng)人:力晶半導(dǎo)體股份有限公司