專利名稱：：非易失性存儲集成電路的制作方法
技術領域：
：本發(fā)明為提供一種非易失性存儲集成電路，尤指一種具有通用序列傳輸接口腳位、控制芯片、NAND型閃存芯片、存儲器芯片、I/O控制接口腳位、存儲卡接口腳位及存儲器接口腳位所構成的集成電路，即為非易失性存儲集成電路。
背景技術：
：目前由于通用序列傳輸接口是PC/NB/IA產品的標準接口，且以上產品已可通過通用序列傳輸接口的儲存媒體來作啟動(bootable)，更使得硬式磁碟被取代的空間加大，但目前的序列傳輸接口的儲存媒體大多為利用外掛的方式作實際應用，亦會產生許多的不便。然而，目前的小型化IA產品如PDA、工業(yè)電腦、數碼相機等電子產品，為達到多功能的需求，因此都附有操作系統(tǒng)(OperationSystem)，比如WinCE/Linux等，而其硬件設計架構上都需一顆CPU再加上一個NOR型閃存(NORType的FlashMemory)來儲存開機程序，如果需要有數據的儲存空間，則需要再加上其它的靜態(tài)存儲器(SRAM)或內建一些NADN型閃存(NANDFlashMemory)，但是，以上的三種解決方案都不太算是WinCE/Linux的標準接口，設計者則通常都需要再自行修改這些操作系統(tǒng)的驅動程序或應用程序，如果要具有存取存儲卡的功能，便必須另外使用一存儲卡存取接口芯片，因此在新產品的開發(fā)上常為這些接口花費不少的心力及金錢。
發(fā)明內容由此，發(fā)明人有鑒于現有技術的不便及須花費不少的心力及金錢等缺點，乃依其從事集成電路的制造經驗和技術累積，特針對上述缺陷悉心研究各種解決的方法，在經過不斷的研究、實驗與改良后，終于開發(fā)設計出本發(fā)明的非易失性存儲集成電路，以能克服現有技術的諸多缺陷。本發(fā)明的主要目的，是將一控制芯片的芯粒與一NAND型閃存芯片的芯粒及一存儲器芯片的芯粒封裝成一集成電路，其封裝的腳位為包括-控制芯片的通用序列傳輸接口腳位為可供電子裝置相連；-控制芯片的I/O控制接口腳位為可供電子裝置相連；-控制芯片的存儲卡接口腳位(如SD/MMC、SM、MS、CF/ATAPI)為可與存儲卡(如CF卡、SM卡)相連；-存儲器接口腳位(SRAM靜態(tài)隨機存儲器腳位/NOR型閃存芯片腳位)為可使非易失性存儲集成電路再外接存儲器來增加容量及作為基本輸出輸入系統(tǒng)(BasicInputOutputSystem，簡稱BIOS)來使用；為使該非易失性存儲集成電路保留通用序列傳輸接口腳位，以便于非易失性存儲集成電路內建于電子裝置(如個人數位助理(PDA)、工業(yè)電腦、數碼相機等)時，成為一可以啟動(bootable)的硅碟機單芯片，同時亦可以儲存程序碼及數據，就如同是電腦的硬碟機一般。圖1為本發(fā)明較佳實施例的方塊示意圖；圖2為本發(fā)明另一較佳實施例的方塊示意圖；圖3為本發(fā)明又一較佳實施例的方塊示意圖。圖中符號說明10集成電路11通用序列傳輸接口腳位12控制芯片13NAND型閃存芯片131NAND型閃存芯片腳位14存儲器芯片141SRAM靜態(tài)隨機存儲器芯片1411SRAM靜態(tài)隨機存儲器芯片142NOR型閃存芯片1421NOR型閃存芯片腳位15I/O控制接口腳位16存儲卡接口腳位17存儲器接口腳位具體實施方式為能對于本發(fā)明的目的及功效有更進一步的了解，故本發(fā)明所采用的技術手段及其構造，茲配合附圖和本發(fā)明的較佳實施例詳加說明如下，以利完全了解。請參閱圖1所示，為本發(fā)明較佳實施例的方塊示意圖，該集成電路10由通用序列傳輸接口腳位11、控制芯片12、NAND型閃存芯片13、存儲器片14、I/O控制接口腳位15、存儲卡接口腳位16、存儲器接口腳位17所封裝而成，其中，該控制芯片12為內建有ECC及演算法，并可對閃存(FlashMemory)進行存取，而存儲器芯片14中則設定有開機程序碼，以使集成電路10被安裝于一電子裝置(如PDA、工業(yè)電腦、數碼相機…等)的電路上后，當進行開機時，其電子裝置的控制器可自集成電路10的存儲器芯片14中讀取開機程序碼，使存儲器芯片14充當電子裝置的基本輸出入系統(tǒng)(BasicInputOutputSystem，簡稱BIOS)的功能，且電子裝置亦可通過集成電路10的通用序列傳輸接口腳位11及I/O控制接口腳位15來輕易地相連和互動，而不需另安裝驅動程序，且集成電路10的存儲器接口腳位17為可輕易地擴充存儲容量，即一存儲器接口腳位17只需將對應的接腳與欲設立的存儲器腳位相連，即可利用存儲器芯片14來擴充集成電路10的存儲容量，且電子裝置亦可利用集成電路10的存儲卡接口腳位16來與存儲卡(如CF卡、SM卡)相連和互動。請參閱圖1所示，該集成電路10的封裝方式，可為芯片尺寸構裝(ChipScalePackages，簡稱CSP)或球格陣列構裝(BGA)技術所構成。請參閱圖2所示，為本發(fā)明另一較佳實施例的方塊示意圖，該集成電路10的存儲器芯片14(請參考圖1所示)可為SRAM靜態(tài)隨機存儲器芯片141，而該NAND型閃存芯片13則設定有開機程序碼，以使集成電路10被安裝于一電子裝置(如PDA、工業(yè)電腦、數碼相機…等)的電路上后，于進行開機時，該集成電路10的控制芯片12可自NAND型閃存芯片13中讀取開機程序碼，并寫入SRAM靜態(tài)隨機存儲器芯片141中，使SRAM靜態(tài)隨機存儲器芯片141可充當電子裝置的基本輸出入系統(tǒng)(BasicInputOutputSystem，簡稱BIOS)的功能，且集成電路10的NAND型閃存芯片13及SRAM靜態(tài)隨機存儲器芯片141為分別連接有NAND閃存芯片腳位131及SRAM靜態(tài)隨機存儲器腳位1411，來使集成電路10可輕易地進行擴充存儲容量，亦即一SRAM靜態(tài)隨機存儲器腳位1411只需將對應的腳位與欲設立的存儲器腳位相連，便可利用存儲器芯片來擴充集成電路10的存儲容量。請參閱圖3所示，為本發(fā)明又一較佳實施例的方塊示意圖，該集成電路10的存儲器芯片14(請參考圖1所示)可為NOR型閃存芯片142，該NOR型閃存芯片142內為設定有開機程序碼，當該集成電路10被安裝于一電子裝置(如PDA、工業(yè)電腦、數碼相機……等)的電路上后，于進行開機時，其電子裝置的控制器可自NOR型閃存芯片142中讀取開機程序碼，使NOR型閃存芯片142可充當電子裝置的基本輸出入系統(tǒng)(BasicInputOutputSystem，簡稱BIOS)的功能，且集成電路10的NAND型閃存芯片13及NOR型閃存芯片142為分別連接有NAND型閃存芯片腳位131及NOR型閃存芯片腳位1421，來使集成電路10可輕易地進行擴充存儲容量，亦即一NOR型閃存芯片腳位1421只需將對應的腳位與欲設立的存儲器腳位相連，便可利用存儲器芯片來擴充集成電路10的存儲容量。由此，本發(fā)明各種操作系統(tǒng)已可以直接支援通用序列傳輸接口型式的儲存媒體，不須額外再發(fā)展各種驅動程序，因此可以協(xié)助系統(tǒng)廠商縮短產品開發(fā)時程，同時，控制芯片12為支援In-System-Programming，即可以直接通過通用序列傳輸接口腳位11來更新USB控制器內的程序碼。以上所述，僅為本發(fā)明較佳的具體實施例而已，惟本發(fā)明的構造特征并不局限于此，任何熟悉該項技術者在本發(fā)明領域內可進行的變化或修飾，皆可涵蓋在所述的申請專利范圍。綜上所述，本發(fā)明上述的非易失性存儲集成電路于使用時，為確實能達到其功效及目的，故本發(fā)明誠為一實用性優(yōu)異的創(chuàng)造，為符合發(fā)明專利的申請要件，依法提出申請。權利要求1.一種非易失性存儲集成電路，其特征在于，該集成電路為包括有控制芯片、NAND型閃存芯片及存儲器芯片所封裝而成，而控制芯片中為至少具有通用序列傳輸接口腳位。2.如權利要求1所述的非易失性存儲集成電路，其特征在于，該控制芯片內為進一步設有I/O控制接口腳位。3.如權利要求1所述的非易失性存儲集成電路，其特征在于，該控制芯片內為進一步設有存儲卡接口腳位。4.如權利要求2所述的非易失性存儲集成電路，其特征在于，該集成電路的腳位為進一步包含有存儲器接口腳位及I/O控制接口腳位。5.如權利要求3所述的非易失性存儲集成電路，其特征在于，該集成電路的腳位進一步包含有通用序列傳輸接口腳位及存儲器接口腳位。6.如權利要求1所述的非易失性存儲集成電路，其特征在于，該控制芯片內為進一步設有I/O控制接口腳位及存儲卡接口電路。7.如權利要求6所述的非易失性存儲集成電路，其特征在于，該集成電路的腳位包含存儲卡接口腳位、通用序列傳輸接口腳位及存儲器接口腳位。8.如權利要求1所述的非易失性存儲集成電路，其特征在于，該控制芯片為內建有ECC及演算法。9.如權利要求1所述的非易失性存儲集成電路，其特征在于，該存儲器芯片可為NOR型閃存芯片或SRAM靜態(tài)隨機存儲器芯片。10.如權利要求1所述的非易失性存儲集成電路，其特征在于，該集成電路封裝方式可為芯片尺寸構裝(CSP)所制成。11.如權利要求1所述的非易失性存儲集成電路，其特征在于，該集成電路封裝方式可為球格陣列構裝(BGA)技術所制成。全文摘要本發(fā)明涉及一種非易失性存儲集成電路，該集成電路為具有通用序列傳輸接口腳位、控制芯片、NAND型閃存芯片、存儲器芯片、I/O控制接口腳位、存儲卡接口腳位及存儲器接口腳位所構成，而存儲器芯片為設定有開機程序碼，當集成電路被安裝于一電子裝置的電路上后，在進行開機時，其控制芯片可從存儲器芯片中讀取開機程序碼，使存儲器芯片充當電子裝置的基本輸出入系統(tǒng)(BIOS)的功能，且電子裝置亦可通過集成電路的通用序列傳輸接口腳位及I/O控制接口腳位來輕易地相連和互動，而不需另安裝驅動程序，且集成電路的存儲器接口腳位則可輕易地擴充存儲容量。文檔編號H01L23/52GK1553503SQ0314063公開日2004年12月8日申請日期2003年5月30日優(yōu)先權日2003年5月30日發(fā)明者歐陽志光,潘建成申請人:群聯電子股份有限公司