專利名稱：包含鐵電電容器的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及一種半導(dǎo)體器件，以及一種制造半導(dǎo)體器件的方法，特別涉及一種包括使用鐵電電容器的存儲(chǔ)器單元陣列的鐵電存儲(chǔ)器，以及一種制造該鐵電電容器的方法。
非易失的存儲(chǔ)器可以有幾種形式。常規(guī)的電可編程只讀存儲(chǔ)器(EPROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、以及高速EPROM器件以存儲(chǔ)器單元的電介質(zhì)的捕獲的(trap)電荷的形式來(lái)存儲(chǔ)電荷。捕獲的電荷在一段長(zhǎng)的時(shí)間期間內(nèi)是穩(wěn)定的，因此不需要?jiǎng)討B(tài)的刷新。
鐵電材料已被用作存儲(chǔ)器單元的電介質(zhì)，以提供非易失的存儲(chǔ)器。鐵電材料根據(jù)所應(yīng)用的電場(chǎng)充分地永久地改變狀態(tài)。例如，鋯鈦酸鉛(PZT)能夠充分地永久地存儲(chǔ)電荷，而且，鐵電隨機(jī)存取存儲(chǔ)器(FeRAM)以類(lèi)似于常規(guī)DRAM的功率電平工作，并顯示了其寫(xiě)入的速度比常規(guī)的非易失器件快很多。因此，可以將使用鐵電電容器的存儲(chǔ)器單元制造為半導(dǎo)體存儲(chǔ)器器件，該器件與常規(guī)非易失存儲(chǔ)器器件相比具有高的組裝密度。
已使用兩個(gè)晶體管和兩個(gè)鐵電電容器(“2T/2C”)或單個(gè)晶體管和單個(gè)鐵電電容器(“1T/1C”)來(lái)制造鐵電存儲(chǔ)器單元。
圖8-10表示在常規(guī)半導(dǎo)體存儲(chǔ)器件10中，如何制造2T/2C鐵電存儲(chǔ)器單元的陣列。該存儲(chǔ)器單元包括兩個(gè)位于場(chǎng)效氧化膜12包圍之中的場(chǎng)效應(yīng)晶體管，場(chǎng)效氧化膜12是在半導(dǎo)體基片16的表面14上淀積或生長(zhǎng)的。每個(gè)存儲(chǔ)器單元的兩個(gè)場(chǎng)效應(yīng)晶體管(FET)包括在基片16上形成的源區(qū)18和漏區(qū)20，以及兩個(gè)柵極22。兩個(gè)柵極22中的其中一個(gè)是在源區(qū)18和漏區(qū)20的其中一個(gè)漏區(qū)之間淀積的，而另一個(gè)柵極22是在源區(qū)18和另一漏區(qū)20之間淀積的。存儲(chǔ)器單元還包括兩個(gè)平行的字線。將兩個(gè)柵極22分別連接到或作為該兩個(gè)字線整體的一部分。該字線定向于第一方向，以與同一列的每個(gè)存儲(chǔ)器單元中的兩個(gè)柵極22互相連接。
制造場(chǎng)效應(yīng)晶體管完成之后，在整個(gè)器件上施加電介質(zhì)材料的膜24。該存儲(chǔ)器單元包括位線26，它通過(guò)導(dǎo)電區(qū)域或連接插頭28連接到源區(qū)18。位線26定向于第二方向，以與同一行的存儲(chǔ)器單元的源區(qū)18互相連接。第一和第二方向相互正交。蝕刻電介質(zhì)膜24到漏區(qū)20的開(kāi)口區(qū)域。在這些開(kāi)口區(qū)域填充導(dǎo)電金屬，以形成導(dǎo)電區(qū)域或連接插頭30。將電介質(zhì)膜24的上表面和填充的導(dǎo)電區(qū)域30平整化，以形成單個(gè)的平坦表面32。
參照?qǐng)D8，將下電極材料的膜34施加于平坦的表面32。該膜34最初覆蓋了整個(gè)器件。在膜34的表面上形成鐵電材料的膜36。在鐵電膜36的表面形成上電極材料的膜38。
下面參照?qǐng)D9，接下來(lái)進(jìn)行疊層(stack)蝕刻過(guò)程，以在諸如30的每個(gè)選擇的導(dǎo)電區(qū)域內(nèi)形成單個(gè)的鐵電電容40。該成批蝕刻同時(shí)地蝕刻上電極38和鐵電膜36，然后通過(guò)離子磨蝕刻下電極34。
然后參照

圖10，在整個(gè)器件上施加P玻璃(磷玻璃)的膜42。將該膜42蝕刻到每個(gè)存儲(chǔ)器單元的兩個(gè)鐵電電容器40的上電極38上面的開(kāi)口的孔上。在該孔填充導(dǎo)電金屬來(lái)形成連接44。同一列的存儲(chǔ)器單元經(jīng)該連接44被連接到兩個(gè)平行板線。該板線定向于第一方向。圖10所示的形成的存儲(chǔ)器單元陣列包括相互正交的板線和位線26。已認(rèn)識(shí)到了縮小鐵電電容器的大小的需求提高存儲(chǔ)器單元器件的整體組裝密度。但是，出現(xiàn)的問(wèn)題阻礙了包括尺寸充分地減小的鐵電電容器的實(shí)際的半導(dǎo)體存儲(chǔ)器件的制造。這些問(wèn)題包括不能形成單個(gè)的尺寸充分地減小的鐵電電容器。如前面介紹圖9時(shí)所述，疊層蝕刻過(guò)程包括離子磨來(lái)蝕刻下電極34，因?yàn)橥ㄟ^(guò)反應(yīng)蝕刻難以蝕刻下電極的材料。自然地，在該離子磨期間，暴露每個(gè)鐵電膜36的四邊。在離子磨蝕期間，由于蝕刻下電極34產(chǎn)生的蝕刻的殘余物粘附到每個(gè)鐵電膜36的曝露的邊上。這種蝕刻殘余物粘附到每個(gè)電容40的鐵電膜36上會(huì)導(dǎo)致電容器40的短路。
為避免在每個(gè)鐵電電容器40上出現(xiàn)短路，蝕刻的部分可以逐漸變細(xì)(taper)，以及在濺射每個(gè)電容器40的鐵電膜36的暴光曝露的邊時(shí)，進(jìn)行蝕刻的處理。這種蝕刻會(huì)對(duì)每個(gè)電容器40的鐵電膜36的暴露的邊產(chǎn)生相當(dāng)大的損壞。隨著每個(gè)鐵電電容器區(qū)域的減小，受損的區(qū)域占據(jù)了電容所需區(qū)域的更大的部分。電容器的有效區(qū)域的這種減小會(huì)產(chǎn)生嚴(yán)重的問(wèn)題。因?yàn)楸晃g刻的部分逐漸變細(xì)，因此這種蝕刻的過(guò)程不能滿足對(duì)于存儲(chǔ)器器件的容量的增加和組裝密度的需求。
為避免在每個(gè)電容器40的鐵電膜36的暴露的邊上產(chǎn)生蝕刻損壞，如圖11所示，日本專利A 11-317500建議蝕刻下電極材料的膜，以在諸如30的每個(gè)選擇的導(dǎo)電區(qū)域內(nèi)形成單個(gè)的下電極34。該日本專利A 11-317500對(duì)應(yīng)于2001年11月8日公開(kāi)的美國(guó)專利US2001/0038115 A1。如圖12所示，在完成形成單個(gè)的下電極34后，在整個(gè)器件上生長(zhǎng)鐵電材料的膜36。在鐵電膜36的表面形成上電極材料的膜。如圖13所示，在不蝕刻位于其下的鐵電膜36的情況下，僅蝕刻上電極材料的膜，以在每個(gè)下電極34上形成上電極38?？蓪⒚總€(gè)存儲(chǔ)器單元的兩個(gè)鐵電電容器40的上電極38形成為兩個(gè)平行板線的整合部分。
通過(guò)sol-gel或sputter技術(shù)，可使鐵電膜36淀積為晶體/多晶狀態(tài)。結(jié)晶溫度高于600℃。已經(jīng)發(fā)現(xiàn)，在位于其下的電介質(zhì)膜24上直接淀積鐵電材料會(huì)遇到化學(xué)反應(yīng)的問(wèn)題，即鐵電材料中的金屬成分與電介質(zhì)材料反應(yīng)。這就降低了電介質(zhì)膜24的絕緣性能，使相鄰的下電極34之間的絕緣性能降低。而且，金屬在電介質(zhì)膜24內(nèi)的擴(kuò)散使FET陣列的性能降低。此外，在位于其下的電介質(zhì)膜24上淀積的鐵電材料的結(jié)晶低于在每個(gè)下電極34上淀積形成的結(jié)晶。有可能是因?yàn)樵诿總€(gè)下電極的側(cè)邊周?chē)蔫F電膜的結(jié)晶不令人滿意，使電容的性能降低。
以上對(duì)常規(guī)的制造方法的描述表明，存在阻礙制造實(shí)際的半導(dǎo)體存儲(chǔ)器器件的各種問(wèn)題，包括尺寸充分地減小的鐵電電容器。
本發(fā)明的一個(gè)目的是提供一種制造半導(dǎo)體器件方法，其具有尺寸充分地減小的鐵電電容器，顯示了令人滿意的電容器特性水平。
因?yàn)樵陔S后的部分地除去上電極膜、鐵電膜和下電極膜的其余部分的步驟中，在完全限定每個(gè)下電極的側(cè)壁以前，部分地限定了每個(gè)下電極的側(cè)壁，從而減小了對(duì)鐵電膜的損壞。
圖2是是表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的平面圖，它是從箭頭2所指的方向看圖5得到的。
圖3是表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的橫截面圖，它是從圖1中3-3的線處得到的。
圖4是表示根據(jù)本發(fā)明的一個(gè)實(shí)施例的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的橫截面圖。
圖5是從圖2中5-5線處得到的橫截面圖。
圖6是表示與圖1類(lèi)似的根據(jù)本發(fā)明的另一實(shí)施例的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的平面圖。
圖7是表示與圖2類(lèi)似的根據(jù)本發(fā)明的再一實(shí)施例的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的平面圖。
圖8-10是表示使用以上討論的常規(guī)方法中的方法部分地制造的半導(dǎo)體存儲(chǔ)器件的橫截面圖。
圖11-13是表示使用以上討論的常規(guī)方法中的另一種方法部分地制造的半導(dǎo)體存儲(chǔ)器件的橫截面圖。
以下關(guān)于本發(fā)明的描述涉及鐵電存儲(chǔ)器單元陣列，其中每個(gè)陣列包括兩個(gè)晶體管和兩個(gè)鐵電電容器(“2T/2C”)，本發(fā)明也可用于制造每個(gè)陣列包括單個(gè)晶體管和單個(gè)鐵電電容器(“1T/1C”)的鐵電存儲(chǔ)器單元陣列。
參照?qǐng)D1-5，示例了半導(dǎo)體器件50的部分地制造方案。直到電介質(zhì)膜24的上表面和導(dǎo)電區(qū)域30被平整化之前，根據(jù)本發(fā)明的一個(gè)實(shí)例制造的半導(dǎo)體器件50與常規(guī)半導(dǎo)體器件10是相同的。
在通過(guò)電介質(zhì)膜24形成導(dǎo)電區(qū)域30之前，本節(jié)提供簡(jiǎn)要的解釋。制造一種2T/2C鐵電存儲(chǔ)器單元的陣列。在圖2中，虛線畫(huà)出的矩形52表示一列中的3個(gè)存儲(chǔ)器單元以及相鄰列中的3個(gè)存儲(chǔ)器單元。如圖5所示，存儲(chǔ)器單元52包括位于場(chǎng)效氧化膜12包圍的位置54中的兩個(gè)場(chǎng)效應(yīng)晶體管，其中該場(chǎng)效氧化膜是在半導(dǎo)體基片16的表面14上淀積或生長(zhǎng)的。每個(gè)存儲(chǔ)器單元52的兩個(gè)場(chǎng)效應(yīng)晶體管(FET)包括在基片16上形成的源區(qū)18和漏區(qū)20、以及兩個(gè)柵極22。在源區(qū)18和漏區(qū)20的其中一個(gè)漏區(qū)之間淀積兩個(gè)柵極22中的其中一個(gè)，以及在源區(qū)18和另一漏區(qū)20之間淀積另一柵極22。存儲(chǔ)器單元52還包括兩個(gè)平行的字線。兩個(gè)柵極22分別連接到兩個(gè)字線，或作為兩個(gè)字線整體的一部分。該字線定向于第一方向，以與同一列中的每個(gè)存儲(chǔ)器單元52的兩個(gè)柵極22互相連接。在制造場(chǎng)效應(yīng)晶體管完成之后，在整個(gè)器件上施加電介質(zhì)材料的膜24。存儲(chǔ)器單元包括通過(guò)導(dǎo)電區(qū)域或連接插頭28連接到源區(qū)18的位線26。該位線26定向于第二方向，以與同一行的存儲(chǔ)器單元的源區(qū)18互相連接。第一和第二方向相互正交。將電介質(zhì)膜24蝕刻到漏區(qū)20上面的開(kāi)口區(qū)域。在這些開(kāi)口區(qū)域填充導(dǎo)電金屬，以形成導(dǎo)電區(qū)域或連接插頭30。通過(guò)具有平整表面32的電介質(zhì)膜24來(lái)形成導(dǎo)電區(qū)域30。如圖1所示，可將導(dǎo)電區(qū)域30以列與行來(lái)安排。
在電介質(zhì)膜24上形成鐵電電容器60，以分別與位于其下的導(dǎo)電區(qū)域或連接插頭30形成電連接。
在電介質(zhì)膜24的整個(gè)表面形成下電極材料的膜62。下電極材料56可以包括單層或多層。在大多數(shù)情況下，由于各種原因，下電極層62包括多層。下電極膜62需要由導(dǎo)電材料構(gòu)成的表層構(gòu)成(如果是單層)，或包括由導(dǎo)電材料構(gòu)成的表層(如果是多層)，在隨后的使用金屬有機(jī)物，通過(guò)蒸氣生長(zhǎng)技術(shù)進(jìn)行的結(jié)晶狀態(tài)下的電容器電介質(zhì)的淀積期間，該表層作為催化劑。導(dǎo)電材料包括諸如Pt、Ir、Ru、Ti、W或其氧化物或氮化物的難熔金屬。優(yōu)選地，導(dǎo)電金屬包括Pt、Ir、Ru、IrO2、RuO2、TiN、WN。最優(yōu)選地，導(dǎo)電材料包括Pt、Ir、Ru、IrO2、RuO2。如果下電極膜62包括多層，則表面或上層可以與位于其下的一層或多層一樣，選擇任何適合的材料。如果表層包括Pt，則可以選擇位于其下的TiN/Ti層。在這種情況下，下電極膜62包括多層的Pt/TiN/Ti。在這種情況下，TiN層作為阻擋層用來(lái)抑制Ti的擴(kuò)散。根據(jù)這種多層結(jié)構(gòu)，由于TiN具有高定向等級(jí)的晶系，因此Pt會(huì)被定向。作為優(yōu)點(diǎn)，它可以使隨后的金屬氧化鐵電膜的淀積的定向和結(jié)晶化變得容易。優(yōu)選地，對(duì)于W連接插頭，下電極膜62是包括Pt/TiN/Ti/W的多層。
參照?qǐng)D1和圖3，對(duì)下電極膜62構(gòu)圖和蝕刻。部分地除去下電極膜62，直到露出電介質(zhì)膜24的表面32，以部分地限定每個(gè)下電極64的側(cè)壁，將分別在導(dǎo)電區(qū)域30上形成該電極(見(jiàn)圖2和圖5)。該側(cè)壁具有4個(gè)側(cè)面，即包括一個(gè)和相對(duì)的側(cè)面66和68，以及另外兩個(gè)側(cè)面70和72(見(jiàn)圖2)。通過(guò)蝕刻，來(lái)部分地除去，下電極膜62包括在表面32上暴露的第一表面區(qū)域，以限定每個(gè)下電極64的側(cè)壁的一個(gè)和相對(duì)的側(cè)面66和68(見(jiàn)圖1、圖2和圖5)。在本實(shí)施例中，暴露的第一表面區(qū)域占據(jù)了條狀區(qū)域的部分，該區(qū)域在如圖1所示的垂直于位線26定向的方向上是分離的。在這種情況下，除去下電極膜62包括或?qū)е铝藢⑾码姌O膜62分離成多個(gè)條狀區(qū)74。條狀區(qū)74構(gòu)成了下電極62的其余部分，且位于位線26定向的方向。
參照?qǐng)D4，在整個(gè)條狀區(qū)74和電介質(zhì)膜24的暴露的表面區(qū)域32上形成鐵電材料膜76。鐵電膜76包括從ABO3的鈣鈦礦中選擇的鐵電材料，諸如STO[SrTiO3]、BTO[BaTiO3]、BST[(Ba，Sr)TiO3]、PTO[PbTiO3]、PLT[(Pb，La)TiO3]、PZT[(Zr，Ti)O3]、PLZT[(Pb，La)(Zr，Ti)O3]、PNbT[(Pb，Nb)TiO3]、或PNbZT[(Pb，Nb)(Zr，Ti)O3]；以及它們的修改方案，該方案是如果成分中包含Zr，則以Hf、Mn和Ni的至少其中之一來(lái)替代Zr。電容器電介質(zhì)的最優(yōu)選的選擇是PTO、PLT、PLZT、PNbT、PNbZT以及它們的修改的方案，該方案是如果成分中包含Zr，則以Hf、Mn和Ni的至少其中之一來(lái)替代Zr。對(duì)這些鐵電的優(yōu)選的淀積技術(shù)為金屬有機(jī)化學(xué)汽相淀積(metal organicchemical vapor deposition)(MOCVD)。鐵電膜76可以淀積為結(jié)晶狀態(tài)。
在鐵電膜76上形成上電極材料膜78。在圖4中，將上電極膜78表示為僅有一層。但是，上電極膜可以以多層來(lái)實(shí)現(xiàn)。
參照?qǐng)D2和圖5，對(duì)整個(gè)疊層進(jìn)行構(gòu)圖和蝕刻，以部分地除去上電極膜78、鐵電膜76和第一條狀區(qū)74，直到電介質(zhì)膜24的表面32暴露，以限定鐵電電容器的下電極64的其余的側(cè)面70和72。如圖2所示，該蝕刻過(guò)程將上電極膜78和鐵電膜76分離成多個(gè)第二條狀區(qū)80，并將位于其下的每個(gè)第一條狀區(qū)74分離成矩形的下電極64。第二條狀區(qū)80的方向垂直于位線26定向的方向。每個(gè)第二條狀區(qū)80包括上電極82和位于其下的電容器的電介質(zhì)84。同一列的鐵電電容器共用上電極82和位于其下的電介質(zhì)84。在本實(shí)施例中，上電極82作為板線。
在共用的切割或蝕刻面外，形成其余兩個(gè)下電極的每個(gè)側(cè)面70和72、以及在鐵電膜62外形成的電容器電介質(zhì)84的相鄰的側(cè)面。由于通過(guò)在形成電容器電介質(zhì)84時(shí)在鐵電膜62外蝕刻兩側(cè)中的一側(cè)，因此能夠降低該過(guò)程或蝕刻對(duì)電容器電介質(zhì)84造成的損壞。
根據(jù)本實(shí)施例，在電介質(zhì)膜24的表面32的曝露部分和下電極膜34的其余部分的上進(jìn)行金屬有機(jī)化學(xué)汽相淀積(MOCVD)。在電介質(zhì)膜24上的晶體生長(zhǎng)少于在下電極膜62上的晶體生長(zhǎng)。這是因?yàn)?，在處理的過(guò)程中，電介質(zhì)膜24不能象下電極膜34那樣提供晶核。
根據(jù)發(fā)明者的理解，MOCVD要求在電極上有充分的晶核數(shù)，以提供令人滿意的有機(jī)金屬的結(jié)晶。除非在初始階段形成晶核，否則晶體無(wú)法生長(zhǎng)。下電極膜62進(jìn)行強(qiáng)的催化反應(yīng)，它提高了從某些有機(jī)金屬源氣體外淀積晶核的速率。位于其下的部分暴露的電介質(zhì)膜24不能進(jìn)行如此強(qiáng)的催化。因此，在暴露的電介質(zhì)膜上形成充分的晶核是非常困難的。
隨著組裝密度增加，如果構(gòu)圖后下電極膜62的總面積減小，則達(dá)到很高的令人滿意的晶核數(shù)可能是非常困難的。
在MOCVD中，在以鐵電膜覆蓋下電極膜62的表面完成后，沒(méi)有任何催化劑的協(xié)助下的源氣體中的反應(yīng)速率確定了它的構(gòu)成。
隨著每個(gè)下電極在面積上的減小，在靠近該陣列外圍的下電極的晶體生長(zhǎng)少于在該陣列的其他下電極上的晶體生長(zhǎng)。
對(duì)下電極膜62的構(gòu)圖不限于圖1所示的例子。圖6表示了考慮到上述問(wèn)題后對(duì)下電極膜62構(gòu)圖的修改的方案。
參照?qǐng)D6，構(gòu)圖和蝕刻的過(guò)程使下電極膜62分離成多個(gè)區(qū)(1and)86，其中包括位于導(dǎo)電區(qū)域的條狀區(qū)部分88和連接部分90，該連接部分90使相鄰的兩個(gè)所述條狀區(qū)部分88相互連接。與圖1所示的示例比較，連接部分90在與電容器的下電極的側(cè)面相鄰的區(qū)域提供了用于結(jié)晶的增加的區(qū)域。
參照?qǐng)D7，構(gòu)圖和蝕刻的過(guò)程通過(guò)下電極膜的單個(gè)區(qū)，形成了獨(dú)立的矩形孔100，以在電介質(zhì)膜的表面暴露第一空間表面區(qū)域，來(lái)限定每個(gè)電容器下電極的一個(gè)和相對(duì)的側(cè)壁66和68。隨后，部分地除去上電極膜、鐵電膜和所述下電極膜的其余部分包括將上電極膜、鐵電膜和所述下電極膜的其余部分分成為多個(gè)條狀區(qū)102，它位于導(dǎo)電區(qū)域，并覆蓋了獨(dú)立孔100。與圖1所示的示例比較，在這種情況下，以網(wǎng)狀矩形表示的矩形區(qū)域在與電容器的下電極的側(cè)面相鄰的區(qū)域提供了增加的用于結(jié)晶的區(qū)域。
雖然本發(fā)明的上述描述涉及2T/2C鐵電的存儲(chǔ)器單元陣列，但本發(fā)明不限于這一應(yīng)用。本發(fā)明同樣適用于制造1T/1C鐵電的存儲(chǔ)器單元陣列。
以上通過(guò)示例性的實(shí)施例對(duì)本發(fā)明進(jìn)行了具體的描述，對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，根據(jù)以上描述，很明顯存在很多替代、修改和變換的情況。因此，在所附的權(quán)利要求中，包括了本發(fā)明的實(shí)際精神與范圍內(nèi)的上述替代、修改和變化。
本發(fā)明要求了日本專利申請(qǐng)第2002-155505的優(yōu)先權(quán)，申請(qǐng)日為2002年5月29日，為完整起見(jiàn)，引入此處作為參考。
權(quán)利要求
1.一種制造半導(dǎo)體器件方法，它具有通過(guò)具有表面的電介質(zhì)膜形成的多個(gè)導(dǎo)電區(qū)域，包括以下步驟在所述整個(gè)電介質(zhì)膜的所述表面形成下電極材料的膜；部分地除去所述下電極膜，直到暴露所述電介質(zhì)膜的表面，以部分地限定每個(gè)下電極的側(cè)壁，它分別形成在所述多個(gè)導(dǎo)電區(qū)域；在所述其余的下電極膜和所述電介質(zhì)膜的所述暴露表面上形成鐵電材料的膜；在所述鐵電膜上形成上電極材料的膜；以及部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分，直到暴露所述電介質(zhì)膜的所述表面，以完全地限定所述每個(gè)下電極膜的所述側(cè)壁。
2.根據(jù)權(quán)利要求1所述的方法，其中所述側(cè)壁包括四個(gè)側(cè)面。
3.根據(jù)權(quán)利要求2所述的方法，其中所述部分地除去所述下電極膜的所述步驟包括以下步驟在所述電介質(zhì)膜的所述表面暴露第一表面區(qū)域，以限定所述每個(gè)下電極的側(cè)壁的一個(gè)和相對(duì)的側(cè)面；
4.根據(jù)權(quán)利要求3所述的方法，其中所述部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟包括以下步驟在所述電介質(zhì)膜的所述表面暴露第二表面區(qū)域，以限定所述下電極的所述邊壁的其余兩個(gè)側(cè)面。
5.根據(jù)權(quán)利要求4所述的方法，其中所述導(dǎo)電區(qū)域是以行和列的方式排列的。
6.根據(jù)權(quán)利要求5所述的方法，其中在所述部分地除去所述下電極膜的步驟后，立即將所述暴露的第一表面區(qū)域以行和列方式排列。
7.根據(jù)權(quán)利要求6所述的方法，其中在所述部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟后，所述暴露的第二表面區(qū)域構(gòu)成了多個(gè)平行條狀的表面區(qū)域，該區(qū)域沿著所述導(dǎo)電區(qū)域的列排列。
8.根據(jù)權(quán)利要求1所述的方法，其中所述部分地除去所述下電極膜的步驟包括將所述下電極膜分離成多個(gè)區(qū)，其中包括位于所述導(dǎo)電區(qū)域的條狀區(qū)部分和連接部分，每個(gè)連接部分使相鄰的兩個(gè)所述條狀區(qū)部分相互連接。所述連接部分在與所述下電極的所述部分地限定的側(cè)壁的相鄰區(qū)域提供用于結(jié)晶所述鐵電膜的增加的區(qū)域。
9.根據(jù)權(quán)利要求2所述的方法，其中所述部分地除去所述下電極膜的步驟包括通過(guò)單個(gè)的區(qū)形成獨(dú)立的孔，以在所述電介質(zhì)膜的所述表面暴露第一空間的表面區(qū)域，來(lái)限定每個(gè)所述下電極的所述側(cè)壁一個(gè)和相對(duì)的側(cè)面。
10.根據(jù)權(quán)利要求9所述的方法，其中所述部分地除去的上電極膜、鐵電膜和所述下電極膜的其余部分包括將所述上電極膜、所述鐵電膜和所述下電極膜的其余部分分離為多個(gè)條狀區(qū)，該條狀區(qū)位于所述導(dǎo)電區(qū)域，并覆蓋了所述獨(dú)立孔。
11.根據(jù)權(quán)利要求2所述的方法，進(jìn)一步包括以下步驟形成平行的位線；以及形成平行的板線，所述位線與所述板線被定向于預(yù)定的相互關(guān)系。
12.根據(jù)權(quán)利要求11所述的方法，其中所述預(yù)定的關(guān)系是正交的關(guān)系。
13.根據(jù)權(quán)利要求12所述的方法，其中所述部分地除去所述下電極膜的步驟包括將所述下電極膜分離成多個(gè)第一條狀區(qū)，它位于所述位線定向的方向。
14.根據(jù)權(quán)利要求13所述的方法，其中所述部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟包括將所述上電極膜和所述鐵電膜分離成多個(gè)第二條狀區(qū)，它位于垂直于位線定位的方向，并將所述第一條狀區(qū)分離成位于第二條狀區(qū)下面的下電極。
15.根據(jù)權(quán)利要求2所述的方法，其中所述部分地除去所述下電極的所述步驟包括形成每個(gè)所述下電極的所述邊壁的一個(gè)和相對(duì)的側(cè)面；以及其中所述部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟包括在共用的切割面外，形成所述側(cè)壁的其余兩個(gè)側(cè)面的每一個(gè)、以及所述鐵電膜的相鄰的側(cè)面。
16.根據(jù)權(quán)利要求11所述的方法，其中所述部分地除去下電極膜包括沿平行線形成每個(gè)所述下電極的所述側(cè)壁的一個(gè)和相對(duì)的側(cè)面，該平行線定位于位線定向的方向；以及其中所述部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟包括在共用的切割面外，形成所述側(cè)壁的其余兩個(gè)側(cè)面的每個(gè)、以及所述鐵電膜的相鄰的側(cè)面。
17.根據(jù)權(quán)利要求16所述的方法，其中所述部分地除去下電極膜包括將所述下電極膜分離成多個(gè)第一條狀區(qū)，它位于所述位線定向的方向。
18.根據(jù)權(quán)利要求17所述的方法，其中部分地除去所述上電極膜、所述鐵電膜和所述下電極膜的其余部分的所述步驟包括將所述上電極膜和所述鐵電膜分離成多個(gè)第二條狀區(qū)，它的方向垂直于位線定位的方向，并將所述第一條狀區(qū)分離成位于第二條狀區(qū)下面的下電極。
19.根據(jù)權(quán)利要求1所述的方法制造的半導(dǎo)體器件。
全文摘要
本發(fā)明具體化了一種制造半導(dǎo)體器件的方法。所述方法包括在整個(gè)電介質(zhì)膜上形成下電極材料的膜；蝕刻下電極膜，以部分地限定每個(gè)下電極的側(cè)壁；在下電極膜的其余部分和暴露的鐵電膜的表面形成鐵電材料的膜，在鐵電膜上形成上電極材料的膜；以及蝕刻上電極膜、鐵電膜和下電極膜的其余部分，直到電介質(zhì)膜的表面完全地暴露，以完全地限定每個(gè)下電極的側(cè)壁。
文檔編號(hào)H01L27/105GK1477698SQ03140630
公開(kāi)日2004年2月25日 申請(qǐng)日期2003年5月29日 優(yōu)先權(quán)日2002年5月29日
發(fā)明者宮坂洋一 申請(qǐng)人:恩益禧電子股份有限公司