專利名稱：非揮發(fā)性存儲器的抹除方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種非揮發(fā)性存儲器(Non-Volatile Memory)的操作方法，且特別是有關(guān)于一種非揮發(fā)性存儲器的抹除方法。
背景技術(shù)：
非揮發(fā)性存儲器中的可電抹除可程序只讀存儲器(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可進(jìn)行多次數(shù)據(jù)的存入、讀取、抹除等動作，且存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點(diǎn)，所以已成為個人計(jì)算機(jī)和電子設(shè)備所廣泛采用的一種存儲器元件。
典型的可電抹除且可程序只讀存儲器以摻雜的多晶硅制作浮置柵極(Floating Gate)與控制柵極(Control Gate)。當(dāng)存儲器進(jìn)行程序化(Program)時，注入浮置柵極的電子會均勻分布于整個多晶硅浮置柵極層之中。然而，當(dāng)多晶硅浮置柵極層下方的穿隧氧化層有缺陷存在時，就容易造成元件的漏電流，影響元件的可靠度。
因此，為了解決可電抹除可程序只讀存儲器元件漏電流的問題，目前公知的一種方法是采用一電荷陷入層取代多晶硅浮置柵極，此電荷陷入層的材質(zhì)例如是氮化硅。這種氮化硅電荷陷入層上下通常各有一層氧化硅，而形成一種包含氧化硅/氮化硅/氧化硅(ONO)復(fù)合層在內(nèi)的堆棧式(Stacked)柵極結(jié)構(gòu)，具有此堆棧式柵極結(jié)構(gòu)的EEPROM通稱為氮化硅只讀存儲器(NROM)。當(dāng)施加電壓于此元件的控制柵極與源/漏極區(qū)上以進(jìn)行程序化時，通道區(qū)中接近漏極區(qū)之處會產(chǎn)生熱電子而注入電荷陷入層中。由于氮化硅具有捕捉電子的特性，因此，注入電荷陷入層之中的電子并不會均勻分布于整個電荷陷入層之中，而是集中于電荷陷入層的局部區(qū)域上。由于注入電荷陷入層的電子僅集中于局部的區(qū)域，因此，對于穿隧氧化層中缺陷的敏感度較小，元件漏電流的現(xiàn)象較不易發(fā)生。
此外，氮化硅只讀存儲器的另一項(xiàng)優(yōu)點(diǎn)是在進(jìn)行程序化時，可以使堆棧式柵極一側(cè)的源極/漏極區(qū)具有較高的電壓，而在接近于一側(cè)的源極/漏極區(qū)的氮化硅層中存入電子；并且也可以使堆棧式柵極另一側(cè)的源極/漏極區(qū)具有較高的電壓，而在接近于另一側(cè)的源極/漏極區(qū)的氮化硅層中存入電子。故而，通過改變控制柵極與其兩側(cè)的源極/漏極區(qū)上所施加的電壓，單一的氮化硅層之中可以存在兩群電子、單一群電子或是不存在電子。因此，氮化硅只讀存儲器可以在單一的存儲單元之中寫入四種狀態(tài)，為一種單存儲單元二位(2bits/cell)儲存的非揮發(fā)性存儲器。
公知的氮化硅只讀存儲器通常利用信道熱電子注入效應(yīng)(Channel Hot Electron)進(jìn)行程序化，使得熱電子從漏極側(cè)(或源極側(cè))穿過穿隧氧化層注入電荷陷入層中，而在接近漏極(或源極)上方的電荷陷入層局部性地儲存。而且在程序化之后，由于在漏極側(cè)(或源極側(cè))的電荷陷入層上帶有凈負(fù)電荷，所以會令存儲單元的啟始電壓(VT)上升。而這些電子會在電荷陷入層中停留一段很長的時間(例如在85℃中，停留時間超過十年左右)，除非故意的將其抹除。在進(jìn)行抹除操作時，則利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)(Band-to-Band TunnelingInduced Hot Hole Inection)，而使得靠近漏極側(cè)(源極側(cè))的電洞能夠經(jīng)過穿隧氧化層進(jìn)入電荷陷入層中。在抹除之后，由于原本存在于漏極側(cè)(或源極側(cè))之電荷陷入層上的負(fù)電荷被注入的電洞中和，所以會令存儲單元的啟始電壓(VT)下降而成為抹除狀態(tài)。
然而，利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行抹除時，由于是使電洞經(jīng)由漏極側(cè)(或源極側(cè))注入電荷陷入層中，而注入電荷陷入層的電洞數(shù)量不易控制，因此在抹除的過程中可能會有過多的電洞注入電荷陷入層中，而造成所謂存儲器元件過度抹除(Over Erase)的情況產(chǎn)生。當(dāng)此過度抹除現(xiàn)象太過嚴(yán)重時，可能就會造成存儲器元件的可靠度(Reliability)降低。特別是當(dāng)存儲器元件的尺寸越小，過度抹除的情形就會越嚴(yán)重，所以利用價帶-導(dǎo)帶間熱電洞注入效應(yīng)進(jìn)行存儲器的抹除，也會限制存儲器元件尺寸縮小的程度。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一目的在于提供一種非揮發(fā)性存儲器的抹除方法，能夠避免過度抹除現(xiàn)象、提升存儲器元件的可靠度，并且能夠低電流操作。
本發(fā)明提供一種非揮發(fā)性存儲器的抹除方法，其中此非揮發(fā)性存儲器具有一控制柵極、一源極、一漏極、一電荷陷入層與一基底，此方法包括對控制柵極施加一第一電壓，對源極施加一第二電壓，對漏極施加一第三電壓，以及對基底施加一第四電壓，以使電子從電荷陷入層拉出至通道中以進(jìn)行抹除。其中，施加于控制柵極的第一電壓與施加于基底的第四電壓的電壓差足以使非揮發(fā)性存儲器以負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除。而且，施加于源極的第二電壓、施加于漏極的第三電壓與施加于基底的第四電壓的電壓值相等，使基底中不會產(chǎn)生熱電洞，而可以抑制熱電洞的應(yīng)力。
此外，上述的抹除方法可以適用于單存儲單元雙位儲存的非揮發(fā)性存儲器及單存儲單元單一位儲存的非揮發(fā)性存儲器。
本發(fā)明另外提供一種非揮發(fā)性內(nèi)存的操作方法，其中非揮發(fā)性存儲器具有一控制柵極、一源極、一漏極、一電荷陷入層與一基底，此方法包括程序化非揮發(fā)性存儲器至一程序化啟始電壓VtP。然后，對控制柵極施加一第一電壓，對漏極施加一第二電壓，對源極施加一第三電壓，以及對基底施加一第四電壓，以使非揮發(fā)性存儲器以負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除至一抹除啟始電壓VtE。其中，施加于控制柵極的第一電壓與施加于基底的第四電壓的電壓差足以使非揮發(fā)性存儲器以負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除。而且，施加于源極的第二電壓、施加于漏極的第三電壓與施加于基底的第四電壓的電壓值相等，使基底中不會產(chǎn)生熱電洞，而可以抑制熱電洞的應(yīng)力。
此外，上述的操作方法可以適用于單存儲單元雙位儲存的非揮發(fā)性存儲器及單存儲單元單一位儲存的非揮發(fā)性存儲器。
由于利用負(fù)柵極電壓F-N穿隧效應(yīng)使存儲單元的啟始電壓從最初啟始電壓Vti(初始狀態(tài))上升至抹除啟始電壓VtE(抹除狀態(tài))，使得存儲單元在抹除狀態(tài)時，電荷陷入層已經(jīng)均勻儲存有凈電荷，因此可以防止過度抹除，以及過量電洞注入的問題。而且，利用負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除，其抹除啟始電壓VtE為一自行限制電位(Self-limiting Level)，此一方式也避免了過度抹除效應(yīng)。
而且，由于存儲單元在程序化狀態(tài)與抹除狀態(tài)時，電荷陷入層都儲存有凈負(fù)電荷，使存儲單元從程序化狀態(tài)變成抹除狀態(tài)或從抹除狀態(tài)變成程序化狀態(tài)都只有電子轉(zhuǎn)移，因此可避免電洞注入所導(dǎo)致的可靠度問題。
此外，在存儲器制造完成后，可利用正柵極電壓F-N穿隧效應(yīng)或負(fù)柵極電壓F-N穿隧效應(yīng)對存儲單元進(jìn)行初始化步驟，使存儲單元的抹除啟始電壓VtE大于最初啟始電壓Vti。當(dāng)然，也可以不進(jìn)行初始化步驟，使存儲單元的抹除啟始電壓VtE等于最初啟始電壓Vti，在此情況下存儲單元從程序化狀態(tài)變成抹除狀態(tài)或從抹除狀態(tài)變成程序化狀態(tài)仍然只有電子轉(zhuǎn)移。
另外，本發(fā)明的抹除方法可以適用于P型柵極及N型柵極的存儲器。


圖1A至圖1C分別為本發(fā)明的非揮發(fā)性存儲單元的漏極側(cè)位程序化、源極側(cè)位程序化與抹除的操作過程示意圖；
圖2A至圖2C分別為本發(fā)明的非揮發(fā)性存儲器的漏極側(cè)位程序化、源極側(cè)位程序化與抹除的啟始電壓差ΔVt(VtP-VtE)與時間的關(guān)系圖；以及圖3為本發(fā)明的非揮發(fā)性存儲單元啟始電壓示意圖。
100基底102漏極104源極106電荷陷入層108控制柵極110穿隧氧化層112氧化層 VtE抹除啟始電壓Vti最初啟始電壓VtP程序化啟始電壓具體實(shí)施方式
圖1A至圖1C為本發(fā)明的非揮發(fā)性存儲單元的操作過程示意圖。圖2A至圖2C為本發(fā)明的非揮發(fā)性存儲器的操作過程的啟始電壓差ΔVt(VtP-VtE)與時間的關(guān)系圖。本實(shí)施例是以單存儲單元二位儲存的非揮發(fā)性存儲器為實(shí)例做說明。請參照圖1A至圖1C及圖2A至圖2C，以明了本發(fā)明的非揮發(fā)性存儲器的操作模式。在圖2A至圖2C中，符號●(Bit-1)表示漏極側(cè)位，符號○(Bit-2)則表示源極側(cè)位。在本實(shí)施例中，是利用通道熱電子注入效應(yīng)進(jìn)行程序化，并利用負(fù)柵極電壓F-N穿隧(Negative gate F-N Tunneling)效應(yīng)進(jìn)行抹除。
請參照圖1A，當(dāng)對存儲單元漏極側(cè)位進(jìn)行程序化時，于控制柵極108上施加例如10伏特左右的偏壓Vgp，漏極102上施加例如4.5伏特左右的偏壓Vdp，使源極104電壓例如為0伏特，基底100施加例如0伏特左右的偏壓Vbp。在此種偏壓情況下，即會產(chǎn)生大的通道電流(0.10毫安/存儲單元至1毫安/存儲單元)，其中電子是由源極104端向漏極102端移動，且在漏極102端被高通道電場所加速而產(chǎn)生熱電子，其動能足以克服穿隧氧化層110的能量阻障，再加上控制柵極108上施加有高正偏壓，使得熱電子從漏極102端注入電荷陷入層106中，而在接近漏極102上方的電荷陷入層106局部性地儲存。在程序化時，由于在漏極側(cè)的電荷陷入層106上的凈負(fù)電荷逐漸增加，所以會令存儲單元的啟始電壓上升，亦即如圖2A所示漏極102側(cè)位的啟始電壓差ΔVt(VtP-VtE)會隨程序化時間增加而增加。
請參照圖1B，當(dāng)對存儲單元源極側(cè)位進(jìn)行程序化時，同樣的于控制柵極108上施加例如10伏特左右的偏壓Vgp，源極104上施加例如4.5伏特左右的偏壓Vsp，使漏極102電壓例如為0伏特，基底100施加例如0伏特左右的偏壓Vbp。在此種偏壓情況下，即會產(chǎn)生大的通道電流，使電子是由漏極102端向源極104端移動，并在源極104端被高通道電場所加速而產(chǎn)生熱電子，其動能足以克服穿隧氧化層110的能量阻障，再加上控制柵極108上施加有高正偏壓，使得熱電子從源極104端注入電荷陷入層106中，并在接近源極104上方的電荷陷入層106局部性地儲存。在程序化時，由于在源極104側(cè)的電荷陷入層106上的凈負(fù)電荷逐漸增加，所以會令存儲單元的啟始電壓上升，亦即如圖2B所示源極104側(cè)位的啟始電壓差ΔVt(VtP-VtE)會隨程序化時間增加而增加。
請參照圖1C，當(dāng)對存儲單元進(jìn)行抹除時，于控制柵極108上施加例如-10伏特至-20伏特左右的偏壓Vge，漏極102、源極104分別施加例如0伏特的偏壓Vde、Vse，基底100施加例如0伏特左右的偏壓Vbe。如此，即可在控制柵極108與基底100之間造成電壓差，而建立一個大的電場，并可以利用負(fù)柵極電壓F-N穿隧效應(yīng)使電子從電荷陷入層106中拉出至通道中。在抹除時，由于在電荷陷入層106上的電子減少，所以會令存儲單元的啟始電壓下降，亦即如圖2C所示漏極側(cè)位及源極側(cè)位的啟始電壓差ΔVt(VtP-VtE)會隨程序化時間增加而同時降低。
本發(fā)明的另一種抹除方法，是在控制柵極108上施加例如-10伏特至-20伏特左右的偏壓Vge，漏極102、源極104的電壓分別施加例如0伏特至10伏特的偏壓Vde、Vse，基底100施加例如0伏特至10伏特左右的偏壓Vbe(亦即Vde＝Vse＝Vbe)。如此，也可在控制柵極108與基底100之間造成電壓差，而建立一個大的電場，并可以利用負(fù)柵極F-N穿隧效應(yīng)使電子從電荷陷入層106中拉出至通道中。而且，使用負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除就能夠低電流操作存儲器。
在本發(fā)明的非揮發(fā)性存儲器的抹除方法中，由于施加于漏極102的偏壓Vde、源極104的偏壓Vse，基底100的偏壓Vbe皆相等，因此在基底中不會產(chǎn)生熱電洞，而可以抑制熱電洞的應(yīng)力。而且，在控制柵極108與基底100之間建立一個大的電場，(亦即，大電場穿過氧化硅/氮化硅/氧化硅層(ONO))，使得電荷陷入層(氮化硅)中的儲存電子經(jīng)由Frenkel-Pool發(fā)射效應(yīng)而排出，然后再以F-N穿隧效應(yīng)使電子拉至通道中。此外，上述的抹除方法是同時對源極與漏極施予對稱的偏壓(亦即Vse＝Vde)，因此可以在單一存儲單元中同時抹除二位的數(shù)據(jù)。當(dāng)然，也可以應(yīng)用于單一存儲單元單一位儲存模式的操作模式。
接著，請參照圖3為本發(fā)明的非揮發(fā)性存儲單元啟始電壓示意圖，其用以詳細(xì)說明本發(fā)明的操作模式。如圖3所示，在一般的非揮發(fā)性存儲器制作完成后，存儲單元的啟始電壓例如為最初啟始電壓Vti(例如為1.8伏特)。然后進(jìn)行一初始化步驟，使存儲單元的啟始電壓變成抹除啟始電壓VtE(例如為2.8伏特)。其中，對存儲單元進(jìn)行初始化的方法例如是利用正柵極電壓F-N穿隧效應(yīng)或負(fù)柵極電壓F-N穿隧效應(yīng)注入電子至電荷陷入層中，使存儲單元的啟始電壓從最初啟始電壓Vti上升至抹除啟始電壓VtE；或者也可以先利用正柵極電壓F-N穿隧效應(yīng)或通道熱電子效應(yīng)注入電子至電荷陷入層中，使存儲單元的啟始電壓從最初啟始電壓Vti上升至程序化啟始電壓VtP(例如為4.8伏特)，然后再進(jìn)行一抹除操作，利用負(fù)柵極電壓F-N穿隧效應(yīng)使存儲單元的啟始電壓從程序化啟始電壓VtP下降至抹除啟始電壓VtE。
當(dāng)對存儲單元進(jìn)行程序化操作時，則通過通道熱電子效應(yīng)注入更多電子至漏極側(cè)(源極側(cè))上方的電荷陷入層，使存儲單元的啟始電壓從抹除啟始電壓VtE上升至程序化啟始電壓VtP。然后，對存儲單元進(jìn)行抹除操作時，則利用負(fù)柵極電壓F-N穿隧效應(yīng)從使通過通道熱電子效應(yīng)局部注入于漏極側(cè)(源極側(cè))的電子從電荷陷入層排出，于是存儲單元的啟始電壓就會從程序化啟始電壓VtP下降至抹除啟始電壓VtE。之后，在操作此非揮發(fā)性存儲單元時，通過提高存儲單元的啟始電壓至程序化啟始電壓VtP或降低存儲單元的啟始電壓至抹除啟始電壓VtE，以使存儲單元處于程序化狀態(tài)或抹除狀態(tài)。
上述說明中，由于利用F-N穿隧效應(yīng)使存儲單元的啟始電壓從最初啟始電壓Vti(初始狀態(tài))上升至抹除啟始電壓VtE(抹除狀態(tài))，使得存儲單元在抹除狀態(tài)時，電荷陷入層已經(jīng)均勻儲存有凈電荷，因此可以防止過度抹除，以及過量電洞注入的問題。而且，利用負(fù)柵極電壓F-N穿隧抹除存儲單元，其抹除啟始電壓VtE為一自行限制電位，此一方式也能夠避免過度抹除效應(yīng)。
由于存儲單元在程序化狀態(tài)與抹除狀態(tài)時，電荷陷入層都儲存有凈負(fù)電荷，同時存儲單元從程序化狀態(tài)變成抹除狀態(tài)或從抹除狀態(tài)變成程序化狀態(tài)都只有電子轉(zhuǎn)移，可避免電洞注入所引發(fā)的可靠度問題。
此外，在存儲器制造完成后，利用正柵極電壓F-N穿隧效應(yīng)或負(fù)柵極電壓F-N穿隧效應(yīng)對存儲單元進(jìn)行的初始化步驟，存儲單元的抹除啟始電壓VtE大于最初啟始電壓Vti。當(dāng)然，也可以不進(jìn)行初始化步驟，直接使存儲單元的最初啟始電壓Vti作為抹除啟始電壓VtE，在此情況下存儲單元從程序化狀態(tài)變成抹除狀態(tài)或從抹除狀態(tài)變成程序化狀態(tài)仍然只有電子轉(zhuǎn)移。
另外，本發(fā)明的抹除方法可以適用于P型柵極及N型柵極的存儲器。
權(quán)利要求
1.一種非揮發(fā)性存儲器的抹除方法，其中該非揮發(fā)性存儲器具有一控制柵極、一源極、一漏極、一電荷陷入層與一基底，其特征是，該方法包括下列步驟對該控制柵極施加一第一電壓，對該源極施加一第二電壓，對該漏極施加一第三電壓，以及對該基底施加一第四電壓，以利用負(fù)柵極電壓F-N穿隧效應(yīng)使電子從該電荷陷入層拉出至通道中以進(jìn)行抹除。
2.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，該非揮發(fā)存儲器包括單存儲單元雙位儲存的非揮發(fā)性存儲器、單存儲單元單一位儲存的非揮發(fā)性存儲器的其中之一。
3.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，該控制柵極包括N型柵極、P型柵極的其中之一。
4.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，在抹除狀態(tài)下，該電荷陷入層仍儲存有凈負(fù)電荷，在操作時只有電子轉(zhuǎn)移。
5.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，施加于該控制柵極的該第一電壓與施加于該基底的該第四電壓的電壓差足以使該非揮發(fā)性存儲器以負(fù)柵極電壓F-N穿隧效應(yīng)進(jìn)行抹除。
6.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，施加于該控制柵極的該第一電壓與施加于該基底的該第四電壓的電壓差為-10伏特至-20伏特。
7.如權(quán)利要求6所述的非揮發(fā)性存儲器的抹除方法，其特征是，該第一電壓為-10伏特至-20伏特。
8.如權(quán)利要求7所述的非揮發(fā)性存儲器的抹除方法，其特征是，該第四電壓為0伏特至10伏特。
9.如權(quán)利要求1所述的非揮發(fā)性存儲器的抹除方法，其特征是，施加于該源極的該第二電壓、該漏極的該第三電壓與該基底的該第四電壓的電壓值相等，使該基底中不會產(chǎn)生熱電洞，而可以抑制熱電洞的應(yīng)力。
10.如權(quán)利要求9所述的非揮發(fā)性存儲器的抹除方法，其特征是，該第二電壓、該第三電壓與該第四電壓為0伏特至10伏特。
11.如權(quán)利要求10所述的非揮發(fā)性存儲器的抹除方法，其特征是，該第一電壓為-10伏特至-20伏特。
12.一種非揮發(fā)性存儲器的操作方法，其中該非揮發(fā)性內(nèi)存具有一控制柵極、一源極、一漏極、一電荷陷入層與一基底，其特征是，該方法包括下列步驟程序化該非揮發(fā)性存儲器至一程序化啟始電壓VtP；以及對該控制柵極施加一第一電壓，對該漏極施加一第二電壓，對該源極施加一第三電壓，以及對該基底施加一第四電壓，以使該非揮發(fā)性存儲器以負(fù)柵極電壓F-N穿隧效應(yīng)使電子從該電荷陷入層拉出至通道中而進(jìn)行抹除至一抹除啟始電壓VtE。
13.如權(quán)利要求12所述的非揮發(fā)性存儲器的抹除方法，其特征是，該非揮發(fā)存儲器包括單存儲單元雙位儲存的非揮發(fā)性存儲器、單存儲單元單一位儲存的非揮發(fā)性存儲器的其中之一。
14.如權(quán)利要求12所述的非揮發(fā)性存儲器的抹除方法，其特征是，該控制柵極包括N型柵極、P型柵極的其中之一。
15.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其特征是，程序化該非揮發(fā)性存儲器至該程序化啟始電壓VtP的方法包括通道熱電子法。
16.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其特征是，更包括在程序化該非揮發(fā)性存儲器至該程序化啟始電壓VtP的步驟之前進(jìn)行一初始化步驟。
17.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該初始化步驟包括以F-N穿隧效應(yīng)使該非揮發(fā)性存儲器的啟始電壓從一最初啟始電壓Vti上升至該抹除啟始電壓VtE。
18.如權(quán)利要求16所述的非揮發(fā)性存儲器的操作方法，其特征是，該初始化步驟包括程序化該非揮發(fā)性存儲器，使其啟始電壓從一最初啟始電壓Vti上升至該程序化啟始電壓VtP；以及以負(fù)柵極電壓F-N穿隧效應(yīng)使該非揮發(fā)性存儲器的啟始電壓從該程序化啟始電壓VtP下降至該抹除啟始電壓VtE。
19.如權(quán)利要求18所述的非揮發(fā)性存儲器的操作方法，其特征是，該抹除啟始電壓VtE大于或等于該最初啟始電壓Vti。
20.如權(quán)利要求19所述的非揮發(fā)性存儲器的操作方法，其特征是，該抹除啟始電壓VtE大于該最初啟始電壓Vti，表示在抹除狀態(tài)下，該電荷陷入層仍儲存有凈負(fù)電荷，在操作時只有電子轉(zhuǎn)移。
21.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其特征是，施加于該柵極的該第一電壓與施加于該基底的該第四電壓的電壓差為-10伏特至-20伏特。
22.如權(quán)利要求21所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一電壓為-10伏特至-20伏特。
23.如權(quán)利要求21所述的非揮發(fā)性存儲器的操作方法，其特征是，該第四電壓為0伏特至10伏特。
24.如權(quán)利要求12所述的非揮發(fā)性存儲器的操作方法，其特征是，施加于該源極的該第二電壓、該漏極的該第三電壓與該基底的該第四電壓的電壓值相等，使該基底中不會產(chǎn)生熱電洞，而可以抑制熱電洞的應(yīng)力。
25.如權(quán)利要求24所述的非揮發(fā)性存儲器的操作方法，其特征是，該第二電壓、該第三電壓與該第四電壓為0至10伏特。
26.如權(quán)利要求25所述的非揮發(fā)性存儲器的操作方法，其特征是，該第一電壓為-10伏特至-20伏特。
全文摘要
一種非揮發(fā)性存儲器的抹除方法，其中此非揮發(fā)性存儲器具有一控制柵極、一源極、一漏極、一電荷陷入層與一基底。此方法對控制柵極施加一第一電壓，對源極施加一第二電壓，對漏極施加一第三電壓，以及對基底施加一第四電壓，以利用負(fù)柵極電壓F－N穿隧效應(yīng)使電子從電荷陷入層拉出至通道中以進(jìn)行抹除。
文檔編號H01L21/70GK1484301SQ0214275
公開日2004年3月24日 申請日期2002年9月20日 優(yōu)先權(quán)日2002年9月20日
發(fā)明者蔡文哲, 葉致鍇, 盧道政, 潘正圣 申請人:旺宏電子股份有限公司