專利名稱：直接或交叉存儲(chǔ)器存取用的存儲(chǔ)器控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)處理的技術(shù)領(lǐng)域，更具體地說(shuō)，涉及一種具有既支持動(dòng)態(tài)讀/寫(xiě)存儲(chǔ)器的直接存取也支持對(duì)該存儲(chǔ)器的交叉存取的存儲(chǔ)器控制器的數(shù)據(jù)處理系統(tǒng)。
個(gè)人計(jì)算機(jī)通常采用編址或選擇的動(dòng)態(tài)存儲(chǔ)器讀/寫(xiě)芯片，作為實(shí)際存儲(chǔ)體，這些芯片排列成單列的存儲(chǔ)器模塊(SIMM)。用行地址選通(RAS)信號(hào)選擇存儲(chǔ)器的實(shí)際存儲(chǔ)體。在具有例如16個(gè)存儲(chǔ)體的系統(tǒng)中就需要有16個(gè)特定的RAS線。廉價(jià)的高性能存儲(chǔ)器系統(tǒng)是為使其在直接存取方式下工作而設(shè)計(jì)的，在直接存取方式下，每次只有一個(gè)RAS線起作用。相反，高價(jià)的高性能存儲(chǔ)器系統(tǒng)則設(shè)計(jì)得使其存儲(chǔ)器數(shù)據(jù)通路較寬，而且在交叉存取方式下工作，因而兩個(gè)RAS線路是為兩個(gè)存儲(chǔ)器體的交叉存取而同時(shí)起作用的。
一般說(shuō)來(lái)，存儲(chǔ)器制控制是連接在存儲(chǔ)器與微處理器、直接存儲(chǔ)器存取(DMA)控制器和其它訪問(wèn)該存儲(chǔ)器的器件之間的。存儲(chǔ)器控制器的其中一個(gè)功能是對(duì)待訪問(wèn)的存儲(chǔ)單元的地址進(jìn)行譯碼，并根據(jù)存取方式(直接和交叉存取)產(chǎn)生適當(dāng)?shù)腞AS選擇信號(hào)以觸發(fā)適當(dāng)存儲(chǔ)器的存儲(chǔ)體，在直接存取方式下，存儲(chǔ)器控制器的每一個(gè)存儲(chǔ)體只需要一個(gè)譯碼器，而在交叉存取方式下，控制器的每?jī)蓚€(gè)存儲(chǔ)體只需要一個(gè)譯碼器，存儲(chǔ)體成對(duì)配置。支持兩種存取方式的存儲(chǔ)器控制器必須要為兩種存取方式提供譯碼手段。一般說(shuō)來(lái)，這是用兩套譯碼器進(jìn)行的，一套對(duì)直接存取方式，每個(gè)存儲(chǔ)體一個(gè)譯碼器，另一套對(duì)交叉存取方式，每一對(duì)存儲(chǔ)體一個(gè)譯碼器。要選取適當(dāng)?shù)囊惶鬃g碼器需要有另外的譯碼邏輯電路。
本發(fā)明的一個(gè)目的是提供這樣一種數(shù)據(jù)處理系統(tǒng)，該系統(tǒng)有一個(gè)動(dòng)態(tài)存儲(chǔ)器和一個(gè)存儲(chǔ)器控制器，該控制器不僅支持直接存取的工作方式，而且也支持交叉存取的工作方式，控制器還設(shè)計(jì)得使其電路的數(shù)目少于上述討論的現(xiàn)有技術(shù)所需要的數(shù)目。
本發(fā)明的另一個(gè)目的是提供一種這樣的存儲(chǔ)器控制器，該控制器可在直接取方式下工作，這時(shí)每個(gè)存儲(chǔ)器的存儲(chǔ)體需用一個(gè)譯碼器，也可在交叉存取方式下工作，這時(shí)只采用直接存取方式所用的譯碼器和一個(gè)簡(jiǎn)單的邏輯電路，該邏輯電路不需要另外象原先交叉存取方式所需用的譯碼器。
簡(jiǎn)單地說(shuō)，之所以要以上述方式實(shí)現(xiàn)上述和其它目的是要提供這樣一種存儲(chǔ)器控制器，該控制器中各存儲(chǔ)體譯碼器的輸出可以被有選擇地直接傳送到有關(guān)存儲(chǔ)器的存儲(chǔ)體中，采取直接存取的工作方式，或配對(duì)并通過(guò)簡(jiǎn)單的邏輯電路傳送，以便以交叉存取的方式同時(shí)訪問(wèn)兩個(gè)存儲(chǔ)體。
從下面結(jié)合附圖進(jìn)行的說(shuō)明可以清楚了解本發(fā)明的其它目的和優(yōu)點(diǎn)。附圖中

圖1是在直接存取方式下工作的存儲(chǔ)器存儲(chǔ)體譯碼系統(tǒng)方框圖;
圖2是與圖1類似的方框圖，但示出了能以交叉存取方式工作的現(xiàn)有技術(shù)的系統(tǒng);
圖3是與圖1和圖2類似的方框圖，但示出了能以直接存取方式或交叉存取方式工作的現(xiàn)有技術(shù)的系統(tǒng);
圖4是與圖3類似的方框圖，示出了對(duì)本發(fā)明進(jìn)行改進(jìn)的一個(gè)例子;
圖5是采用本發(fā)明的一個(gè)數(shù)據(jù)處理系統(tǒng)的詳細(xì)方框圖;
圖6則是圖5所示存儲(chǔ)器控制器的一部分的方框圖。
圖1-3示出了經(jīng)本發(fā)明加以改進(jìn)的那種現(xiàn)有技術(shù)存儲(chǔ)器系統(tǒng)，圖4則是說(shuō)明本發(fā)明的對(duì)比方框圖。參看圖1。以下我們是就一個(gè)動(dòng)態(tài)存儲(chǔ)器系統(tǒng)110來(lái)說(shuō)明本發(fā)明的，該系統(tǒng)有兩個(gè)單列存儲(chǔ)器模塊(SIMM)貯存體112和114。每個(gè)SIMM有1兆的可編址的存儲(chǔ)單元，位寬度為32位。就是說(shuō)，每次存取進(jìn)可傳送32位或一個(gè)雙字。兩個(gè)有效的低態(tài)地址譯碼器116和118連接到地址總線120上。當(dāng)所訪問(wèn)的存儲(chǔ)單元在頭1兆存儲(chǔ)單元范圍內(nèi)時(shí)，譯碼器116產(chǎn)生有效的“存儲(chǔ)體選擇”輸出信號(hào)，而當(dāng)所訪問(wèn)的存儲(chǔ)單元在1至2兆范圍內(nèi)時(shí)，譯碼器118會(huì)產(chǎn)生有效輸出“存儲(chǔ)體選擇”信號(hào)。譯碼器116和118的輸出線分別連接到定時(shí)電路126和128。其中一個(gè)對(duì)應(yīng)于訪問(wèn)中的存儲(chǔ)體的譯碼器116和118將根據(jù)出現(xiàn)在總線120上的地址產(chǎn)生有效“存儲(chǔ)體選擇”信號(hào)，傳送到定時(shí)電路，定時(shí)電路于是產(chǎn)生包括RAS信號(hào)在內(nèi)的適當(dāng)操作信號(hào)，以訪問(wèn)所選取的存儲(chǔ)體中所要訪問(wèn)的存儲(chǔ)單元。這種存取工作方式叫做直接存取方式。
圖2示出了用于交叉存取工作的同樣存儲(chǔ)器的存儲(chǔ)體，其中各存儲(chǔ)體組合使其提供64位寬的存儲(chǔ)器數(shù)據(jù)通路。在此情況下，地址譯碼器130連接到總線120上，且在所訪問(wèn)的地址在0-2兆的范圍內(nèi)時(shí)將根據(jù)總線120上的地址產(chǎn)生有效的“存儲(chǔ)器選擇”信號(hào)。譯碼器130連接到定時(shí)邏輯電路126和128，且根據(jù)收到有效“存儲(chǔ)體選擇”信號(hào)和在線路129上的RAS定時(shí)信號(hào)的情況分別將RASO和RASI信號(hào)傳送到存儲(chǔ)體112和114。RAS定時(shí)信號(hào)控制各RASO和RASI脈沖的高/低定時(shí)過(guò)程。
圖3舉例說(shuō)明了支持直接存取和交叉存取方式兩者的系統(tǒng)。寄存器132存儲(chǔ)有限定存取工作方式的控制信號(hào)(D/I)，存儲(chǔ)器則視乎控制信號(hào)以直接存取方式或交叉存取方式加以存取。為達(dá)到這個(gè)目的，該系統(tǒng)還包括兩個(gè)多路轉(zhuǎn)換器，即MUX 134和136，該兩個(gè)轉(zhuǎn)換器連接到寄存器132上，且工作時(shí)當(dāng)處于交叉存取方式時(shí)根據(jù)控制信號(hào)D/I將“存儲(chǔ)體選擇”信號(hào)從譯碼器130傳送到各存儲(chǔ)體，或者當(dāng)處于直接存取方式時(shí)將“存儲(chǔ)單體選擇”信號(hào)從譯碼器116和118傳送到各存儲(chǔ)體。
在設(shè)計(jì)用于高性能個(gè)人計(jì)算機(jī)的存儲(chǔ)器控制器的過(guò)程中(這種設(shè)計(jì)的一個(gè)目的是提供一種既支持交叉存取工作方式也支持直接存取工作方式的存儲(chǔ)器控制器)，我們分析了上述現(xiàn)有技術(shù)的設(shè)計(jì)，且注意到這樣一個(gè)關(guān)系用一個(gè)簡(jiǎn)單的“與”電路代替譯碼器130可以使原來(lái)用于直接存取方式的兩個(gè)譯碼器還可用于交叉存取方式，從而在達(dá)到同樣效果的同時(shí)減少了電路的數(shù)目。參看圖4，“與”電路140的兩個(gè)輸入端連接到譯碼器116和118的輸出端，一個(gè)輸出端連接到MUX 134和136的輸入端。在直接存取方式下工作時(shí)，MUX134和136會(huì)只傳送來(lái)自譯碼器116或118的有效輸出信號(hào)，這取決于哪一個(gè)“存儲(chǔ)體選擇信號(hào)”有效。在交叉存取方式下工作時(shí)，MUX 134和136會(huì)同時(shí)傳送來(lái)自“與”電路140的有效信號(hào)，以便同時(shí)訪問(wèn)兩存儲(chǔ)體112和114。電路40能有效地從兩個(gè)實(shí)際存儲(chǔ)體產(chǎn)生單邏輯存儲(chǔ)體，其中邏輯存儲(chǔ)體的地址在0-2兆范圍內(nèi)。
從下面的邏輯論據(jù)應(yīng)該可以理解本發(fā)明之所以簡(jiǎn)單以及采用“與”電路的原因。譯碼器116的輸出只有當(dāng)所訪問(wèn)的存儲(chǔ)器單元在0-1兆范圍內(nèi)時(shí)才起作用或處于低態(tài)。譯碼器118的輸出只有當(dāng)所訪問(wèn)的存儲(chǔ)單元處在1-2兆范圍內(nèi)時(shí)才起作用或處于低態(tài)。若所訪問(wèn)的存儲(chǔ)單元超出上述范圍，則上述兩譯碼器的輸出都不起作用或處于高態(tài)?！芭c”電路140的邏輯是這樣的，即當(dāng)其中一個(gè)或兩個(gè)輸入起作用時(shí)，其輸出起作用。若兩個(gè)輸入處于高態(tài)或不起作用，則輸出會(huì)同樣處于高態(tài)或不起作用。
現(xiàn)在參看圖5，圖中所示的數(shù)據(jù)處理系統(tǒng)包括一微處理器10、一存儲(chǔ)器控制器12、一具有多個(gè)SIMM 16-1至16-n的存儲(chǔ)器14、一總線接口18、一用以存儲(chǔ)基本輸入/輸出操作系統(tǒng)(BIOS)的只讀存儲(chǔ)器(ROM)20、一用以存儲(chǔ)準(zhǔn)備和構(gòu)形信息的固定RAM(NV RAM)22、一直接存儲(chǔ)器存取(DMA)控制器24、一連接到多個(gè)擴(kuò)展插口27-1至27-n的擴(kuò)展總線26和一連接到擴(kuò)展插口27-1的總線主控器28?？刂破?2是個(gè)連接到一CPU總線30和系統(tǒng)總線32上的雙端口控制器。微處理器10與緩沖器34之間連接有數(shù)據(jù)總線30D，接口18與緩沖器35之間則連接有數(shù)據(jù)總線32D。緩沖器34和35由存儲(chǔ)器總線36的數(shù)據(jù)總線36D連接到存儲(chǔ)器14。應(yīng)該指出，總線26、30、32和36的地址、控制和數(shù)據(jù)總線分別采用其各自的后綴A、C和D命名。
除下面即將談到的控制器12的某些細(xì)節(jié)和操作方式外，本系統(tǒng)是按周知的原理構(gòu)成并采用有許多資料證明、市面上出售的器件的，因而為理解本發(fā)明所需要的有關(guān)細(xì)節(jié)在這里不再贅述。應(yīng)該理解的是，為使說(shuō)明簡(jiǎn)明起見(jiàn)，這里都沒(méi)有畫(huà)出通常數(shù)據(jù)處理系統(tǒng)中應(yīng)有的許多配套器件和其它器件。
到此為止所述的系統(tǒng)中，存儲(chǔ)器14可由微處理器10、DMA控制器24或總線主控器28存取。鑒于各這類器件的存儲(chǔ)器存取都是類似的，因而下面僅說(shuō)明處理器10如何對(duì)存儲(chǔ)器14進(jìn)行存取。熟悉本技術(shù)領(lǐng)域的人士都知道其它器件也能以類似的方式訪問(wèn)存儲(chǔ)器。
此外，大家都知道，存儲(chǔ)器有許多不同的配置方式，但為舉例說(shuō)明本發(fā)明的內(nèi)容，我們假設(shè)存儲(chǔ)器14的最大容量為8個(gè)32位寬的SIMM，各SIMM具有一個(gè)或兩個(gè)存儲(chǔ)體，各存儲(chǔ)體的容量為1或4兆字節(jié)，且能以30-100毫微秒的RAS速率工作。通過(guò)使用擴(kuò)展總線可以增設(shè)輔助存儲(chǔ)器。
圖6示出了如何將本發(fā)明結(jié)合到存儲(chǔ)器控制器12中。地址總線120接收來(lái)自總線30的存儲(chǔ)體地址(圖5)并將該地址輸入譯碼器116和118中。各譯碼器的輸出端接到邏輯電路42的各輸入端，邏輯電路42則包括MUX 134和136以及“與”電路140。輸入/輸出端口40包含寄存器132。當(dāng)初始配置系統(tǒng)且使用者確定了系統(tǒng)在直接存取方式還是交叉存取方式工作時(shí)，寄存器132中的控制信號(hào)就借助訪問(wèn)該端口并在寄存器中書(shū)寫(xiě)適當(dāng)?shù)腄/L信號(hào)加以設(shè)定。在正常情況下，系統(tǒng)一旦設(shè)定以某給定存取方式工作，就保持處于這種存儲(chǔ)方式。連入寄存器132是為將方式控制信號(hào)D/L傳送到邏輯電路42上?？刂破?2還包括狀態(tài)機(jī)44，狀態(tài)機(jī)44根據(jù)來(lái)自總線30的微處理器的地址和控制信號(hào)給邏輯電路42提供定時(shí)信號(hào)，使適當(dāng)?shù)拇鎯?chǔ)器工作信號(hào)(包括RAS信號(hào))傳送到存儲(chǔ)器14中，以訪問(wèn)包含在編址存儲(chǔ)器存儲(chǔ)單元中的存儲(chǔ)體。
雖然上面是就1兆SIMM來(lái)介紹本發(fā)明的，一其中它具有這樣的好處，即可用單一的“與”電路代替一八級(jí)譯碼器一但通過(guò)增加譯碼器的復(fù)雜程度還可以進(jìn)一步增加上述優(yōu)點(diǎn)，使其可以處理各種大小的SIMM和各種起始地址。
熟悉本技術(shù)領(lǐng)域的人士都知道，在不脫離本發(fā)明在本說(shuō)明書(shū)所附的權(quán)利要求書(shū)中所規(guī)定的范圍的前提下是可以對(duì)本發(fā)明的各步驟和各部分的細(xì)節(jié)和配置方式進(jìn)行種種修改的。
權(quán)利要求
1.一種數(shù)據(jù)處理系統(tǒng)，包括一微處理器；一存儲(chǔ)器，包括至少兩個(gè)存儲(chǔ)體，各存儲(chǔ)體具有預(yù)定數(shù)量可編址的存儲(chǔ)單元，且可由包括RAS信號(hào)在內(nèi)的控制信號(hào)加以訪問(wèn)；一存儲(chǔ)器控制器，用以控制對(duì)所述存儲(chǔ)器的存儲(chǔ)過(guò)程；和一總線，連接在所述微處理與所述存儲(chǔ)器控制器之間，所述總線包括地址、數(shù)據(jù)和控制線路；所述微處理器工作時(shí)通過(guò)將各地址信號(hào)安置在所述地址線路上來(lái)啟動(dòng)存儲(chǔ)器存取，且各控制信號(hào)確定所述控制線路上的讀/寫(xiě)操作；其特征在于，所述存儲(chǔ)器控制器包括多個(gè)存儲(chǔ)體地址譯碼器，連接到所述地址線路上，所述譯碼器有兩個(gè)與所述各存儲(chǔ)器有聯(lián)系，各譯碼器根據(jù)對(duì)所述地址線路上地址譯碼當(dāng)處于所述有關(guān)存儲(chǔ)體的存儲(chǔ)單元范圍中時(shí)產(chǎn)生一存儲(chǔ)體選擇信號(hào)。一信號(hào)邏輯電路，其各輸入端連接到所述兩個(gè)譯碼器上，以便從該譯碼器接收所述存儲(chǔ)體選擇信號(hào)，并在所述存儲(chǔ)體選擇信號(hào)兩者均為無(wú)效時(shí)產(chǎn)生無(wú)效的輸出信號(hào)，所述邏輯電路還可以在工作時(shí)在所述存儲(chǔ)體選擇信號(hào)其中有一個(gè)為有效時(shí)產(chǎn)生有效輸出信號(hào)；和存取方式控制裝置，連接到所述邏輯電路和所述兩個(gè)譯碼器的輸出端上，所述存取方式控制裝置有選擇地設(shè)定，使其在直接存取方式或交叉存取方式下工作，當(dāng)所述存取方式控制裝置工作時(shí)，當(dāng)設(shè)定到處于直接存取方式時(shí)，根據(jù)來(lái)自所述解碼器之一的存儲(chǔ)體選擇信號(hào)產(chǎn)生單RAS信號(hào)，當(dāng)所述存取方式控制裝置設(shè)定到使其處于交叉存取方式時(shí)，根據(jù)來(lái)自所述邏輯電路的有效信號(hào)產(chǎn)生兩個(gè)RAS信號(hào)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于;所述邏輯電路是個(gè)“與”電路。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述存取方式控制裝置包括一寄存器，用以存儲(chǔ)限定所述存儲(chǔ)器控制器將在直接存取方式還是在交叉存取方式工作的控制信號(hào);多路轉(zhuǎn)換裝置，連接到所述各譯碼器、所述邏輯電路和所述寄存器的各輸入端上，且工作時(shí)當(dāng)所述控制信號(hào)為直接存取方式設(shè)定時(shí)在其中一個(gè)輸出端上產(chǎn)生第一信號(hào)，當(dāng)所述控制信號(hào)為交叉存取方式設(shè)定時(shí)產(chǎn)生第二信號(hào);和定時(shí)裝置，連接到所述多路轉(zhuǎn)換裝置和所述存儲(chǔ)體上，用產(chǎn)生包括RAS信號(hào)在內(nèi)的存儲(chǔ)器周期信號(hào)以訪問(wèn)所述各存儲(chǔ)體，所述定時(shí)裝置可使其工作得在其處于直接存取方式工作時(shí)根據(jù)接收的所述第一信號(hào)僅為其中一個(gè)所述存儲(chǔ)體產(chǎn)生一單一的RAS信號(hào)，所述定時(shí)裝置可使其工作得在其處于交叉存取方式工作時(shí)根據(jù)接收的所述第二信號(hào)為兩個(gè)存儲(chǔ)體產(chǎn)生兩個(gè)RAS信號(hào)。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，輸入/輸出端口，所述寄存器為所述端口的一部分，且在將所述控制信號(hào)寫(xiě)到所述端口過(guò)程中是可調(diào)定的。
5.一種數(shù)據(jù)處理系統(tǒng)，具有一存儲(chǔ)器和一用以訪問(wèn)所述存儲(chǔ)器的微處理器，所述存儲(chǔ)器具有多個(gè)存儲(chǔ)體，各存儲(chǔ)體包括多個(gè)存儲(chǔ)單元，各存儲(chǔ)體的所述各存儲(chǔ)單元具有特定范圍的地址，所述范圍是相鄰接的，所述存儲(chǔ)器可根據(jù)所述微處理器的輸出控制和地址信號(hào)加以訪問(wèn)，其特征在于，其中一個(gè)控制器，該控制器包括多個(gè)存儲(chǔ)體地址譯碼器，適宜接收來(lái)自所述微處理器的地址，并根據(jù)存儲(chǔ)體包含的已編址的存儲(chǔ)單元產(chǎn)生第一存儲(chǔ)體選擇信號(hào);一單一邏輯電路，連接到所述譯碼器中的兩譯碼器上，且工作時(shí)根據(jù)接收的所述第一存儲(chǔ)選擇信號(hào)中的一個(gè)有效信號(hào)產(chǎn)生第二存儲(chǔ)體選擇信號(hào);和存取方式控制裝置，連接到所述邏輯電路和所述兩譯碼器上，所述存取方式控制裝置有選擇地調(diào)定，使其在直接存取方式下或交叉存取方式下工作，所述存取方式控制裝置能使其工作得使其調(diào)定到直接存取方式工作時(shí)根據(jù)來(lái)自其中一個(gè)所述譯碼器的存儲(chǔ)體選擇信號(hào)產(chǎn)生RAS信號(hào)，所述存取方式控制裝置在將其調(diào)定到交叉存取方式時(shí)能使其工作得根據(jù)來(lái)自所述邏輯電路的有效輸出產(chǎn)生兩個(gè)RAS信號(hào)。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述邏輯電路是個(gè)“與”電路。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，所述存取方式控制裝置包括一寄存器，用以存儲(chǔ)限定所述存儲(chǔ)器控制器將在直接存取還是在交叉存取方式工作的控制信號(hào);多路轉(zhuǎn)換裝置，連接到所述各譯碼器的輸出端，所述邏輯電路和所述寄存器能使其工作得在所述控制器信號(hào)為直接存取方式而調(diào)定時(shí)在其中一個(gè)輸出端上產(chǎn)生第一信號(hào)，在所述控制信號(hào)為交叉存取方式而調(diào)定時(shí)在其一個(gè)輸出端上產(chǎn)生第二信號(hào);和定時(shí)裝置，連接到所述多路轉(zhuǎn)換裝置和所述存儲(chǔ)體上，用以產(chǎn)生包括RAS信號(hào)在內(nèi)的存儲(chǔ)器周期信號(hào)，以訪問(wèn)所述存儲(chǔ)體，所述定時(shí)裝置能其工作得使其處于直接存取方式工作時(shí)根據(jù)接收所述第一第信號(hào)只為其中一個(gè)所述存儲(chǔ)體產(chǎn)生RAS信號(hào)，所述定時(shí)裝置還能使其工作得在其處于交叉存取方式下工作時(shí)根據(jù)接收所述第二信號(hào)為兩存儲(chǔ)體產(chǎn)生兩個(gè)RAS信號(hào)。
8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)處理系統(tǒng)，其特征在于;輸入/輸出端口，所述存儲(chǔ)器為所述端口的一部分，且可在將所述控制信號(hào)寫(xiě)到所述端口時(shí)加以調(diào)定。
全文摘要
一種數(shù)據(jù)處理系統(tǒng)，包括一處理器，用以在直接存取方式或交叉存取方式下訪問(wèn)一存儲(chǔ)器。該存儲(chǔ)器包括至少兩個(gè)存儲(chǔ)體和兩個(gè)為存儲(chǔ)器地址譯碼的譯碼器。該譯碼器產(chǎn)生存儲(chǔ)器體選擇信號(hào)。在直接存取方式下，譯碼器的輸出是根據(jù)哪一個(gè)存儲(chǔ)體處于編址狀態(tài)而產(chǎn)生的。在交叉存取方式下，兩譯碼器輸出經(jīng)過(guò)邏輯“與”運(yùn)算來(lái)選擇包括所選存儲(chǔ)體的地址范圍的兩個(gè)存儲(chǔ)體。
文檔編號(hào)G11C8/12GK1060731SQ9110858
公開(kāi)日1992年4月29日 申請(qǐng)日期1991年8月30日 優(yōu)先權(quán)日1990年10月1日
發(fā)明者A·阿爾德雷吉亞, D·C·克羅默, R·M·斯塔特斯 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司