對(duì)存儲(chǔ)器控制器進(jìn)行讀訓(xùn)練的制作方法
【技術(shù)領(lǐng)域】
[0001]在此描述的實(shí)施例一般地涉及存儲(chǔ)器系統(tǒng)，在所述存儲(chǔ)器系統(tǒng)中存儲(chǔ)器控制器通過(guò)單個(gè)通道或總線與多個(gè)存儲(chǔ)器模塊進(jìn)行通信，所述存儲(chǔ)器模塊具有與耦合到該通道和存儲(chǔ)器控制器的插槽兼容的引腳布局。
【背景技術(shù)】
[0002]存儲(chǔ)器控制器管理處理器與一個(gè)或多個(gè)存儲(chǔ)器模塊之間在接口或總線上的數(shù)據(jù)流。存儲(chǔ)器控制器包含對(duì)存儲(chǔ)器模塊進(jìn)行讀寫以及對(duì)存儲(chǔ)在DRAM中的數(shù)據(jù)進(jìn)行刷新所需的邏輯。其實(shí)現(xiàn)為單個(gè)芯片。存儲(chǔ)器控制器支持耦合到通道的多個(gè)存儲(chǔ)器模塊所使用的協(xié)議，例如電子器件工程聯(lián)合委員會(huì)(JH)EC)第三代雙倍數(shù)據(jù)速率(DDR3)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)協(xié)議。
[0003]在對(duì)存儲(chǔ)器使用接口之前，存儲(chǔ)器控制器必須通過(guò)調(diào)整存儲(chǔ)器控制器將激活以從存儲(chǔ)器模塊采樣讀數(shù)據(jù)的定時(shí)，來(lái)配置存儲(chǔ)器模塊的操作。單個(gè)對(duì)齊設(shè)備，例如相位插值器，被存儲(chǔ)器控制器控制以產(chǎn)生時(shí)鐘相位信息，并響應(yīng)于相位控制信號(hào)和具有不同確定相位的參考信號(hào)來(lái)對(duì)齊數(shù)據(jù)采樣信號(hào)以在讀數(shù)據(jù)將被發(fā)送的中心處或數(shù)據(jù)眼采樣讀數(shù)據(jù)中心。
【附圖說(shuō)明】
[0004]實(shí)施例通過(guò)舉例的方式并參考附圖進(jìn)行說(shuō)明，附圖并非按比例繪制，其中相似的參考數(shù)字指代相似的元件。
[0005]圖1示出了具有存儲(chǔ)器系統(tǒng)的系統(tǒng)的實(shí)施例。
[0006]圖2示出了存儲(chǔ)器模塊的實(shí)施例。
[0007]圖3示出了存儲(chǔ)器控制器和存儲(chǔ)器模塊之間的總線接口的實(shí)施例。
[0008]圖4是執(zhí)行細(xì)讀訓(xùn)練來(lái)調(diào)整相位插值器以產(chǎn)生采樣信號(hào)的操作的實(shí)施例。
[0009]圖5示出了執(zhí)行粗讀訓(xùn)練來(lái)確定讀數(shù)據(jù)被接收時(shí)的讀偏移量的操作的實(shí)施例。
[0010]圖6示出了在正常讀操作期間執(zhí)行相位插值器訓(xùn)練的操作的實(shí)施例。
【具體實(shí)施方式】
[0011]通過(guò)存儲(chǔ)器接口，存儲(chǔ)器模塊將選通信號(hào)連同數(shù)據(jù)信號(hào)發(fā)送到存儲(chǔ)器控制器，在那里存儲(chǔ)器控制器處理選通信號(hào)以確定何時(shí)開(kāi)啟接收器并讀取數(shù)據(jù)。然后存儲(chǔ)器控制器可使用其他過(guò)程來(lái)確定在何處采樣讀數(shù)據(jù)以讀取，例如使用相位插值器。
[0012]所描述的實(shí)施例提供技術(shù)以執(zhí)行細(xì)讀訓(xùn)練，后面跟隨粗讀訓(xùn)練，然后是高級(jí)讀訓(xùn)練，從而在正常讀操作期間調(diào)整相位插值器。所描述的實(shí)施例為存儲(chǔ)器模塊提供邊帶信號(hào)通路以返回存儲(chǔ)器控制器用來(lái)調(diào)整相位插值器的信號(hào)。并且，存儲(chǔ)器控制器提供存儲(chǔ)器模塊信號(hào)模式(pattern)，存儲(chǔ)器模塊通過(guò)總線上與數(shù)據(jù)和命令總線線路分離的邊帶信號(hào)通路返回該存儲(chǔ)器模塊信號(hào)模式，供存儲(chǔ)器控制器用于確定何時(shí)開(kāi)啟接收器以對(duì)返回的讀數(shù)據(jù)進(jìn)行采樣的讀偏移量定時(shí)。
[0013]在下面的描述中，為了提供對(duì)本發(fā)明更透徹的理解，闡述了大量特定細(xì)節(jié)，例如邏輯實(shí)現(xiàn)、操作碼、指定操作數(shù)的裝置、資源分割/共享/復(fù)制實(shí)現(xiàn)、系統(tǒng)組件的類型和相互關(guān)系以及邏輯劃分/整合選擇。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以不用這些特定細(xì)節(jié)實(shí)施本發(fā)明。在其他實(shí)例中，為了避免混淆本發(fā)明，沒(méi)有詳細(xì)地示出控制結(jié)構(gòu)、門級(jí)電路和全套軟件指令序列。根據(jù)所包含的說(shuō)明，無(wú)需過(guò)度實(shí)驗(yàn)，本領(lǐng)域技術(shù)人員將能夠?qū)崿F(xiàn)適當(dāng)?shù)墓?huì)K。
[0014]說(shuō)明中的指代“一個(gè)實(shí)施例”、“實(shí)施例”、“示例實(shí)施例”等，表示所描述的實(shí)施例可以包括特別的特征、結(jié)構(gòu)或特性，但是每個(gè)實(shí)施例可不必定包括該特別的特征、結(jié)構(gòu)或特性。并且，這樣的短語(yǔ)并不必定指代相同的實(shí)施例。
[0015]在下面的說(shuō)明書和權(quán)利要求書中，可能用到術(shù)語(yǔ)“耦合”和“連接”以及它們的衍生詞。應(yīng)當(dāng)理解，這些術(shù)語(yǔ)并非作為彼此的同義詞?！榜詈稀庇糜诒硎究赡芑蚩赡懿槐舜酥苯游锢砘螂娦越佑|的兩個(gè)或多個(gè)元件，彼此協(xié)作或交互?！斑B接”用于表示在兩個(gè)或多個(gè)彼此耦合的元件之間建立通信。某些實(shí)施例涉及存儲(chǔ)器設(shè)備電子組件。實(shí)施例包括設(shè)備和形成電子組件的方法。
[0016]圖1示出了計(jì)算系統(tǒng)100的實(shí)施例，計(jì)算系統(tǒng)100包括典型地安裝在母板上的一個(gè)或多個(gè)處理器102、存儲(chǔ)器控制器104和多個(gè)存儲(chǔ)器模塊200a、200b。處理器102可包括中央處理單元、多核處理器。存儲(chǔ)器控制器104，響應(yīng)于來(lái)自處理器102的存儲(chǔ)器存取請(qǐng)求，經(jīng)由總線108與多個(gè)存儲(chǔ)器模塊200a、200b通信，總線108也稱之為通道、總線接口等，其中存儲(chǔ)器模塊200a、200b 二者分別地和獨(dú)立地連接到相同的總線108。存儲(chǔ)器控制器104可包括控制器邏輯110，控制器邏輯110包含:被執(zhí)行以實(shí)現(xiàn)操作的代碼或邏輯;相位插值器112，用于接收輸入定時(shí)信號(hào)并產(chǎn)生與所接收的讀數(shù)據(jù)信號(hào)的數(shù)據(jù)眼對(duì)齊的插值采樣信號(hào);線性反饋移位寄存器(LFSR) 114，用于產(chǎn)生在粗和高級(jí)讀訓(xùn)練階段使用的隨機(jī)讀標(biāo)識(shí)符；以及訓(xùn)練寄存器116，用于存儲(chǔ)訓(xùn)練操作期間使用的值。
[0017]在圖1的實(shí)施例中，存儲(chǔ)器模塊200a、200b安裝在系統(tǒng)100母板上的插槽或存儲(chǔ)器插座中。存儲(chǔ)器模塊200a、200b可包括相同或不同類型的存儲(chǔ)器模塊，這些存儲(chǔ)器模塊具有和母板上的存儲(chǔ)器插槽中的引腳排列兼容的引腳排列。并且，存儲(chǔ)器模塊可支持相同或不同的存儲(chǔ)器協(xié)議，例如第四代雙倍數(shù)據(jù)速率(DDR4)協(xié)議和其他協(xié)議。盡管僅示出了兩個(gè)存儲(chǔ)器模塊200a、200b，可以有多個(gè)存儲(chǔ)器模塊。
[0018]存儲(chǔ)器模塊200a、200b中的每個(gè)分別在存儲(chǔ)器模塊200a、200b的一邊或兩邊包括存儲(chǔ)器芯片202a、204a、206a、208a和202b、204b、206b、208b以存儲(chǔ)數(shù)據(jù)。位于存儲(chǔ)器模塊包裝200a、200b—邊或兩邊上的存儲(chǔ)器芯片，例如DRAM芯片，包括存儲(chǔ)正在被處理器102使用的數(shù)據(jù)的存儲(chǔ)元件。
[0019]每個(gè)存儲(chǔ)器模塊200a、200b可包括存儲(chǔ)器模塊控制器210a、210b用于與存儲(chǔ)器控制器104協(xié)調(diào)存儲(chǔ)器管理和存取操作。存儲(chǔ)器控制器104包括邏輯，例如邏輯110，用于關(guān)于連接到總線108的存儲(chǔ)器模塊200a、200b管理讀訓(xùn)練操作、讀寫操作和存儲(chǔ)器管理操作，并將處理器2接口到存儲(chǔ)器模塊200a、200b。存儲(chǔ)器控制器104和/或存儲(chǔ)器模塊200a、200b可以與處理器102集成，或者如圖1所示在系統(tǒng)100母板上與處理器102分離的邏輯中實(shí)現(xiàn)。
[0020]系統(tǒng)100母板可包括與不同類型的存儲(chǔ)器芯片兼容的存儲(chǔ)器插座，以允許支持不同類型的存儲(chǔ)器設(shè)備的不同類型的存儲(chǔ)器模塊200a、200b，所述不同類型的存儲(chǔ)器設(shè)備支持不同的存儲(chǔ)器協(xié)議，只要不同類型的存儲(chǔ)器模塊200a、200b與存儲(chǔ)器插座中的引腳架構(gòu)兼容。
[0021]在一個(gè)實(shí)施例中，存儲(chǔ)器模塊200a、200b可包括相同或不同類型的雙倍數(shù)據(jù)速率同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DDR SDRAM)存儲(chǔ)器模塊，例如LPDDR，雙列直插式存儲(chǔ)器模塊(DI麗)，例如無(wú)緩沖DI麗(UDMM)、低負(fù)載雙列直插式存儲(chǔ)器模塊(LRDMM)、小型雙列直插式存儲(chǔ)器模塊(SODHM)等。存儲(chǔ)器模塊200a、200b可實(shí)現(xiàn)各種形式的存儲(chǔ)器，包括，但不限于，NAND(快閃)存儲(chǔ)器，鐵電隨機(jī)存取存儲(chǔ)器(FeTRAM)，基于納米線的非易失性存儲(chǔ)器，三維(3D)交叉點(diǎn)存儲(chǔ)器例如相變存儲(chǔ)器(PCM)，結(jié)合憶阻器技術(shù)的存儲(chǔ)器，磁阻隨機(jī)存取存儲(chǔ)器(MRAM)，自旋轉(zhuǎn)移力矩(STT)-MRAM等。
[0022]圖2提供了存儲(chǔ)器模塊200，例如存儲(chǔ)器模塊200a、200b，的實(shí)施例更詳細(xì)的情況，比如包括執(zhí)行存儲(chǔ)器模塊操作和與存儲(chǔ)器控制器104交互的存儲(chǔ)器模塊控制器210。存儲(chǔ)器模塊200可包括存儲(chǔ)器模塊控制器210中的方式寄存器(mode regiSter)212、用來(lái)為存儲(chǔ)器芯片202、204、206、208緩沖讀寫數(shù)據(jù)的讀緩沖器214和寫緩沖器216，其中方式寄存器212具有可使用方式寄存器集合(MRS)命令進(jìn)行配置的數(shù)據(jù)。緩沖器214、216可在存儲(chǔ)器模塊控制器210內(nèi)部或者在存儲(chǔ)器模塊200中存儲(chǔ)器模塊控制器210外部的電路中實(shí)現(xiàn)。在進(jìn)一步的實(shí)施例中，方式寄存器212可在存儲(chǔ)器芯片202、204、206、208中實(shí)現(xiàn)。
[0023]實(shí)現(xiàn)存儲(chǔ)器模塊控制器210和存儲(chǔ)器控制器104操作的代碼或邏輯可實(shí)現(xiàn)為加載到存儲(chǔ)器中并由處理器執(zhí)行的計(jì)算機(jī)可讀代碼，或者可被編碼在硬件邏輯中，例如在專用