對(duì)相關(guān)申請(qǐng)的交叉引用

要求于2015年12月7日向韓國知識(shí)產(chǎn)權(quán)局提交的第10-2015-0173273號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán)，該韓國專利申請(qǐng)的公開內(nèi)容通過引用整體并入于此。

本文的發(fā)明構(gòu)思涉及半導(dǎo)體存儲(chǔ)器，并且更具體地，涉及非易失性存儲(chǔ)器設(shè)備及其操作方法。

背景技術(shù)：

存儲(chǔ)設(shè)備可以指代在諸如計(jì)算機(jī)、智能電話、智能平板設(shè)備等的主機(jī)設(shè)備的控制下存儲(chǔ)數(shù)據(jù)的任何設(shè)備。硬盤驅(qū)動(dòng)(hdd)是能夠在磁盤上存儲(chǔ)數(shù)據(jù)的存儲(chǔ)設(shè)備。固態(tài)驅(qū)動(dòng)(sdd)、存儲(chǔ)卡等是能夠在半導(dǎo)體存儲(chǔ)器——具體地，非易失性存儲(chǔ)器——中存儲(chǔ)數(shù)據(jù)的存儲(chǔ)設(shè)備的示例。

非易失性存儲(chǔ)器的示例包括只讀存儲(chǔ)器(rom)、可編程rom(prom)、電可編程rom(eprom)、電可擦除可編程rom(eeprom)、閃速存儲(chǔ)器設(shè)備、相變r(jià)am(pram)、磁ram(mram)、電阻性ram(pram)、鐵電ram(fram)等。

隨著半導(dǎo)體制造技術(shù)的發(fā)展，與存儲(chǔ)設(shè)備通信的主機(jī)設(shè)備——諸如，計(jì)算機(jī)、智能電話、智能平板設(shè)備等——的操作速度持續(xù)提高。在存儲(chǔ)設(shè)備中所使用的以及被主機(jī)設(shè)備使用的內(nèi)容的容量(volume)持續(xù)增加。由于這些原因，對(duì)于具有提高的操作速度的存儲(chǔ)設(shè)備的需求持續(xù)地呈上升趨勢(shì)。

隨著半導(dǎo)體制造技術(shù)的發(fā)展，存儲(chǔ)設(shè)備的整合程度和容量持續(xù)增加。這樣高度的整合使得可以降低存儲(chǔ)設(shè)備的制造成本。然而，高度的整合使得存儲(chǔ)設(shè)備的尺寸縮減和結(jié)構(gòu)改變成為必然。結(jié)果，已經(jīng)出現(xiàn)了損壞在存儲(chǔ)設(shè)備中所存儲(chǔ)的數(shù)據(jù)的各種新的問題和難題，從而降低了存儲(chǔ)設(shè)備可靠性。尋求能夠提高存儲(chǔ)設(shè)備的可靠性的方法和設(shè)備。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明構(gòu)思的實(shí)施例提供了一種具有提高的速度和可靠性的非易失性存儲(chǔ)器設(shè)備及其操作方法。

本發(fā)明構(gòu)思的實(shí)施例提供了一種非易失性存儲(chǔ)器設(shè)備，包括：存儲(chǔ)單元陣列，包括多個(gè)存儲(chǔ)單元；行譯碼器電路，通過多個(gè)字線連接到存儲(chǔ)單元陣列并且被配置為在讀操作期間向所選擇的字線施加讀電壓；以及頁面緩沖器電路，通過位線連接到存儲(chǔ)單元陣列。在關(guān)于連接到所選擇的字線的存儲(chǔ)單元的n個(gè)邏輯頁面(n為正整數(shù))中的每個(gè)所執(zhí)行的讀操作期間，行譯碼器電路被配置為向所選擇的字線施加鄰近的n個(gè)讀電壓當(dāng)中的一讀電壓，而不向所選擇的字線施加鄰近的n個(gè)讀電壓當(dāng)中的其他讀電壓。鄰近的n個(gè)讀電壓包括讀電壓當(dāng)中的第二高的讀電壓。

本發(fā)明構(gòu)思的實(shí)施例提供了一種非易失性存儲(chǔ)器設(shè)備，包括：存儲(chǔ)單元陣列，包括多個(gè)存儲(chǔ)單元；行譯碼器電路，通過多個(gè)字線連接到存儲(chǔ)單元陣列，以及被配置為在編程操作期間向所選擇的字線施加編程電壓并且在驗(yàn)證操作期間向所選擇的字線施加讀電壓。頁面緩沖器電路通過位線連接到存儲(chǔ)單元陣列。頁面緩沖器電路包括分別地連接到位線的頁面緩沖器。每個(gè)頁面緩沖器被配置為：在編程操作期間，基于要被寫入存儲(chǔ)單元的n個(gè)比特(n為正整數(shù))來向位線當(dāng)中的各自不同的第一位線施加電壓，并且在驗(yàn)證操作期間，基于各自不同的第一位線的電壓變化來選擇性地對(duì)n個(gè)位線進(jìn)行更新。當(dāng)在驗(yàn)證操作期間鄰近的電平(level)的n個(gè)驗(yàn)證電壓被順序地施加到所選擇的字線的同時(shí)，對(duì)存儲(chǔ)通過n個(gè)比特所形成的比特模式當(dāng)中的n個(gè)比特模式的頁面緩沖器當(dāng)中的第一頁面緩沖器進(jìn)行更新。在第一頁面緩沖器中所存儲(chǔ)的n個(gè)比特模式中，從最低有效位(lsb)到最高有效位(msb)中的同一位置的比特根據(jù)施加n個(gè)驗(yàn)證電壓的順序而具有單一轉(zhuǎn)變點(diǎn)或不具有轉(zhuǎn)變點(diǎn)。n個(gè)驗(yàn)證電壓包括第二高的驗(yàn)證電壓。

本發(fā)明構(gòu)思的實(shí)施例提供了一種操作非易失性存儲(chǔ)器設(shè)備的方法，該方法包括：在非易失性存儲(chǔ)器設(shè)備處接收n個(gè)頁面數(shù)據(jù)，并且通過使用n個(gè)頁面數(shù)據(jù)來將非易失性存儲(chǔ)器設(shè)備的存儲(chǔ)單元編程到擦除狀態(tài)以及第一編程狀態(tài)至第(2ⁿ-1)編程狀態(tài)。與擦除狀態(tài)以及第一編程狀態(tài)至第2ⁿ-1編程狀態(tài)相對(duì)應(yīng)的n個(gè)頁面數(shù)據(jù)當(dāng)中的每個(gè)頁面數(shù)據(jù)的比特值的比特流具有小于或等于上限的數(shù)量的轉(zhuǎn)變點(diǎn)，該上限與封頂值2ⁿ/n相對(duì)應(yīng)。比特值的比特流在包括彼此鄰近的n個(gè)編程狀態(tài)的區(qū)域中具有單一轉(zhuǎn)變點(diǎn)或不具有轉(zhuǎn)變點(diǎn)。彼此鄰近的n個(gè)編程狀態(tài)包括第2ⁿ-2個(gè)編程狀態(tài)。

附圖說明

參考附圖、根據(jù)下面的說明，以上和其他目的和特征將變得明顯，其中，除非另外指明，否則貫穿附圖相同的附圖標(biāo)記指代相同的部件，并且在附圖中，

圖1示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備的框圖；

圖2示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)塊的電路圖；

圖3示出了當(dāng)存儲(chǔ)單元mc被編程時(shí)存儲(chǔ)單元mc的閾值電壓及其邏輯狀態(tài)的圖；

圖4示出了由于保持(retention)問題圖3的閾值電壓分布的改變的圖；

圖5示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中對(duì)存儲(chǔ)單元進(jìn)行編程的示例；

圖6示出了與編程操作相關(guān)聯(lián)的閾值電壓分布和比特流；

圖7示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的頁面緩沖器電路的框圖；

圖8示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中非易失性存儲(chǔ)器設(shè)備執(zhí)行編程操作的方法的流程圖；

圖9示出了在其中根據(jù)圖8的編程方法來執(zhí)行編程操作的示例；

圖10示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中執(zhí)行非易失性存儲(chǔ)器設(shè)備的讀操作的方法的流程圖；

圖11示出了圖10的讀操作的示例的圖；

圖12示出了支持參考圖6、圖8和圖9所描述的編程操作以及參考圖5、圖10和圖11所描述的讀操作的比特模式和比特流的圖；

圖13示出了根據(jù)圖12的比特模式和比特流所執(zhí)行的讀操作的示例；

圖14示出了支持參考圖6、圖8和圖9所描述的編程操作以及參考圖5、圖10和圖11所描述的讀操作的比特模式和比特流的應(yīng)用；

圖15示出了根據(jù)圖14的比特模式和比特流所執(zhí)行的編程操作的示例的圖；

圖16示出了根據(jù)圖14的比特模式和比特流所執(zhí)行的讀操作的示例的圖；

圖17示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中非易失性存儲(chǔ)器設(shè)備選擇操作模式的方法的流程圖；

圖18示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)設(shè)備的框圖；

圖19示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)設(shè)備的操作方法的流程圖；

圖20示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的控制器的框圖；以及

圖21示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的計(jì)算設(shè)備的框圖。

具體實(shí)施方式

圖1示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備110的框圖。參考圖1，非易失性存儲(chǔ)器設(shè)備110包括存儲(chǔ)單元陣列111、行譯碼器電路113、頁面緩沖器電路115、通過/失敗檢查電路pfc116、數(shù)據(jù)輸入/輸出電路117以及控制邏輯電路119。

存儲(chǔ)單元陣列111可以包括多個(gè)存儲(chǔ)塊blk1至blkz。存儲(chǔ)塊blk1至blkz中的每個(gè)可以包括多個(gè)存儲(chǔ)單元。存儲(chǔ)塊blk1至blkz中的每個(gè)可以通過至少一個(gè)串選擇線ssl、多個(gè)字線wl以及至少一個(gè)接地選擇線gsl連接到行譯碼器電路113。存儲(chǔ)塊blk1至blkz中的每個(gè)可以通過多個(gè)位線bl連接到頁面緩沖器電路115。存儲(chǔ)塊blk1至blkz可以公共地連接到多個(gè)位線bl。存儲(chǔ)塊blk1至blkz中的存儲(chǔ)單元可以具有相同的結(jié)構(gòu)。

在實(shí)施例中，存儲(chǔ)塊blk1至blkz中的每個(gè)可以是擦除操作的單位。存儲(chǔ)單元陣列111中的存儲(chǔ)單元可以被存儲(chǔ)塊擦除。一存儲(chǔ)塊中的存儲(chǔ)單元可以被同時(shí)擦除。在其他實(shí)施例中，每個(gè)存儲(chǔ)塊可以被分割為多個(gè)子塊，并且可以通過以子塊為單位來完成擦除。

在實(shí)施例中，存儲(chǔ)塊blk1至blkz中的每個(gè)可以包括通過塊地址來區(qū)分的物理存儲(chǔ)空間。字線wl中的每個(gè)可以與通過行地址來區(qū)分的物理存儲(chǔ)空間相對(duì)應(yīng)。位線bl中的每個(gè)可以與通過列地址來區(qū)分的物理存儲(chǔ)空間相對(duì)應(yīng)。

在實(shí)施例中，每個(gè)存儲(chǔ)塊可以包括多個(gè)物理頁面，多個(gè)物理頁面中的每個(gè)包括多存儲(chǔ)單元。物理頁面可以指代編程單位。物理頁面的存儲(chǔ)單元可以被同時(shí)編程。物理頁面可以包括兩個(gè)或更多個(gè)邏輯頁面。要被編程到物理頁面的存儲(chǔ)單元中的比特可以構(gòu)成邏輯頁面。要被編程到物理頁面的存儲(chǔ)單元中的第一比特可以構(gòu)成第一邏輯頁面。要被編程到物理頁面的存儲(chǔ)單元中的第k(k為正整數(shù))比特可以構(gòu)成第k邏輯頁面。

行譯碼器電路113可以通過至少一個(gè)接地選擇線gsl、多個(gè)字線wl以及至少一個(gè)串選擇線ssl連接到存儲(chǔ)單元陣列111。行譯碼器電路113可以響應(yīng)于控制邏輯電路119的控制來進(jìn)行操作。行譯碼器113可以對(duì)通過輸入/輸出信道從控制器所接收到的地址進(jìn)行譯碼，并且可以基于譯碼的地址來控制要被施加到至少一個(gè)串選擇線ssl、字線wl以及至少一個(gè)接地選擇線gsl的電壓。

例如，在編程操作期間，行譯碼器電路113可以向根據(jù)地址所選擇的存儲(chǔ)塊中的被選擇的字線施加編程電壓，并且向所選擇的存儲(chǔ)塊中的未被選擇的字線施加通過電壓。在讀操作期間，行譯碼器電路113可以向根據(jù)地址所選擇的存儲(chǔ)塊中的被選擇的字線施加選擇讀電壓，并且向所選擇的存儲(chǔ)塊中的未被選擇的字線施加非選擇讀電壓。在擦除操作期間，行譯碼器電路113可以向根據(jù)地址所選擇的存儲(chǔ)塊中的字線施加擦除電壓(例如，接地電壓，或者其電平與接地電壓的電平相似的低電壓)。

頁面緩沖器電路115可以通過多個(gè)位線bl連接到存儲(chǔ)單元陣列111。頁面緩沖器電路115可以通過多個(gè)數(shù)據(jù)線dl連接到數(shù)據(jù)輸入/輸出電路117。頁面緩沖器電路115可以響應(yīng)于控制邏輯電路119的控制進(jìn)行操作。

在編程操作期間，頁面緩沖器電路115可以存儲(chǔ)要被編程到存儲(chǔ)單元中的數(shù)據(jù)。頁面緩沖器115可以基于所存儲(chǔ)的數(shù)據(jù)向位線bl施加電壓。例如，頁面緩沖器115可以充當(dāng)寫入驅(qū)動(dòng)器。在讀操作或驗(yàn)證讀操作期間，頁面緩沖器電路115可以感測(cè)位線bl上的電壓并且可以存儲(chǔ)所感測(cè)的結(jié)果。例如，頁面緩沖器電路115可以充當(dāng)感測(cè)放大器。

在驗(yàn)證讀操作之后，通過/失敗檢查電路pfc116可以從頁面緩沖器電路115接收所感測(cè)的結(jié)果。通過/失敗檢查電路pfc116可以基于所接收到的所感測(cè)的結(jié)果來將編程的狀態(tài)確定為通過或失敗。例如，在編程驗(yàn)證讀操作期間，頁面緩沖器電路115可以對(duì)接通單元(on-cell)的數(shù)量進(jìn)行計(jì)數(shù)。當(dāng)接通單元的數(shù)量大于或等于閾值時(shí)，通過/失敗檢查電路pfc116可以確定失敗。當(dāng)接通單元的數(shù)量小于閾值時(shí)，通過/失敗檢查電路pfc116可以確定通過。例如，在擦除驗(yàn)證讀操作期間，通過/失敗檢查電路pfc116可以對(duì)關(guān)斷單元(off-cell)的數(shù)量進(jìn)行計(jì)數(shù)。當(dāng)關(guān)斷單元的數(shù)量大于或等于閾值時(shí)，通過/失敗檢查電路pfc116可以確定失敗。當(dāng)關(guān)斷單元的數(shù)量小于或等于閾值時(shí)，通過/失敗檢查電路pfc116可以確定通過。通過/失敗確定結(jié)果可以被傳送到控制邏輯電路119。

數(shù)據(jù)輸入/輸出電路117可以通過多個(gè)數(shù)據(jù)線dl連接到頁面緩沖器電路115。數(shù)據(jù)輸入/輸出電路117可以通過輸入/輸出信道將由頁面緩沖器電路115所讀取的數(shù)據(jù)輸出到控制器，并且可以將通過輸入/輸出信道從控制器所接收到的數(shù)據(jù)傳送到頁面緩沖器電路115。

控制邏輯電路119可以通過輸入/輸出信道從控制器接收命令，并且可以通過控制信道從其接收控制信號(hào)?？刂七壿嬰娐?19可以響應(yīng)于控制信號(hào)接收通過輸入/輸出信道所接收的命令，可以向行譯碼器電路113路由通過輸入/輸出信道所接收到的地址，以及可以向數(shù)據(jù)輸入/輸出電路117路由通過輸入/輸出信道所接收到的數(shù)據(jù)?？刂七壿嬰娐?19可以對(duì)所接收到的命令進(jìn)行譯碼，并且可以基于譯碼的命令來控制非易失性存儲(chǔ)器設(shè)備110。

在控制邏輯電路119的控制下，可以對(duì)于每個(gè)存儲(chǔ)塊的存儲(chǔ)單元執(zhí)行編程操作、擦除操作以及讀操作。編程操作可以包括多個(gè)程序循環(huán)?？梢灾貜?fù)程序循環(huán)，直到編程操作被確定為通過為止。

每個(gè)編程循環(huán)可以包括編程部分和驗(yàn)證部分。在編程部分中，頁面緩沖器電路115可以基于要被編程的數(shù)據(jù)向位線bl施加電壓。例如，接地電壓或者其電平與接地電壓的電平類似的低電壓可以被施加到與其閾值電壓需要增加的存儲(chǔ)單元相對(duì)應(yīng)的位線，并且電源電壓或者其電平與電源電壓的電平類似的正電壓可以被施加到其閾值電壓不需要增加的存儲(chǔ)單元(例如，要被禁止編程的存儲(chǔ)單元)。行譯碼器113可以向連接到所選擇的存儲(chǔ)單元的字線施加編程電壓，并且可以向剩余的字線施加通過電壓。在驗(yàn)證部分中，可以對(duì)在編程部分中所執(zhí)行的編程操作的結(jié)果進(jìn)行驗(yàn)證。驗(yàn)證部分可以包括驗(yàn)證讀操作和通過/失敗確定操作。在驗(yàn)證讀操作期間，頁面緩沖器電路115可以向位線bl或與要被驗(yàn)證的存儲(chǔ)單元相對(duì)應(yīng)的位線施加電源電壓或者其電平與電源電壓的電平類似的正電壓。行譯碼器113可以向連接到要被驗(yàn)證的存儲(chǔ)單元的字線施加驗(yàn)證電壓，并且可以分別地向剩余的字線施加讀通過電壓。驗(yàn)證讀操作的結(jié)果可以通過頁面緩沖器電路115來感測(cè)，并且所感測(cè)的結(jié)果可以被傳送到通過/失敗檢查電路pfc116。在通過/失敗確定操作期間，通過/檢查電路pfc可以基于驗(yàn)證讀操作的結(jié)果來確定編程的通過或失敗。

就操作而言，讀操作可以類似于驗(yàn)證讀操作。在讀操作期間，頁面緩沖器電路115可以向與位線bl或與要被驗(yàn)證的存儲(chǔ)單元相對(duì)應(yīng)的位線施加電源電壓或者其電平與電源電壓的電平類似的正電壓。行譯碼器113可以向連接到要被讀取的存儲(chǔ)單元的字線施加讀電壓，并且可以向剩余的字線施加讀通過電壓。讀操作的結(jié)果可以通過頁面緩沖器電路115來感測(cè)，并且可以通過數(shù)據(jù)輸入/輸出電路117被輸出。

圖2示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)塊blka的電路圖。參考圖2，存儲(chǔ)塊blka包括多個(gè)單元串cs11至cs21以及cs12至cs22。可以沿著行方向和列方向排列多個(gè)單元串cs11至cs21以及cs12至cs22，以構(gòu)成行和列。

例如，沿著行方向所排列的單元串cs11和cs12可以構(gòu)成第一行，而沿著行方向所排列的單元串cs21和cs22可以構(gòu)成第二行。沿著列方向所排列的單元串cs11和cs21可以構(gòu)成第一列，而沿著行方向所排列的單元串cs12和cs22可以構(gòu)成第二列。

每個(gè)單元串可以包括多個(gè)單元晶體管。在每個(gè)單元串中，單元晶體管可以包括接地選擇晶體管gst、存儲(chǔ)單元mc1至mc6以及串選擇晶體管ssta和sstb。每個(gè)單元串中的接地選擇晶體管gst、存儲(chǔ)單元mc1至mc6以及串選擇晶體管ssta和sstb可以堆疊在與以下平面(例如，存儲(chǔ)塊blka的基底上的平面)垂直的高度方向上：在該平面上，沿著行和列來排列單元串cs11至cs21以及cs12至cs22。

每個(gè)單元晶體管可以是電荷捕獲(chargetrap)類型單元晶體管，其閾值電壓根據(jù)在其絕緣層中所捕獲的電荷的量而改變。

最低接地選擇晶體管gst的源極可以公共地連接到公共源極線csl。

在第一行中的單元串cs11和cs12的接地選擇晶體管的控制柵極可以公共地連接到接地選擇線gsl1，而在第二行中的單元串cs11和cs22的接地選擇晶體管gst的控制柵極可以公共地連接到接地選擇線gsl2。即，不同行中的單元串可以連接到不同的接地選擇線。

被放置在從基底(或接地選擇晶體管gst)起相同高度(或次序)處的存儲(chǔ)單元的控制柵極公共地連接到一字線。被放置在不同高度(或次序)處的存儲(chǔ)單元的控制柵極連接到不同的字線wl1至wl6。例如，存儲(chǔ)單元mc1可以公共地連接到字線wl1。存儲(chǔ)單元mc2可以公共地連接到字線wl2。存儲(chǔ)單元mc3可以公共地連接到字線wl3。存儲(chǔ)單元mc4可以公共地連接到字線wl4。存儲(chǔ)單元mc5可以公共地連接到字線wl5。存儲(chǔ)單元mc6可以公共地連接到字線wl6。

不同行中的單元串可以連接到不同的串選擇線。具有相同高度(或次序)的并且屬于同一行的單元串的串選擇晶體管可以連接到相同的串選擇線。具有不同高度(或次序)的并且屬于同一行的單元串的串選擇晶體管可以連接到不同的串選擇線。

在實(shí)施例中，同一行中的單元串的串選擇晶體管可以公共地連接到串選擇線。例如，第一行中的單元串cs11和cs12的串選擇晶體管ssta和sstb可以公共地連接到一串選擇線。第二行中的單元串cs21和cs22的串選擇晶體管ssta和sstb可以公共地連接到一串選擇線。

單元串cs11至cs21以及cs12至cs22的列可以分別地連接到不同的位線bl1和bl2。例如，第一列中的單元串cs11和cs21的串選擇晶體管sstb可以公共地連接到位線bl1。第二列中的單元串cs12和cs22的串選擇晶體管sstb可以公共地連接到位線bl2。

在存儲(chǔ)塊blka中，被放置在相同高度處的每個(gè)平面的存儲(chǔ)單元可以構(gòu)成物理頁面。物理頁面可以指通過其存儲(chǔ)單元mc1至mc6被寫和讀的單位。例如，存儲(chǔ)塊blka的一個(gè)平面可以通過串選擇線ssl1a、ssl1b、ssl2a以及ssl2b來選擇。當(dāng)導(dǎo)通電壓被供給到串選擇線ssl1a和ssl1b并且截止電壓被供給到串選擇線ssl2a和ssl2b時(shí)，在第一平面中的單元串cs11和cs12可以連接到位線bl1和bl2。即，第一平面可以被選擇。當(dāng)導(dǎo)通電壓被供給到串選擇線ssl2a和ssl2b并且截止電壓被供給到串選擇線ssl1a和ssl1b時(shí)，在第二平面中的單元串cs21和cs22可以連接到位線bl1和bl2。即，第二平面可以被選擇。在所選擇的平面中，存儲(chǔ)單元mc的行可以通過字線wl1至wl6來選擇。在所選擇的行中，選擇電壓可以被施加到第二字線wl2，并且非選擇電壓可以被施加到剩余的字線wl1和wl3至wl6。即，與第二平面的第二字線wl2相對(duì)應(yīng)的物理頁面可以通過調(diào)整串選擇線ssl1a、ssl1b、ssl2a和ssl2b以及字線wl1至wl6的電壓來選擇。可以對(duì)于所選擇的物理頁面中的存儲(chǔ)單元mc2來執(zhí)行寫操作或讀操作。

例如，在每個(gè)存儲(chǔ)單元mc處可以寫入兩個(gè)或更多個(gè)比特。邏輯頁面可以包括在屬于物理頁面的存儲(chǔ)單元處寫入的比特。在屬于物理頁面的存儲(chǔ)單元處寫入的第一比特可以構(gòu)成第一邏輯頁面。在屬于物理頁面的存儲(chǔ)單元處寫入的第n個(gè)比特可以構(gòu)成第n邏輯頁面。邏輯頁面可以指根據(jù)其來訪問數(shù)據(jù)的單位。當(dāng)對(duì)于物理頁面執(zhí)行讀操作時(shí)，可以通過邏輯頁面來訪問數(shù)據(jù)。

在實(shí)施例中，物理頁面中的存儲(chǔ)單元可以與至少三個(gè)邏輯頁面相對(duì)應(yīng)。例如，k個(gè)比特(k是為2或更大的整數(shù))可以被編程到存儲(chǔ)單元中。在物理頁面的存儲(chǔ)單元中，在每個(gè)存儲(chǔ)單元mc中所編程的k個(gè)比特可以分別地形成k個(gè)邏輯頁面。

如上所述，存儲(chǔ)塊blka可以包括三維存儲(chǔ)陣列。3d存儲(chǔ)器陣列整體地形成在存儲(chǔ)單元mc的陣列的一個(gè)或多個(gè)物理級(jí)中，該存儲(chǔ)單元mc的陣列具有被布置在硅基底之上的有源區(qū)以及與這些存儲(chǔ)單元mc的操作相關(guān)聯(lián)的電路。與存儲(chǔ)單元mc的操作相關(guān)聯(lián)的電路可以位于這樣的基底之上或之內(nèi)。術(shù)語“整體的”意味著陣列的每個(gè)級(jí)的層(layer)直接地沉積在3d存儲(chǔ)器陣列的每個(gè)底級(jí)(underlyinglevel)的層上。

在本發(fā)明構(gòu)思的實(shí)施例中，3d存儲(chǔ)器陣列包括垂直nand串(或單元串)，其被垂直地定向使得至少一個(gè)存儲(chǔ)單元位于另一個(gè)存儲(chǔ)單元之上。至少一個(gè)存儲(chǔ)單元mc可以包括電荷捕獲層。每個(gè)垂直nand串還可以包括被放置在存儲(chǔ)單元mc之上的至少一個(gè)選擇晶體管。該至少一個(gè)選擇晶體管可以具有與存儲(chǔ)單元mc相同的結(jié)構(gòu)并且與存儲(chǔ)單元mc一致地形成。

可以在美國專利us7,679,133號(hào)、us8,553,466號(hào)、us8,654,587號(hào)和us8,559,235號(hào)以及美國專利公開us2011/0233648號(hào)中公開在其中以多個(gè)級(jí)來構(gòu)建3d存儲(chǔ)器陣列并且共享級(jí)之間的字線或位線的組成。所公開的專利通過引用并入本發(fā)明。

圖3示出了當(dāng)存儲(chǔ)單元mc被編程時(shí)存儲(chǔ)單元mc的閾值電壓及其邏輯狀態(tài)的圖。在圖3中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。在以下描述的本實(shí)施例中，可以假定4個(gè)比特被編程到存儲(chǔ)單元中。然而，在其他實(shí)施例中n(n為正整數(shù))個(gè)比特可以被編程到儲(chǔ)存單元中。

參考圖2和圖3，根據(jù)要被編程在每個(gè)存儲(chǔ)單元中的四個(gè)(或n個(gè))比特，可以形成與2⁴(或2ⁿ)相對(duì)應(yīng)的十六個(gè)不同的比特模式。十六個(gè)不同的模式可以分別地被映射到包括擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15的狀態(tài)。擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15中的每個(gè)可以根據(jù)每個(gè)存儲(chǔ)單元mc的閾值電壓vth來區(qū)分。

例如，其閾值電壓低于第一讀電壓vr1的存儲(chǔ)單元mc可以被確定為具有擦除狀態(tài)e。其閾值電壓高于或等于第一讀電壓vr1并且低于第二讀電壓vr2的存儲(chǔ)單元mc可以被確定為處于編程狀態(tài)p1。類似地，其閾值電壓大于或等于第k讀電壓vrk(k是大于等于并且小于15的整數(shù))并且低于第k+1讀電壓vrk+1的存儲(chǔ)單元可以被確定為處于編程狀態(tài)pk。其閾值電壓高于第15讀電壓vr15的存儲(chǔ)單元mc可以被確定為處于編程狀態(tài)p15。

被編程的存儲(chǔ)單元mc會(huì)經(jīng)歷保持問題。保持問題會(huì)意味著被編程的存儲(chǔ)單元mc的閾值電壓隨著時(shí)間的經(jīng)過而降低。將參考圖4來描述在存儲(chǔ)單元處發(fā)生的保持問題。

圖4示出了由于保持問題圖3的閾值電壓分布的改變的圖。在圖4中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。與圖3相比，圖4示出了關(guān)注于第十二編程狀態(tài)p12至第十五編程狀態(tài)p15的閾值電壓vth的降低。

在實(shí)施例中，可以通過在存儲(chǔ)單元mc的電荷捕獲層中捕獲電子來對(duì)存儲(chǔ)單元mc進(jìn)行編程。隨著被捕獲的電子的量變大，存儲(chǔ)單元mc的閾值電壓變得更高。即，隨著存儲(chǔ)單元的閾值電壓增加，在其中所捕獲的電子的量增加。隨著在存儲(chǔ)單元中捕獲的電子的量增加，從其泄漏的電子的量可能也增加。由于這個(gè)原因，與第一編程狀態(tài)p1至第十一編程狀態(tài)p11相比，在第十二編程狀態(tài)p12至第十五編程狀態(tài)p15的存儲(chǔ)單元mc中，保持問題可能更加嚴(yán)重。

保持問題可能使得存儲(chǔ)單元mc的閾值電壓變得低于相對(duì)應(yīng)的讀電壓，從而導(dǎo)致讀錯(cuò)誤。由于保持問題，關(guān)于第十二編程狀態(tài)p12至第十五編程狀態(tài)p15的讀錯(cuò)誤就數(shù)量而言可能多于關(guān)于第一編程狀態(tài)p1至第十一編程狀態(tài)p11的讀錯(cuò)誤。

圖5示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中對(duì)存儲(chǔ)單元mc進(jìn)行編程的示例。在圖5中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。

參考圖2和圖5，被編程到存儲(chǔ)單元中的四個(gè)(或n個(gè))比特可以形成比特模式bp。例如，包括擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15的狀態(tài)的十六個(gè)狀態(tài)可以與十六個(gè)不同的比特模式bp相對(duì)應(yīng)。

要被編程到每個(gè)存儲(chǔ)單元中的四個(gè)(或n個(gè))比特當(dāng)中的、根據(jù)擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15的狀態(tài)而變化的第一比特的值可以構(gòu)成第一比特流bs1。要被編程到每個(gè)存儲(chǔ)單元中的四個(gè)(或n個(gè))比特當(dāng)中的、根據(jù)擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15的狀態(tài)而變化的第k(k為1與4或1與n之間的整數(shù))比特的值可以構(gòu)成第k比特流bsk。

與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十編程狀態(tài)p10相關(guān)聯(lián)的比特模式bp與關(guān)于圖5所公開的本發(fā)明構(gòu)思的技術(shù)特征不相關(guān)，并且因此可以省略其描述。在第十一編程狀態(tài)p11至第十五編程狀態(tài)p15的比特模式bp中所表示的第一值v1可以具有為“0”或“1”的值，而第二值v2可以與第一值v1不同并且具有為“0”或“1”的值。

對(duì)于比特模式bp的不同的比特可以分別地使用包括為最高的電平的第十五讀電壓vr15以及為第二高的電平的第十四讀電壓vr14的最近鄰的四個(gè)(或n個(gè))讀電壓，即，第十二讀電壓vr12至第十五讀電壓vr15。例如，第十五讀電壓vr15可以被用于確定比特模式bp的第一比特是否具有第一值v1和第二值v2中的任何一個(gè)。第十四讀電壓vr14可以被用于確定比特模式bp的第二比特具有第一值v1還是第二值v2。第十三讀電壓vr13可以被用于確定比特模式bp的第三比特具有第一值v1還是第二值v2。第十二讀電壓vr12可以被用于確定比特模式bp的第四比特具有第一值v1還是第二值v2。

換言之，第一比特流bs1至第四比特流bs4中的每個(gè)可以被設(shè)置為在與包括為第二高的電平的第十四讀電壓vr14的最近鄰的四個(gè)(或n個(gè))讀電壓vr12至vr15相關(guān)聯(lián)的編程狀態(tài)p11至p15處具有轉(zhuǎn)變點(diǎn)。轉(zhuǎn)變點(diǎn)可以指示在其處值從第二值v2改變到第一值v1的點(diǎn)。編程狀態(tài)p11至p15之間的轉(zhuǎn)變點(diǎn)通過圖5的下部中的實(shí)線來指示。

要被編程到物理頁面的存儲(chǔ)單元mc中的比特模式bp的第一比特可以構(gòu)成第一邏輯頁面。要被編程到物理頁面的存儲(chǔ)單元mc中的比特模式bp的第k(k為1與4或1與n之間的整數(shù))比特可以構(gòu)成第k邏輯頁面。非易失性存儲(chǔ)器設(shè)備110的控制器(參考圖1)可以通過邏輯頁面來檢測(cè)和校正錯(cuò)誤。如圖5中所示，當(dāng)?shù)谑x電壓vr12至第十五讀電壓vr15被用于區(qū)分比特模式bp的不同比特(或值)時(shí)，或者當(dāng)每個(gè)比特流bs在與第十二讀電壓vr12至第十五讀電壓vr15相關(guān)聯(lián)的編程狀態(tài)p11至p15處具有轉(zhuǎn)變點(diǎn)時(shí)，用于確定第十一編程狀態(tài)p11至第十五編程狀態(tài)p15的讀操作可以被分布在第一邏輯頁面至第四(或第n)邏輯頁面中。即，當(dāng)非易失性存儲(chǔ)器設(shè)備110被實(shí)施為基于圖5中所示的方法來執(zhí)行讀操作時(shí)，可以通過邏輯頁面來分布在其中錯(cuò)誤發(fā)生的可能性高的讀操作，從而防止突發(fā)錯(cuò)誤。這可以意味著提高了非易失性存儲(chǔ)器設(shè)備110的可靠性。

為了基于圖5中所示的方法來執(zhí)行讀操作，非易失性存儲(chǔ)器設(shè)備110可以被配置為執(zhí)行適合于圖5中所示的方法的編程操作。將參考圖6來描述非易失性存儲(chǔ)器設(shè)備110的編程。

圖6示出了與編程操作相關(guān)聯(lián)的閾值電壓分布和比特流bs。在圖6頂部的曲線圖中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。在圖6的底部處的表格示出了與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相關(guān)聯(lián)的比特模式bp和比特流bs。

在編程操作期間，要被編程到第一編程狀態(tài)p1的存儲(chǔ)單元mc可以被控制為具有高于第一驗(yàn)證電壓ver1的閾值電壓vth。在編程操作期間，要被編程到第k編程狀態(tài)pk的存儲(chǔ)單元mc可以被控制為具有高于第k驗(yàn)證電壓verk的閾值電壓vth。即，要被編程到第k編程狀態(tài)pk的存儲(chǔ)單元mc當(dāng)中的具有低于第k驗(yàn)證電壓verk的閾值電壓的存儲(chǔ)單元mc可以被編程，而要被編程到第k編程狀態(tài)pk的存儲(chǔ)單元mc當(dāng)中的具有高于第k驗(yàn)證電壓verk的閾值電壓的存儲(chǔ)單元mc可以被禁止編程。

在施加包括為第二高的電平的第十四驗(yàn)證電壓ver14和為最高的電平的第十五驗(yàn)證電壓ver15的四個(gè)(或n個(gè))驗(yàn)證電壓ver12至ver15的同時(shí)，可以對(duì)與第十二驗(yàn)證電壓ver12至第十五驗(yàn)證電壓ver15相關(guān)聯(lián)的第十二編程狀態(tài)p12至第十五編程狀態(tài)p15進(jìn)行驗(yàn)證。每個(gè)比特流bs可以被設(shè)置為在由要被驗(yàn)證的第十二編程狀態(tài)p12至第十五編程狀態(tài)p15所定義的閾值電壓區(qū)域中具有一個(gè)轉(zhuǎn)變點(diǎn)或不具有轉(zhuǎn)變點(diǎn)。例如，在圖6中，第一比特流bs1至第三比特流bs3中的每個(gè)可以在由第十二編程狀態(tài)p12至第十五編程狀態(tài)p15所定義的閾值電壓區(qū)域內(nèi)具有一個(gè)轉(zhuǎn)變點(diǎn)，而第四比特流bs4可以在由第十二編程狀態(tài)p12至第十五編程狀態(tài)p15所定義的閾值電壓區(qū)域內(nèi)不具有轉(zhuǎn)變點(diǎn)。非易失性存儲(chǔ)器設(shè)備110可以基于圖6中所示的方法將從外部設(shè)備所接收的數(shù)據(jù)編程到存儲(chǔ)單元mc中。

在圖5中，本發(fā)明構(gòu)思的實(shí)施例被例示為與第十二讀電壓vr12至第十五讀電壓vr15相關(guān)聯(lián)的編程狀態(tài)是第十一編程狀態(tài)p11至第十五編程狀態(tài)p15。相反，在圖6中，本發(fā)明構(gòu)思的實(shí)施例被例示為與第十二驗(yàn)證電壓ver12至第十五驗(yàn)證電壓ver15相關(guān)聯(lián)的編程狀態(tài)是第十二編程狀態(tài)p12至第十五編程狀態(tài)p15。由于編程操作與讀操作的特性之間的差異而可能出現(xiàn)此差異。例如，讀電壓可以被用于在具有低于讀電壓的閾值電壓的存儲(chǔ)單元與具有高于讀電壓的閾值電壓的存儲(chǔ)單元之間進(jìn)行區(qū)分。即，讀電壓可以與其閾值電壓低于讀電壓的存儲(chǔ)單元(一個(gè)或多個(gè))的編程狀態(tài)以及其閾值電壓高于讀電壓的存儲(chǔ)單元(一個(gè)或多個(gè))的編程狀態(tài)兩者相關(guān)聯(lián)。相反，驗(yàn)證電壓可以被用來使得存儲(chǔ)單元的閾值電壓高于讀電壓。即，驗(yàn)證電壓可以與其閾值電壓高于驗(yàn)證電壓的存儲(chǔ)單元(一個(gè)或多個(gè))的編程狀態(tài)相關(guān)聯(lián)。

圖7示出了根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的頁面緩沖器電路115的框圖。參考圖1和圖7，頁面緩沖器電路115可以包括與多個(gè)位線bl相對(duì)應(yīng)的多個(gè)頁面緩沖器。在實(shí)施例中，在圖7中示出了與位線blk相對(duì)應(yīng)的頁面緩沖器。

頁面緩沖器包括第一數(shù)據(jù)鎖存器dl1至第四數(shù)據(jù)鎖存器dl4。第一數(shù)據(jù)鎖存器dl1至第四數(shù)據(jù)鎖存器dl4可以被配置為存儲(chǔ)要被編程到存儲(chǔ)單元中的比特模式bp或者要從存儲(chǔ)單元讀取的比特模式bp。當(dāng)在存儲(chǔ)單元中存儲(chǔ)n個(gè)比特時(shí)，頁面緩沖器包括n個(gè)數(shù)據(jù)鎖存器。

圖8示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中非易失性存儲(chǔ)器設(shè)備110執(zhí)行編程操作的方法的流程圖?？刂七壿嬰娐?19可以在編程操作期間控制非易失性存儲(chǔ)器設(shè)備110的電路。參考圖1、圖2、圖7和圖8，在步驟s110中，非易失性存儲(chǔ)器設(shè)備110將頁面的比特加載到頁面緩沖器電路115內(nèi)的頁面緩沖器的鎖存器中?？梢詮目刂破鹘邮找粚懭氪鎯?chǔ)單元mc處的頁面的比特。非易失性存儲(chǔ)器設(shè)備110可以將第k頁面的比特加載到頁面緩沖器電路115內(nèi)的頁面緩沖器的第k數(shù)據(jù)鎖存器dlk中。要被編程到相對(duì)應(yīng)的存儲(chǔ)單元中的比特模式bp可以被加載到每個(gè)頁面緩沖器的數(shù)據(jù)鎖存器dl1至dl4。

步驟s110可以與在其中在程序循環(huán)開始之前設(shè)置要被編程的數(shù)據(jù)的操作相對(duì)應(yīng)。在步驟s120至s190中，可以重復(fù)程序循環(huán)。

步驟120和130可以與每個(gè)程序循環(huán)的編程部分相對(duì)應(yīng)。在步驟s120中，非易失性存儲(chǔ)器設(shè)備110基于頁面緩沖器電路115內(nèi)的頁面緩沖器的鎖存器的比特向位線施加電壓。例如，當(dāng)被加載到頁面緩沖器電路115內(nèi)的頁面緩沖器的比特模式bp指示編程時(shí)，頁面緩沖器可以向相對(duì)應(yīng)的位線施加接地電壓或其電平與接地電壓的電平類似的低電壓。當(dāng)被加載到頁面緩沖器的比特模式bp指示禁止編程時(shí)，緩沖器可以向相對(duì)應(yīng)的位線施加電源電壓或其電平與電源電壓類似的正電壓。在實(shí)施例中，指示禁止編程的比特模式可以與對(duì)應(yīng)于擦除狀態(tài)e的比特模式相同。在實(shí)施例中，通過與要被禁止編程的存儲(chǔ)單元相對(duì)應(yīng)的頁面緩沖器而被施加到相對(duì)應(yīng)的位線的電壓可以彼此不同。通過與要被編程的存儲(chǔ)單元相對(duì)應(yīng)的頁面緩沖器而被施加到相對(duì)應(yīng)的位線的電壓可以彼此不同。

在步驟s130中，非易失性存儲(chǔ)器設(shè)備110向所選擇的字線施加編程電壓，并且向未被選擇的字線施加通過電壓。例如，行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的所選擇的串選擇線施加接通電壓，并且向未被選擇的串選擇線施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的接地選擇線gsl1和gsl2施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的字線施加編程電壓，并且向未被選擇的字線施加通過電壓。通過電壓可以是足以接通最高編程狀態(tài)p15的存儲(chǔ)單元的高電壓。編程電壓可以是高于通過電壓的電壓。

當(dāng)在步驟s120和s130的編程部分中執(zhí)行編程之后，通過與編程相對(duì)應(yīng)的位線和所選擇的字線所限定的存儲(chǔ)單元mc的閾值電壓可以增加，并且剩余的存儲(chǔ)單元mc的閾值電壓可以維持。

步驟s140至s170可以與每個(gè)程序循環(huán)中的驗(yàn)證部分的驗(yàn)證讀操作相對(duì)應(yīng)?？梢圆捎庙樞虻乇贿x擇的驗(yàn)證電壓ver1至ver15來反復(fù)地執(zhí)行驗(yàn)證讀操作。

在步驟s140中，非易失性存儲(chǔ)器設(shè)備110向每個(gè)位線施加電壓。例如，頁面緩沖器電路115的頁面緩沖器可以向所有位線bl施加電源電壓或其電平與電源電壓的電平類似的正電壓。作為另一個(gè)示例，頁面緩沖器電路115的頁面緩沖器可以向與要被驗(yàn)證的存儲(chǔ)單元相關(guān)聯(lián)的位線施加電源電壓或其電平與電源電壓的電平類似的正電壓，并且可以向剩余的位線施加接地電壓或其電平低于接地電壓的電平的低電壓。例如，當(dāng)使用第k驗(yàn)證電壓verk來執(zhí)行驗(yàn)證讀操作時(shí)，每個(gè)存儲(chǔ)與第k編程狀態(tài)pk相對(duì)應(yīng)的比特模式bp的頁面緩沖器可以向相對(duì)應(yīng)的位線施加電源電壓或其電平與電源電壓的電平類似的正電壓，并且剩余頁面緩沖器可以向相對(duì)應(yīng)的位線施加接地電壓或其電平低于接地電壓的電平的低電壓。

在步驟s150中，非易失性存儲(chǔ)器設(shè)備110向所選擇的字線施加驗(yàn)證電壓，并且向未被選擇的字線施加讀通過電壓。例如，行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的所選擇的串選擇線施加接通電壓，并且向所選擇的存儲(chǔ)塊blka的未被選擇的串選擇線施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的所選擇的接地選擇線施加接通電壓并且向所選擇的存儲(chǔ)塊blka的未被選擇的接地選擇線施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的字線施加驗(yàn)證電壓，并且向未被選擇的字線施加讀通過電壓。讀通過電壓可以是足以接通最高編程狀態(tài)p15的存儲(chǔ)單元的高電壓。

在步驟s160中，非易失性存儲(chǔ)器設(shè)備110執(zhí)行禁止轉(zhuǎn)儲(chǔ)(dump)操作。非易失性存儲(chǔ)器設(shè)備110可以允許數(shù)據(jù)被轉(zhuǎn)儲(chǔ)到與驗(yàn)證電壓相對(duì)應(yīng)的鎖存器中，并且禁止數(shù)據(jù)被轉(zhuǎn)儲(chǔ)到不與驗(yàn)證電壓相對(duì)應(yīng)的鎖存器中。在驗(yàn)證讀期間，非易失性存儲(chǔ)器設(shè)備110可以將使用驗(yàn)證電壓所獲得的讀取結(jié)果轉(zhuǎn)儲(chǔ)到存儲(chǔ)與驗(yàn)證電壓相對(duì)應(yīng)的比特模式bp的頁面緩沖器電路115內(nèi)的頁面緩沖器。例如，非易失性存儲(chǔ)器設(shè)備110可以使用第k驗(yàn)證電壓verk來執(zhí)行驗(yàn)證讀操作，并且可以將驗(yàn)證讀結(jié)果轉(zhuǎn)儲(chǔ)到存儲(chǔ)與第k編程狀態(tài)pk相對(duì)應(yīng)的比特模式bp的頁面緩沖器中。

禁止轉(zhuǎn)儲(chǔ)時(shí)，在其每個(gè)存儲(chǔ)與驗(yàn)證電壓相對(duì)應(yīng)的比特模式的頁面緩沖器當(dāng)中，非易失性存儲(chǔ)器設(shè)備110使用驗(yàn)證電壓來對(duì)與驗(yàn)證讀操作期間被關(guān)斷的關(guān)斷單元相對(duì)應(yīng)的頁面緩沖器的鎖存器進(jìn)行更新。對(duì)與關(guān)斷單元相對(duì)應(yīng)頁面緩沖器的鎖存器執(zhí)行此更新，而不改變與驗(yàn)證讀操作期間被接通的接通單元相對(duì)應(yīng)的頁面緩沖器的鎖存器。例如，在其每個(gè)存儲(chǔ)與驗(yàn)證電壓相對(duì)應(yīng)的比特模式的頁面緩沖器當(dāng)中，對(duì)與關(guān)斷單元相對(duì)應(yīng)的頁面緩沖器進(jìn)行更新以指示禁止編程，使得禁止相對(duì)應(yīng)的關(guān)斷單元被進(jìn)一步編程。例如，可以對(duì)與關(guān)斷單元相對(duì)應(yīng)的頁面緩沖器進(jìn)行更新，以存儲(chǔ)與擦除狀態(tài)e相對(duì)應(yīng)的比特模式。

在步驟s170中，通過控制邏輯電路119來確定是否使用最后一個(gè)驗(yàn)證電壓執(zhí)行了驗(yàn)證讀操作。當(dāng)對(duì)于驗(yàn)證讀操作存在尚未被使用的驗(yàn)證電壓時(shí)(步驟s170中的否)，過程繼續(xù)到步驟s140并且使用相對(duì)應(yīng)的驗(yàn)證電壓來執(zhí)行驗(yàn)證讀操作。當(dāng)對(duì)于驗(yàn)證讀操作已經(jīng)使用了所有驗(yàn)證電壓時(shí)(步驟s170中的是)，過程繼續(xù)到步驟s180。

步驟s180和s190可以與每個(gè)程序循環(huán)中的驗(yàn)證部分的通過/失敗檢查確定操作相對(duì)應(yīng)。在步驟s180中，非易失性存儲(chǔ)器設(shè)備110對(duì)使用每個(gè)驗(yàn)證電壓所讀取的單元當(dāng)中的關(guān)斷單元的數(shù)量進(jìn)行計(jì)數(shù)。例如，通過/失敗檢查電路pfc116對(duì)與每個(gè)驗(yàn)證電壓相對(duì)應(yīng)的關(guān)斷單元的數(shù)量進(jìn)行計(jì)數(shù)。

在步驟s190中，通過/失敗檢查電路pfc116將與每個(gè)驗(yàn)證電壓相對(duì)應(yīng)的關(guān)斷單元的數(shù)量與參考值進(jìn)行比較。當(dāng)與每個(gè)驗(yàn)證電壓相對(duì)應(yīng)的關(guān)斷單元的數(shù)量小于或等于參考值時(shí)，與每個(gè)驗(yàn)證電壓相關(guān)聯(lián)的編程狀態(tài)可以被確定為編程通過(步驟s190中的是)。當(dāng)與每個(gè)驗(yàn)證電壓相對(duì)應(yīng)的關(guān)斷單元的數(shù)量大于參考值時(shí)，與每個(gè)驗(yàn)證電壓相關(guān)聯(lián)的編程狀態(tài)可以被確定為編程失敗(步驟s190中的否)。當(dāng)所有驗(yàn)證電壓或所有編程狀態(tài)被確定為編程通過時(shí)，編程操作可以結(jié)束。當(dāng)至少一個(gè)驗(yàn)證電壓或至少一個(gè)編程狀態(tài)被確定為編程失敗時(shí)，編程電壓可以增加，并且過程繼續(xù)到步驟s120以開始另一個(gè)程序循環(huán)。

在實(shí)施例中，當(dāng)至少一個(gè)驗(yàn)證電壓或至少一個(gè)編程狀態(tài)被確定為編程通過時(shí)，在接下來的程序循環(huán)中，可以跳過與相對(duì)應(yīng)的驗(yàn)證電壓或相對(duì)應(yīng)的編程狀態(tài)相關(guān)聯(lián)的驗(yàn)證讀操作和通過/失敗確定操作。

圖9示出了在其中根據(jù)圖8的編程方法來執(zhí)行編程操作的示例。在圖9中，橫坐標(biāo)表示時(shí)間t，而縱坐標(biāo)表示被施加到所選擇的字線的電壓v。

參考圖1、圖2以及圖7至圖9，在編程部分中，編程電壓vpgm被施加到所選擇的字線，并且在驗(yàn)證部分中，第一驗(yàn)證電壓ver1至第十五驗(yàn)證電壓ver15被順序地施加。在圖9中，本發(fā)明構(gòu)思的實(shí)施例被例示為按照升序施加第一驗(yàn)證電壓ver1至第十五驗(yàn)證電壓ver15。然而，可以按照降序或按照任意順序施加第一驗(yàn)證電壓ver1至第十五驗(yàn)證電壓ver15。

在施加包括為第二高的電平的第十四驗(yàn)證電壓ver14和為最高的電平的第十五驗(yàn)證電壓ver15的四個(gè)(或n個(gè))驗(yàn)證電壓ver12至ver15的同時(shí)，執(zhí)行禁止轉(zhuǎn)儲(chǔ)(inhibitdump)(參考步驟s160)。可以關(guān)于與四個(gè)(或n個(gè))驗(yàn)證電壓ver12至ver15相對(duì)應(yīng)四個(gè)(或n個(gè))編程狀態(tài)p12至p15執(zhí)行禁止轉(zhuǎn)儲(chǔ)。即，可以根據(jù)驗(yàn)證讀結(jié)果來對(duì)存儲(chǔ)與四個(gè)(或n個(gè))編程狀態(tài)p12至p15相對(duì)應(yīng)的比特模式bp的頁面緩沖器進(jìn)行更新。與四個(gè)(或n個(gè))編程狀態(tài)p12至p15相對(duì)應(yīng)的比特流中的每個(gè)可以具有轉(zhuǎn)變點(diǎn)。即，在施加最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver12至ver15同時(shí)，可以對(duì)于具有轉(zhuǎn)變點(diǎn)的每個(gè)比特流的一部分執(zhí)行禁止轉(zhuǎn)儲(chǔ)。

圖10示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中執(zhí)行非易失性存儲(chǔ)器設(shè)備110的讀操作的方法的流程圖。參考圖1、圖2、圖7以及圖10，在步驟s210中，非易失性存儲(chǔ)器設(shè)備110向每個(gè)位線施加電壓。例如，頁面緩沖器電路115的頁面緩沖器可以向所有位線施加電源電壓或其電平與電源電壓的電平類似的正電壓。被施加到位線的電壓的電平可以彼此不同。

在步驟s220中，非易失性存儲(chǔ)器設(shè)備110向所選擇的字線施加讀電壓，并且向未被選擇的字線施加讀通過電壓。例如，行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的所選擇的串選擇線施加接通電壓，并且向所選擇的存儲(chǔ)塊blka的未被選擇的串選擇線施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的存儲(chǔ)塊blka的所選擇的接地選擇線施加接通電壓，并且向所選擇的存儲(chǔ)塊blka的未被選擇的接地選擇線施加關(guān)斷電壓。行譯碼器電路113可以向所選擇的字線施加讀電壓，并且向未被選擇的字線施加讀通過電壓。

在步驟s230中，非易失性存儲(chǔ)器設(shè)備110通過對(duì)于與讀電壓相對(duì)應(yīng)的鎖存器執(zhí)行轉(zhuǎn)儲(chǔ)操作來對(duì)讀取結(jié)果進(jìn)行更新。

在步驟s240中，通過控制邏輯電路119來確定緊接之前所使用的讀電壓是否與最后一個(gè)讀電壓相對(duì)應(yīng)。例如，當(dāng)對(duì)于讀操作存在尚未被使用的讀電壓時(shí)(步驟s240中的否)，過程繼續(xù)到步驟s210，并且使用相對(duì)應(yīng)的讀電壓從步驟s210起執(zhí)行讀操作。當(dāng)對(duì)于讀操作已經(jīng)使用了所有讀電壓時(shí)(步驟s240中的是)，過程繼續(xù)到步驟s250。

在步驟s250中，非易失性存儲(chǔ)器設(shè)備110輸出數(shù)據(jù)并且結(jié)束讀操作。

在實(shí)施例中，非易失性存儲(chǔ)器設(shè)備110可以通過邏輯頁面來執(zhí)行讀操作。在圖10中，本發(fā)明構(gòu)思的實(shí)施例被例示為讀操作與邏輯頁面相關(guān)聯(lián)。非易失性存儲(chǔ)器設(shè)備110可以關(guān)于四個(gè)(或n個(gè))邏輯頁面分別地執(zhí)行參考圖10所描述的讀操作。

圖11示出了圖10的讀操作的示例的圖。在圖11中，橫坐標(biāo)表示時(shí)間t，而縱坐標(biāo)表示被施加到所選擇的字線的電壓v。

參考圖1、圖2、圖7、圖10以及圖11，分別地執(zhí)行關(guān)于第一邏輯頁面page1至第四邏輯頁面page4的讀操作。在圖11中，本發(fā)明構(gòu)思的實(shí)施例被例示為順序地執(zhí)行關(guān)于第一頁面page1至第四頁面page4的讀操作。然而，在其他實(shí)施例中，關(guān)于第一頁面page1至第四頁面page4的讀操作例如可以按照任意順序被執(zhí)行。第一頁面page1至第四頁面page4——即，第一邏輯頁面至第四邏輯頁面——可以分別地與被編程到存儲(chǔ)單元中的第一比特至第四比特相對(duì)應(yīng)。

包括為第二高的電壓的第十四讀電壓vr14以及為最高的電壓的第十五讀電壓vr15的最近鄰的四個(gè)(或n個(gè))讀電壓被用于分布在四個(gè)(或n個(gè))邏輯頁面處。最鄰近的四個(gè)(或n個(gè))讀電壓被用于確定被編程到存儲(chǔ)單元中的比特模式bp的不同比特。

例如，如圖11所示，第十五讀電壓vr15被指派給第一邏輯頁面page1并且被用于確定比特模式bp的第一比特。第十四讀電壓vr14被指派給第二邏輯頁面page2并且被用于確定比特模式bp的第二比特。第十三讀電壓vr13被指派給第三邏輯頁面page3并且被用于確定比特模式bp的第三比特。第十二讀電壓vr12被指派給第四邏輯頁面page4并且被用于確定比特模式bp的第四比特。

圖12示出了支持參考圖6、圖8和圖9所描述的編程操作以及參考圖5、圖10和圖11所描述的讀操作的比特模式和比特流的圖。在圖12的頂部處的曲線圖中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。在圖12的底部處的表格示出了與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相關(guān)聯(lián)的比特模式bp和比特流bs。

為了平衡用于讀取相應(yīng)的比特流的時(shí)間或資源，均勻地分布用于相應(yīng)的比特流的轉(zhuǎn)變點(diǎn)的數(shù)量。在實(shí)施例中，每個(gè)比特流中的轉(zhuǎn)變點(diǎn)的數(shù)量可以被限制為四個(gè)或更少。例如，當(dāng)n個(gè)比特被編程到每個(gè)存儲(chǔ)單元中時(shí)，每個(gè)比特流中的轉(zhuǎn)變點(diǎn)的數(shù)量可以具有上限，該上限與為“2ⁿ/n”的封頂值相對(duì)應(yīng)。例如，一些比特流中的每個(gè)可以具有為“2ⁿ/n”的封頂值的轉(zhuǎn)變點(diǎn)，其他一些比特流中的每個(gè)可以具有為“2ⁿ/n”的下限值的轉(zhuǎn)變點(diǎn)。轉(zhuǎn)變點(diǎn)通過圖12的下部中的實(shí)線來指示。每個(gè)流中的轉(zhuǎn)變點(diǎn)的數(shù)量可以與用于讀取每個(gè)邏輯頁面的讀電壓的數(shù)量相對(duì)應(yīng)。隨著用于讀取每個(gè)邏輯頁面的讀電壓的數(shù)量增加，讀取邏輯頁面所花費(fèi)的時(shí)間(在下文中，被稱為“邏輯頁面讀取時(shí)間”)會(huì)增加。隨著用于讀取每個(gè)邏輯頁面的讀電壓的數(shù)量降低，邏輯頁面讀取時(shí)間會(huì)降低。當(dāng)未均等地指派用于邏輯頁面的讀電壓的數(shù)量時(shí)，對(duì)于每個(gè)邏輯頁面讀取時(shí)間變化會(huì)增加。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備110可以支持在其中邏輯頁面的讀電壓的數(shù)量——即，比特流bs1至bs4的轉(zhuǎn)變點(diǎn)的數(shù)量——被均等地指派的編程操作和讀操作，從而提高讀取速度。

在實(shí)施例中，當(dāng)要被編程到存儲(chǔ)單元中的比特的數(shù)量為n時(shí)，讀電壓的總數(shù)量或轉(zhuǎn)變點(diǎn)的總數(shù)量可以是2n–1。根據(jù)本發(fā)明構(gòu)思的實(shí)施例的非易失性存儲(chǔ)器設(shè)備可以執(zhí)行編程操作和讀操作，使得每個(gè)比特流的轉(zhuǎn)變點(diǎn)的數(shù)量或者每個(gè)邏輯頁面的讀電壓的數(shù)量具有與值“2ⁿ/n”相對(duì)應(yīng)的上限。

例如，當(dāng)n是四時(shí)，四個(gè)邏輯頁面可以被編程到存儲(chǔ)單元中。四個(gè)邏輯頁面可以分別地與四個(gè)比特流相對(duì)應(yīng)。關(guān)于四個(gè)比特流當(dāng)中的比特流的讀電壓的數(shù)量或者關(guān)于比特流的轉(zhuǎn)變點(diǎn)的數(shù)量可以為3，并且關(guān)于剩余的比特流中的每個(gè)的讀電壓的數(shù)量或關(guān)于其的轉(zhuǎn)變點(diǎn)的數(shù)量可以為4。例如，當(dāng)n為5時(shí)，五個(gè)邏輯頁面可以被編程到存儲(chǔ)單元中。五個(gè)邏輯頁面可以分別地與五個(gè)比特流相對(duì)應(yīng)。關(guān)于五個(gè)比特流當(dāng)中的比特流的讀電壓的數(shù)量或者關(guān)于其的轉(zhuǎn)變點(diǎn)的數(shù)量可以為7，并且關(guān)于剩余的比特流中的每個(gè)的讀電壓的數(shù)量或關(guān)于其的轉(zhuǎn)變點(diǎn)的數(shù)量可以為6。因此，讀電壓的數(shù)量或轉(zhuǎn)變點(diǎn)的數(shù)量可以被均等地分布在(或被指派到)邏輯頁面或比特流處。

如圖12中所示，擦除狀態(tài)e的比特模式為“1111”，第一編程狀態(tài)p1的比特模式為“1110”，第二編程狀態(tài)p2的比特模式為“0110”，以及第三編程狀態(tài)p3的比特模式為“0100”。第四編程狀態(tài)p4的比特模式為“1100”，第五編程狀態(tài)p5的比特模式為“1000”，第六編程狀態(tài)p6的比特模式為“0000”，以及第七編程狀態(tài)p7的比特模式為“0001”。第八編程狀態(tài)p8的比特模式為“0101”，第九編程狀態(tài)p9的比特模式為“0111”，第十編程狀態(tài)p10的比特模式為“0011”，以及第十一編程狀態(tài)p11的比特模式為“0010”。第十二編程狀態(tài)p12的比特模式為“1010”，第十三編程狀態(tài)p13的比特模式為“1011”，第十四編程狀態(tài)p14的比特模式為“1001”，以及第十五編程狀態(tài)p15的比特模式為“1101”。

如圖12所示，第一比特流bs1表示被編程到存儲(chǔ)單元處的第一邏輯頁面中的比特值(即，第一比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1100110000001111”或反轉(zhuǎn)的“0011001111110000”。第二比特流bs2表示被編程到存儲(chǔ)單元處的第二邏輯頁面中的比特值(即，第二比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1111100011000001”或反轉(zhuǎn)的“0000011100111110”。第三比特流bs3表示被編程到存儲(chǔ)單元處的第三邏輯頁面中的比特值(即，第三比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1110000001111100”或反轉(zhuǎn)的“0001111110000011”。第四比特流bs4表示被編程到存儲(chǔ)單元處的第四邏輯頁面中的比特值(即，第四比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1000000111100111”或反轉(zhuǎn)的“0111111000011000”。當(dāng)每個(gè)存儲(chǔ)單元存儲(chǔ)四個(gè)比特時(shí)在最高的四個(gè)讀電平被分布在第一到第四比特流的情況下，第一到第四比特流的上述模式可以是唯一一個(gè)。

在與包括為最高的電平的第十五驗(yàn)證電壓ver15和為第二高的電平的第十四驗(yàn)證電壓ver14的最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver12至ver15相關(guān)聯(lián)的編程狀態(tài)p12至p15相對(duì)應(yīng)的比特流的一部分中，可能出現(xiàn)一個(gè)轉(zhuǎn)變點(diǎn)，或者在其中可能不出現(xiàn)轉(zhuǎn)變點(diǎn)。

在與包括第十五讀電壓vr15和第十四讀電壓vr14的最鄰近的四個(gè)(或n個(gè))讀電壓vr12至vr15相關(guān)聯(lián)的編程狀態(tài)p11至p15相對(duì)應(yīng)的比特流的一部分中，可能出現(xiàn)一個(gè)轉(zhuǎn)變點(diǎn)。最鄰近的四個(gè)(或n個(gè))讀電壓vr12至vr15可以被用于確定被編程到存儲(chǔ)單元中的比特模式bp的不同比特。即，最鄰近的四個(gè)(或n個(gè))讀電壓vr12至vr15可以被用于確定被編程到存儲(chǔ)單元中的不同邏輯頁面。

在每個(gè)比特流中，轉(zhuǎn)變點(diǎn)的數(shù)量可以是4(或者具有與為“2ⁿ/n”的值相對(duì)應(yīng)的上限)。

在圖12中，本發(fā)明構(gòu)思的實(shí)施例被例示為驗(yàn)證電壓ver1至ver15以及讀電壓vr1至vr15具有相同的相應(yīng)電平。即，例如，驗(yàn)證電壓ver1具有與讀電壓vr1相同的電平。然而，在其他實(shí)施例中，驗(yàn)證電壓ver1至ver15以及讀電壓vr1至vr15具有相應(yīng)的不同電平。

圖13示出了根據(jù)圖12的比特模式和比特流所執(zhí)行的讀操作的示例。在圖13中，橫坐標(biāo)表示時(shí)間t，而縱坐標(biāo)表示被施加到所選擇的字線的電壓v。

參考圖1、圖2、圖12和圖13，可以關(guān)于第一邏輯頁面page1至第四邏輯頁面page4分別地執(zhí)行讀操作。

與被編程到每個(gè)存儲(chǔ)單元中的第一比特相對(duì)應(yīng)的第一比特流bs1在與包括第二讀電壓vr2、第四讀電壓vr4、第六讀電壓vr6以及第十二讀電壓vr12的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第一比特的第一邏輯頁面執(zhí)行讀操作時(shí)，第二讀電壓vr2、第四讀電壓vr4、第六讀電壓vr6以及第十二讀電壓vr12被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第二比特相對(duì)應(yīng)的第二比特流bs2在與包括第五讀電壓vr5、第八讀電壓vr8、第十讀電壓vr10以及第十五讀電壓vr15的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第二比特的第二邏輯頁面執(zhí)行讀操作時(shí)，第五讀電壓vr5、第八讀電壓vr8、第十讀電壓vr10以及第十五讀電壓vr15被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第三比特相對(duì)應(yīng)的第三比特流bs3在與包括第三讀電壓vr3、第九讀電壓vr9以及第十四讀電壓vr14的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第三比特的第三邏輯頁面執(zhí)行讀操作時(shí)，第三讀電壓vr3、第九讀電壓vr9以及第十四讀電壓vr14被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第四比特相對(duì)應(yīng)的第四比特流bs4在與包括第一讀電壓vr1、第七讀電壓vr7、第十一讀電壓vr11以及第十三讀電壓vr13的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)對(duì)于分別地被編程到存儲(chǔ)單元中的第四比特的第四邏輯頁面執(zhí)行讀操作時(shí)，順序地施加第一讀電壓vr1、第七讀電壓vr7、第十一讀電壓vr11以及第十三讀電壓vr13。

最鄰近的四個(gè)(或n個(gè))讀電壓vr12至vr15可以被用于確定被編程到每個(gè)存儲(chǔ)單元中的比特模式bp的不同比特。每個(gè)比特流在與編程狀態(tài)p11至p15相對(duì)應(yīng)的閾值電壓區(qū)域中具有轉(zhuǎn)變點(diǎn)，該編程狀態(tài)p11至p15與最鄰近的四個(gè)(或n個(gè))讀電壓vr12至vr15相對(duì)應(yīng)。

圖14示出了支持參考圖6、圖8和圖9所描述的編程操作以及參考圖5、圖10和圖11所描述的讀操作的比特模式和比特流的應(yīng)用。在圖14的頂部處的曲線圖中，橫坐標(biāo)表示閾值電壓vth，而縱坐標(biāo)表示存儲(chǔ)單元mc的數(shù)量。在圖14的底部處的表格示出了與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相關(guān)聯(lián)的比特模式bp和比特流bs。

在實(shí)施例中，從控制器所接收到的數(shù)據(jù)可以是狀態(tài)成形(state-shaping)編碼數(shù)據(jù)。狀態(tài)成形可以是以下編碼：該編碼使得能夠降低要被編程到具有高的錯(cuò)誤發(fā)生可能性的邏輯狀態(tài)的存儲(chǔ)單元的數(shù)量，并且使得能夠增加要被編程到除了具有高的錯(cuò)誤發(fā)生可能性的邏輯狀態(tài)之外的不同的邏輯狀態(tài)的存儲(chǔ)單元的數(shù)量。在實(shí)施例中，狀態(tài)成形允許最高編程狀態(tài)p15的比特模式的數(shù)量降低。

在圖14中，本發(fā)明構(gòu)思的實(shí)施例被例示為第十五編程狀態(tài)p15的數(shù)量最小。隨著第十五編程狀態(tài)p15的數(shù)量降低，類似于第十五編程狀態(tài)，諸如擦除狀態(tài)e以及第十二編程狀態(tài)p12至第十四編程狀態(tài)p14的編程狀態(tài)的數(shù)量也可以降低。

如圖14中所示，當(dāng)?shù)谑木幊虪顟B(tài)p14和第十五編程狀態(tài)p15的數(shù)量降低時(shí)，其值通過第十五讀電壓vr15來確定的存儲(chǔ)單元的數(shù)量也可以降低，并且因此，通過第十五讀電壓vr15所產(chǎn)生的讀錯(cuò)誤的數(shù)量可以降低。因此，本發(fā)明構(gòu)思的特征將適用于最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14，其包括為除了第十五讀電壓vr15之外的第二高的電平的第十四讀電壓vr14。同樣地，本發(fā)明構(gòu)思的特征將適用于除了為最高的電平的第十五驗(yàn)證電壓ver15之外的最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver11至ver14。

例如，在對(duì)應(yīng)于與最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver11至ver14相關(guān)聯(lián)的編程狀態(tài)p11至p14的比特流的比特中形成一個(gè)轉(zhuǎn)變點(diǎn)或不形成轉(zhuǎn)變點(diǎn)，該最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver11至ver14包括除了第十五驗(yàn)證電壓ver15之外的第十四驗(yàn)證電壓ver4。

關(guān)于比特流，在對(duì)應(yīng)于與最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14相關(guān)聯(lián)的編程狀態(tài)p10至p14的比特流的比特中形成一個(gè)轉(zhuǎn)變點(diǎn)或不形成轉(zhuǎn)變點(diǎn)，該最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14包括除了第十五讀電壓vr15之外的第十四讀電壓vr4。最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14可以被用于確定被編程到存儲(chǔ)單元中的比特模式bp的不同比特。

在每個(gè)比特流中，轉(zhuǎn)變點(diǎn)的數(shù)量可以為4(或具有與為“2ⁿ/n”的值相對(duì)應(yīng)的上限)。

如圖14中所示，擦除狀態(tài)e的比特模式為“1111”，第一編程狀態(tài)p1的比特模式為“0111”，第二編程狀態(tài)p2的比特模式為“0101”，以及第三編程狀態(tài)p3的比特模式為“0001”。第四編程狀態(tài)p4的比特模式為“1001”，第五編程狀態(tài)p5的比特模式為“1000”，第六編程狀態(tài)p6的比特模式為“0000”，以及第七編程狀態(tài)p7的比特模式為“0100”。第八編程狀態(tài)p8的比特模式為“0110”，第九編程狀態(tài)p9的比特模式為“0100”，第十編程狀態(tài)p10的比特模式為“0011”，以及第十一編程狀態(tài)p11的比特模式為“1011”。第十二編程狀態(tài)p12的比特模式為“1010”，第十三編程狀態(tài)p13的比特模式為“1110”，第十四編程狀態(tài)p14的比特模式為“1100”，以及第十五編程狀態(tài)p15的比特模式為“1101”。

如圖14所示，第一比特流bs1表示被編程到存儲(chǔ)單元處的第一邏輯頁面中的比特值(即，第一比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1000110000011111”。第二比特流bs2表示被編程到存儲(chǔ)單元處的第二邏輯頁面中的比特值(即，第二比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1110000110000111”。第三比特流bs3表示被編程到存儲(chǔ)單元處的第三邏輯頁面中的比特值(即，第三比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1100000011111100”。第四比特流bs4表示被編程到存儲(chǔ)單元處的第四邏輯頁面中的比特值(即，第四比特)，并且為分別地與擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15相對(duì)應(yīng)的“1111100000110001”。

在圖14中，本發(fā)明構(gòu)思的實(shí)施例被例示為驗(yàn)證電壓ver1至ver15以及讀電壓vr1至vr15具有相同的相應(yīng)電平。即，例如，驗(yàn)證電壓ver1具有與讀電壓vr1相同的電平。然而，在本發(fā)明構(gòu)思的其他實(shí)施例中，驗(yàn)證電壓ver1至ver15以及讀電壓vr1至vr15可以具有相應(yīng)的不同電平。

圖15示出了根據(jù)圖14的比特模式和比特流所執(zhí)行的編程操作的示例的圖。在圖15中，橫坐標(biāo)表示時(shí)間t，而縱坐標(biāo)表示被施加到所選擇的字線的電壓v。參考圖1、圖2、圖14以及圖15，在編程部分中，編程電壓vpgm被施加到所選擇的字線，并且在驗(yàn)證部分中，第一驗(yàn)證電壓ver1至第十五驗(yàn)證電壓ver15被順序地施加。

在包括除了第十五驗(yàn)證電壓ver15之外的第十四驗(yàn)證電壓ver14的最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver11至ver14被施加的同時(shí)，在其中存儲(chǔ)有相對(duì)應(yīng)的比特模式的頁面緩沖器中執(zhí)行禁止轉(zhuǎn)儲(chǔ)。關(guān)于比特流，在與最最鄰近的四個(gè)(或n個(gè))驗(yàn)證電壓ver11至ver14相對(duì)應(yīng)的比特模式的比特流中形成一個(gè)轉(zhuǎn)變點(diǎn)，或者不形成轉(zhuǎn)變點(diǎn)。

圖16示出了根據(jù)圖14的比特模式和比特流所執(zhí)行的讀操作的示例的圖。在圖16中，橫坐標(biāo)表示時(shí)間t，而縱坐標(biāo)表示被施加到所選擇的字線的電壓v。參考圖1、圖2、圖14以及圖16，可以關(guān)于第一邏輯頁面page1至第四邏輯頁面page4分別地執(zhí)行讀操作。

與被編程到每個(gè)存儲(chǔ)單元中的第一比特相對(duì)應(yīng)的第一比特流bs1在與包括第一讀電壓vr1、第四讀電壓vr4、第六讀電壓vr6以及第十一讀電壓vr11的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第一比特的第一邏輯頁面執(zhí)行讀操作時(shí)，第一讀電壓vr1、第四讀電壓vr4、第六讀電壓vr6以及第十一讀電壓vr11被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第二比特相對(duì)應(yīng)的第二比特流bs2在與包括第三讀電壓vr3、第七讀電壓vr7、第九讀電壓vr9以及第十三讀電壓vr13的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第二比特的第二邏輯頁面執(zhí)行讀操作時(shí)，第三讀電壓vr3、第七讀電壓vr7、第九讀電壓vr9以及第十三讀電壓vr13被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第三比特相對(duì)應(yīng)的第三比特流bs3在與包括第二讀電壓vr2、第八讀電壓vr8以及第十四讀電壓vr14的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)對(duì)于分別地被編程到存儲(chǔ)單元中的第三比特的第三邏輯頁面執(zhí)行讀操作時(shí)，第二讀電壓vr2、第八讀電壓vr8以及第十四讀電壓vr14被順序地施加。

與被編程到每個(gè)存儲(chǔ)單元中的第四比特相對(duì)應(yīng)的第四比特流bs4在與包括第五讀電壓vr5、第十讀電壓vr10、第十二讀電壓vr12以及第十五讀電壓vr15的讀電壓相對(duì)應(yīng)的位置處具有轉(zhuǎn)變點(diǎn)。因此，當(dāng)關(guān)于分別地被編程到存儲(chǔ)單元中的第四比特的第四邏輯頁面執(zhí)行讀操作時(shí)，第五讀電壓vr5、第十讀電壓vr10、第十二讀電壓vr12以及第十五讀電壓vr15被順序地施加。

最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14被用于確定被編程到每個(gè)存儲(chǔ)單元中的比特模式bp的不同比特。例如，最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14被用于確定被編程到存儲(chǔ)單元中的不同的邏輯頁面。每個(gè)比特流可以在與編程狀態(tài)p10至p14相對(duì)應(yīng)的閾值電壓區(qū)域中具有轉(zhuǎn)變點(diǎn)，該編程狀態(tài)p10至p14與最鄰近的四個(gè)(或n個(gè))讀電壓vr11至vr14相對(duì)應(yīng)。

在被編程到每個(gè)存儲(chǔ)單元中的第k比特與第k邏輯頁面和第k比特流相對(duì)應(yīng)的情況下描述了上述實(shí)施例。然而，每個(gè)比特、每個(gè)邏輯頁面以及每個(gè)比特流的參考編號(hào)在本文中僅用來在組件之間進(jìn)行區(qū)分，而不限制組件的特性。例如，被指派給每個(gè)比特、每個(gè)邏輯頁面以及每個(gè)比特流的參考編號(hào)不應(yīng)當(dāng)使用地址來限制用于對(duì)存儲(chǔ)單元進(jìn)行編程的順序以及用于對(duì)存儲(chǔ)單元進(jìn)行標(biāo)識(shí)的順序。

圖17示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的在其中非易失性存儲(chǔ)器設(shè)備100選擇操作模式的方法的流程圖。參考圖1和圖17，在步驟s310中，孔子邏輯電路119從控制器接收編碼信息。

在步驟s320中，控制邏輯電路119確定編碼信息是指示第一模式還是第二模式。當(dāng)編碼信息指示第一模式時(shí)(步驟s320中的是)，之后，在步驟s330中，控制邏輯電路119選擇參考圖5至圖13所描述的編程方案或讀方案。當(dāng)編碼信息指示第二模式時(shí)(步驟s320中的否)，之后，在步驟s340中，控制邏輯電路119選擇參考圖14至圖16所描述的編程方案或讀方案。

例如，在包括測(cè)試過程的制造過程之后，非易失性存儲(chǔ)器設(shè)備可以接收編碼信息并且可以選擇第一操作模式和第二操作模式之一以將編碼信息存儲(chǔ)在一次性編程(otp)塊中。之后，非易失性存儲(chǔ)器設(shè)備可以基于所選擇的操作模式來執(zhí)行。例如，非易失性存儲(chǔ)器設(shè)備110可以接收編碼信息并且可以選擇操作模式，以將編碼信息存儲(chǔ)在諸如電容斷器的非易失性存儲(chǔ)組件中。非易失性存儲(chǔ)器設(shè)備110可以維持該操縱模式，直到采用新的編碼信息對(duì)非易失性存儲(chǔ)組件進(jìn)行更新為止。

例如，當(dāng)被上電并且初始化時(shí)，非易失性存儲(chǔ)器設(shè)備110可以接收編碼信息并且可以基于所接收到的編碼信息來選擇操作模式。例如，非易失性存儲(chǔ)器設(shè)備110可以被配置為每當(dāng)接收到編碼信息時(shí)就選擇或改變操作模式。

圖18示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)設(shè)備100的框圖。參考圖1和圖18，存儲(chǔ)設(shè)備100包括非易失性存儲(chǔ)器設(shè)備110、控制器120以及隨機(jī)存取存儲(chǔ)器(ram)130。

例如，非易失性存儲(chǔ)器設(shè)備110可以如參考圖1至圖17所描述地進(jìn)行操作。非易失性存儲(chǔ)器設(shè)備110可以在控制器120的控制下執(zhí)行寫入、讀或擦除操作。非易失性存儲(chǔ)器設(shè)備110可以通過輸入/輸出信道從控制器120接收命令和地址。非易失性存儲(chǔ)器設(shè)備110可以通過輸入/輸出信道與控制器120交換數(shù)據(jù)。非易失性存儲(chǔ)器設(shè)備110可以通過控制信道與控制器120交換控制信號(hào)。

非易失性存儲(chǔ)器設(shè)備110可以包括閃速存儲(chǔ)器。然而，在其他實(shí)施例中，非易失性存儲(chǔ)器設(shè)備110例如可以包含諸如相變r(jià)am(pram)、磁ram(mram)、電阻性ram(rram)以及鐵電ram(feram)的非易失性存儲(chǔ)器中的至少一個(gè)。

控制器120可以控制非易失性存儲(chǔ)器設(shè)備110。例如，控制器120可以通過輸入/輸出信道和控制信道來控制非易失性存儲(chǔ)器設(shè)備110，以便執(zhí)行寫入、讀或擦除操作。

控制器120可以響應(yīng)于外部主機(jī)設(shè)備(未示出)的控制來控制非易失性存儲(chǔ)器設(shè)備110。例如，控制器120可以基于與用于非易失性存儲(chǔ)器設(shè)備110的通信的格式不同的格式來與外部主機(jī)設(shè)備通信?？刂破飨蚍且资源鎯?chǔ)器設(shè)備110傳達(dá)數(shù)據(jù)的單位可以與控制器120向外部主機(jī)設(shè)備傳達(dá)數(shù)據(jù)的單位不同。

控制器120可以使用ram130作為工作存儲(chǔ)器、緩沖器存儲(chǔ)器或高速緩存存儲(chǔ)器?？刂破?20可以將管理非易失性存儲(chǔ)器設(shè)備110所需的數(shù)據(jù)或代碼存儲(chǔ)在ram130處。例如，控制器120可以從非易失性存儲(chǔ)器設(shè)備110讀取管理非易失性存儲(chǔ)器設(shè)備110所需的數(shù)據(jù)或代碼，并且可以將所讀取的數(shù)據(jù)或代碼加載到ram130以用于驅(qū)動(dòng)。

控制器120可以包括隨機(jī)數(shù)發(fā)生器rnd和狀態(tài)成形器(stateshaper)ss。隨機(jī)數(shù)發(fā)生器rnd可以使要被寫入在非易失性存儲(chǔ)器設(shè)備110處的數(shù)據(jù)隨機(jī)化，或者可以使得從非易失性存儲(chǔ)器設(shè)備110所讀取的數(shù)據(jù)去隨機(jī)化。隨機(jī)數(shù)生成器rnd可以對(duì)數(shù)據(jù)進(jìn)行轉(zhuǎn)換，使得要被寫入非易失性存儲(chǔ)器設(shè)備110處的數(shù)據(jù)的比特模式被均等地分布為具有擦除狀態(tài)e以及第一編程狀態(tài)p1至第十五編程狀態(tài)p15。去隨機(jī)化可以將隨機(jī)化的數(shù)據(jù)恢復(fù)為原始數(shù)據(jù)。

狀態(tài)成形器ss可以關(guān)于要被寫入非易失性存儲(chǔ)器設(shè)備110處的數(shù)據(jù)執(zhí)行狀態(tài)成形和恢復(fù)。采用狀態(tài)成形，數(shù)據(jù)可以按照最高的編程狀態(tài)p15的比特模式的數(shù)量降低的方式被轉(zhuǎn)換。恢復(fù)可以被執(zhí)行以將狀態(tài)成形的數(shù)據(jù)恢復(fù)為原始數(shù)據(jù)。

ram130可以包括諸如靜態(tài)ram(sram)、動(dòng)態(tài)ram(dram)、同步dram(sram)、pram、mram、rram以及fram的各種隨機(jī)存取存儲(chǔ)器中的至少一個(gè)。

在圖18中，本發(fā)明構(gòu)思的實(shí)施例被例示為ram130被布置在控制器120外部。然而，在其他實(shí)施例中，存儲(chǔ)設(shè)備100可以不包括被布置在控制器120外部的ram130?？刂破?20可以使用內(nèi)部ram(參考圖20)作為緩沖器存儲(chǔ)器、工作存儲(chǔ)器或者高速緩存存儲(chǔ)器。

圖19示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)設(shè)備100的操作方法的流程圖。參考圖19，在步驟s410中，控制器120選擇第一方案s1和第二方案s2中的一個(gè)作為編碼方案。例如，第一方案s1包括使用隨機(jī)數(shù)生成器rnd來對(duì)數(shù)據(jù)進(jìn)行隨機(jī)化。第二方案s2包括使用隨機(jī)數(shù)生成器rnd對(duì)數(shù)據(jù)進(jìn)行隨機(jī)化，并且使用狀態(tài)成形器ss對(duì)隨機(jī)化的數(shù)據(jù)進(jìn)行狀態(tài)成形。

在步驟s420中，控制器120將指示編碼方案的編碼信息傳遞到非易失性存儲(chǔ)器設(shè)備110。如參考圖17所描述地，非易失性存儲(chǔ)器設(shè)備110可以基于編碼信息來選擇操作方法。

在步驟s430中，控制器120基于所選擇的編碼方案來訪問非易失性存儲(chǔ)器設(shè)備110。

例如，當(dāng)選擇第一編碼方案s1時(shí)，控制器120可以使用隨機(jī)數(shù)生成器rnd來對(duì)要被寫入非易失性存儲(chǔ)器設(shè)備110處的數(shù)據(jù)進(jìn)行隨機(jī)化?？刂破?20可以將隨機(jī)化的數(shù)據(jù)傳遞到非易失性存儲(chǔ)器設(shè)備110。非易失性存儲(chǔ)器設(shè)備110可以基于參考圖5至圖13所描述的編程方案對(duì)隨機(jī)化的數(shù)據(jù)進(jìn)行編程。例如，非易失性存儲(chǔ)器設(shè)備110可以從控制器120接收與物理頁面相對(duì)應(yīng)的所有數(shù)據(jù)，并且可以通過編程操作來對(duì)所接收到的數(shù)據(jù)進(jìn)行編程。控制器120可以從非易失性存儲(chǔ)器設(shè)備110請(qǐng)求讀操作。非易失性存儲(chǔ)器設(shè)備110可以使用參考圖5至圖13所描述的讀方案來讀取數(shù)據(jù)，并且可以將所讀取的數(shù)據(jù)輸出到控制器120。控制器120可以使用隨機(jī)數(shù)生成器rnd來對(duì)從非易失性存儲(chǔ)器設(shè)備110所輸出的數(shù)據(jù)進(jìn)行去隨機(jī)化。

例如，當(dāng)選擇第二編碼方案s2時(shí)，控制器120可以使用隨機(jī)數(shù)生成器rnd來對(duì)要被寫入非易失性存儲(chǔ)器設(shè)備110處的數(shù)據(jù)進(jìn)行隨機(jī)化。控制器120可以使用狀態(tài)成形器ss來對(duì)隨機(jī)化的數(shù)據(jù)進(jìn)行狀態(tài)成形。控制器120可以將隨機(jī)化的、狀態(tài)成形的數(shù)據(jù)傳遞到非易失性存儲(chǔ)器設(shè)備110。非易失性存儲(chǔ)器設(shè)備110可以基于參考圖14至圖16所描述的編程方案來對(duì)隨機(jī)化的、狀態(tài)成形的數(shù)據(jù)進(jìn)行編程。例如，非易失性存儲(chǔ)器設(shè)備110可以從控制器120接收與物理頁面相對(duì)應(yīng)的所有數(shù)據(jù)，并且可以通過編程操作來對(duì)所接收到的數(shù)據(jù)進(jìn)行編程?？刂破?20可以從非易失性存儲(chǔ)器設(shè)備110請(qǐng)求讀操作。非易失性存儲(chǔ)器設(shè)備110可以使用參考圖14至圖16所描述的讀方案來讀取數(shù)據(jù)，并且可以將所讀取的數(shù)據(jù)輸出到控制器120。控制器120可以使用狀態(tài)成形器ss將從非易失性存儲(chǔ)器設(shè)備110所輸出的數(shù)據(jù)恢復(fù)為原始數(shù)據(jù)。控制器120可以使用隨機(jī)數(shù)生成器rnd來對(duì)所恢復(fù)的數(shù)據(jù)進(jìn)行去隨機(jī)化。

圖20示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的控制器120的框圖。參考圖18至圖20，控制器120可以包括總線121、處理器122、ram123、數(shù)據(jù)處理塊124、主機(jī)接口125、緩沖器控制電路126以及存儲(chǔ)器接口127。

總線121可以被配置為提供控制器120的組件之間的信道。

處理器122可以控制控制器120的總體操作，并且可以執(zhí)行邏輯運(yùn)算。處理器122可以通過主機(jī)接口125與外部主機(jī)設(shè)備通信，可以通過存儲(chǔ)器接口127與非易失性存儲(chǔ)器設(shè)備110通信，以及可以通過緩沖器控制電路126與ram130通信。處理器122可以使用ram123作為工作存儲(chǔ)器、高速緩存存儲(chǔ)器或緩沖器存儲(chǔ)器來控制存儲(chǔ)設(shè)備100。

ram123可以被用作處理器122的工作存儲(chǔ)器、高速緩存存儲(chǔ)器或緩沖器存儲(chǔ)器。ram123可以存儲(chǔ)處理器122將執(zhí)行的代碼或命令。ram123可以存儲(chǔ)由處理器122所處理的數(shù)據(jù)。ram123可以包括靜態(tài)ram(sram)。

數(shù)據(jù)處理塊124可以被配置為對(duì)要被傳遞到非易失性存儲(chǔ)器設(shè)備110的數(shù)據(jù)或從非易失性存儲(chǔ)器設(shè)備110所接收的數(shù)據(jù)進(jìn)行轉(zhuǎn)換。例如，數(shù)據(jù)處理塊124可以包括參考圖18和圖19所描述的隨機(jī)數(shù)生成器124以及狀態(tài)成形器ss。

主機(jī)接口125可以在處理器122的控制下與外部主機(jī)設(shè)備通信。主機(jī)接口125可以使用各種通信標(biāo)準(zhǔn)中的至少一個(gè)來傳遞通信。

緩沖器控制電路126可以在處理器122的控制下控制ram130。

存儲(chǔ)器接口127可以在處理器122的控制下與非易失性存儲(chǔ)器設(shè)備110通信。如參考圖1所描述地，存儲(chǔ)器接口127可以通過輸入/輸出信道將命令、地址以及數(shù)據(jù)傳遞到非易失性存儲(chǔ)器設(shè)備110。存儲(chǔ)器接口127可以通過控制信道將控制信號(hào)傳遞到非易失性存儲(chǔ)器設(shè)備110。

在存儲(chǔ)設(shè)備100不包括ram130的實(shí)施例中，控制器120可以因此而不包括緩沖器控制電路126。

圖21示出了根據(jù)本發(fā)明構(gòu)思的實(shí)施例的計(jì)算設(shè)備1000的框圖。參考圖21，計(jì)算設(shè)備1000包括處理器1100、ram1200、存儲(chǔ)設(shè)備1300、調(diào)制解調(diào)器1400以及用戶接口1500。

處理器1100可以控制計(jì)算設(shè)備1000的總體操作，并且可以執(zhí)行邏輯運(yùn)算。處理器1100可以是以下數(shù)據(jù)處理設(shè)備：其基于包括被物理地配置為執(zhí)行由在代碼或程序中所包括的命令而表達(dá)的操作的電路的硬件。例如，處理器1100可以是片上系統(tǒng)(soc)。處理器1100可以是通用處理器、專用處理器或應(yīng)用處理器。

ram1200可以與處理器1100通信。ram1200可以是處理器1100或計(jì)算設(shè)備1000的主存儲(chǔ)器。處理器1100可以臨時(shí)地將代碼或數(shù)據(jù)存儲(chǔ)在ram1200處。處理器1100可以使用ram1200來執(zhí)行代碼并且可以處理數(shù)據(jù)。處理器1100可以使用ram1200來執(zhí)行各種軟件，諸如操作系統(tǒng)和應(yīng)用。處理器1100可以使用ram1200來控制計(jì)算設(shè)備1000的總體操作。

存儲(chǔ)設(shè)備1300可以與處理器1100通信。存儲(chǔ)設(shè)備1300可以被用于長時(shí)間存儲(chǔ)數(shù)據(jù)。即，處理器1100可以在存儲(chǔ)設(shè)備1300處存儲(chǔ)要長時(shí)間存儲(chǔ)的數(shù)據(jù)。存儲(chǔ)設(shè)備1300可以存儲(chǔ)用于驅(qū)動(dòng)計(jì)算設(shè)備1000的啟動(dòng)鏡像。存儲(chǔ)設(shè)備1300可以存儲(chǔ)諸如操作系統(tǒng)和應(yīng)用的各種軟件的源代碼。存儲(chǔ)設(shè)備1300可以存儲(chǔ)通過諸如操作系統(tǒng)和應(yīng)用的各種軟件所處理的數(shù)據(jù)。

調(diào)制解調(diào)器1400可以在處理器1100的控制下與外部設(shè)備通信。例如，調(diào)制解調(diào)器1400可以按照有線方式或無線方式與外部設(shè)備通信。

用戶接口1500可以在處理器1100的控制下與用戶通信。例如，用戶接口1500可以包括用戶輸入接口，諸如鍵盤、鍵區(qū)、按鈕、觸摸面板、觸摸屏、觸摸板、觸控球、相機(jī)、麥克風(fēng)、陀螺儀傳感器、振動(dòng)傳感器等。用戶接口150可以進(jìn)一步包括用戶輸出接口，諸如液晶顯示器(lcd)、有機(jī)發(fā)光二極管(oled)顯示設(shè)備、有源矩陣oled(amoled)顯示設(shè)備、發(fā)光二極管(led)、揚(yáng)聲器、馬達(dá)等。

處理器1100、ram1200、調(diào)制解調(diào)器1400以及用戶接口1500可以構(gòu)成與存儲(chǔ)設(shè)備1300通信的主機(jī)設(shè)備。存儲(chǔ)設(shè)備1300可以包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的圖18的存儲(chǔ)設(shè)備100。當(dāng)存儲(chǔ)設(shè)備1300包括根據(jù)本發(fā)明構(gòu)思的實(shí)施例的存儲(chǔ)設(shè)備時(shí)，可以提高訪問存儲(chǔ)設(shè)備1300的速度，并且可以提高主機(jī)設(shè)備寫入存儲(chǔ)設(shè)備1300處的數(shù)據(jù)的可靠性。因此，可以提高計(jì)算設(shè)備1000的速度和可靠性。

根據(jù)本發(fā)明構(gòu)思的實(shí)施例，頁面被讀取的次數(shù)可以被限制在參考值之內(nèi)，從而提高非易失性存儲(chǔ)器設(shè)備的讀取速度。

另外，關(guān)于高閾值狀態(tài)的讀操作可以被分布為覆蓋頁面，從而防止在頁面處發(fā)生比特錯(cuò)誤并且改進(jìn)非易失性存儲(chǔ)器設(shè)備的可靠性。

雖然參考示例性實(shí)施例描述了本發(fā)明構(gòu)思，但是本領(lǐng)域技術(shù)人員將明白，可以進(jìn)行各種改變和修改而不背離本發(fā)明構(gòu)思的精神和范圍。因此，應(yīng)當(dāng)理解，上述實(shí)施例不是限制性的而是示意性的。