【技術(shù)領(lǐng)域】

本發(fā)明涉及數(shù)據(jù)存儲(chǔ)領(lǐng)域，尤其涉及存儲(chǔ)器接口電路及其控制方法以及包括所述存儲(chǔ)器接口電路的存儲(chǔ)器。

背景技術(shù)：

傳統(tǒng)的動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(dynamicrandomaccessmemory，dram)模塊包括多個(gè)插腳(pin)用于從存儲(chǔ)器控制器接收數(shù)據(jù)信號(hào)、命令信號(hào)、時(shí)鐘信號(hào)以及時(shí)鐘使能(enable)信號(hào)。設(shè)計(jì)者試圖減少插腳的數(shù)量以減少制造成本。因此，如何在不影響dram的功能的情形下移除或減少dram的一個(gè)或多個(gè)插腳是非常重要的課題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供存儲(chǔ)器接口電路及其控制方法以及包括所述存儲(chǔ)器接口電路的存儲(chǔ)器。可從存儲(chǔ)器系統(tǒng)中移除傳統(tǒng)的時(shí)鐘使能信號(hào)和時(shí)鐘使能插腳，最終制造成本可降低。

本發(fā)明實(shí)施例所提供的一種存儲(chǔ)器接口電路包括：

多個(gè)接收器，分別用于從存儲(chǔ)器控制器接收一個(gè)時(shí)鐘信號(hào)和多個(gè)命令信號(hào)；以及

信號(hào)檢測(cè)器，用于檢測(cè)所述存儲(chǔ)器接口電路是否接收到所述時(shí)鐘信號(hào)并產(chǎn)生檢測(cè)結(jié)果來(lái)使能或禁能所述多個(gè)接收器。

本發(fā)明實(shí)施例所提供的一種存儲(chǔ)器系統(tǒng)，包括：

存儲(chǔ)器控制器，用于產(chǎn)生至少一個(gè)時(shí)鐘信號(hào)和多個(gè)命令信號(hào)；

存儲(chǔ)器模塊，其中，所述存儲(chǔ)器模塊包括：存儲(chǔ)器接口電路和控制電路；

其中，所述存儲(chǔ)器接口電路為本發(fā)明實(shí)施例中所提供的存儲(chǔ)器接口電路；

其中，所述控制電路用于從所述存儲(chǔ)器接口電路接收多個(gè)輸出信號(hào)以訪問(wèn)所述存儲(chǔ)器模塊中的存儲(chǔ)器陣列。

本發(fā)明實(shí)施例所提供的一種存儲(chǔ)器接口電路的控制方法，用于控制本發(fā)明實(shí)施例所提供的存儲(chǔ)器接口電路，包括：

檢測(cè)所述存儲(chǔ)器接口電路是否接收到所述時(shí)鐘信號(hào)并產(chǎn)生檢測(cè)結(jié)果來(lái)使能或禁能所述多個(gè)接收器。

如前所述，在本發(fā)明中，檢測(cè)所述存儲(chǔ)器接口電路是否從存儲(chǔ)器控制器接收到時(shí)鐘信號(hào)并產(chǎn)生檢測(cè)結(jié)果，所述檢測(cè)結(jié)果用于使能或禁能所述存儲(chǔ)器接口電路中的多個(gè)接收器。因此，可從存儲(chǔ)器系統(tǒng)中移除傳統(tǒng)的時(shí)鐘使能信號(hào)和時(shí)鐘使能插腳，最終制造成本可降低，且存儲(chǔ)器的設(shè)計(jì)可變的更靈活。

【附圖說(shuō)明】

本發(fā)明可通過(guò)閱讀隨后的細(xì)節(jié)描述和參考附圖所舉的實(shí)施例被更全面地理解，其中：

圖1為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)100的示意圖。

圖2為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器接口電路122的示意圖。

圖3依據(jù)本發(fā)明的一個(gè)實(shí)施例示出了圖2所示的部分信號(hào)的時(shí)序圖。

圖4為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器接口電路的控制方法。

【具體實(shí)施方式】

在說(shuō)明書(shū)及后續(xù)的權(quán)利要求當(dāng)中使用了某些術(shù)語(yǔ)來(lái)指稱特定的組件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會(huì)用不同的名稱來(lái)稱呼同一個(gè)組件。本文件并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在接下來(lái)的說(shuō)明書(shū)及權(quán)利要求中，術(shù)語(yǔ)“包含”及“包括”為一開(kāi)放式的用語(yǔ)，故應(yīng)解釋成“包含但不限制于”。此外，“耦接”一詞在此包含直接及間接的電性連接手段。因此，如果一個(gè)裝置耦接于另一個(gè)裝置，則代表該一個(gè)裝置可直接電性連接于該另一個(gè)裝置，或通過(guò)其它裝置或連接手段間接地電性連接至該另一個(gè)裝置。

請(qǐng)參考圖1，其為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器系統(tǒng)100的示意圖。如圖1所示，存儲(chǔ)器系統(tǒng)100包括存儲(chǔ)器控制器110和存儲(chǔ)器模塊120，存儲(chǔ)器控制器110和存儲(chǔ)器模塊120均由電源電壓vdd供電，其中，存儲(chǔ)器模塊120包括存儲(chǔ)器接口電路122、控制電路124以及存儲(chǔ)器陣列126。在該實(shí)施例中，存儲(chǔ)器控制器110和存儲(chǔ)器模塊120通過(guò)多個(gè)連接線進(jìn)行連接，其中，所述多個(gè)連接線用于至少傳輸雙向(bi-directional)數(shù)據(jù)信號(hào)dq、雙向數(shù)據(jù)選通信號(hào)dqs，多個(gè)命令信號(hào)cmds以及差分時(shí)鐘信號(hào)clk。此外，在該實(shí)施例中，存儲(chǔ)器系統(tǒng)100為易失性(volatile)存儲(chǔ)器系統(tǒng)，例如，dram系統(tǒng)，也即，存儲(chǔ)器控制器110為dram存儲(chǔ)器控制器，存儲(chǔ)器模塊120為dram存儲(chǔ)器模塊。

當(dāng)存儲(chǔ)器系統(tǒng)100為dram系統(tǒng)，所述控制信號(hào)至少包括行地址選通、列地址選通以及寫(xiě)使能信號(hào)。此外，圖1所示的時(shí)鐘信號(hào)或命令信號(hào)可為單向或雙向的。

在存儲(chǔ)器系統(tǒng)100的操作中，存儲(chǔ)器控制器110用于從主機(jī)或處理器接收請(qǐng)求，并至少傳輸數(shù)據(jù)信號(hào)dq、數(shù)據(jù)選通信號(hào)dqs、多個(gè)命令信號(hào)cmds以及時(shí)鐘信號(hào)clk中的一部分來(lái)訪問(wèn)存儲(chǔ)器模塊120。此外，存儲(chǔ)器控制器110可包括相關(guān)的一些電路，例如，地址解碼器、處理電路、讀/寫(xiě)緩沖器、控制邏輯和仲裁器，來(lái)執(zhí)行相應(yīng)的操作。存儲(chǔ)器接口電路122用于從存儲(chǔ)器控制器110接收所述數(shù)據(jù)信號(hào)dq、數(shù)據(jù)選通信號(hào)dqs、多個(gè)命令信號(hào)cmds以及時(shí)鐘信號(hào)clk，并根據(jù)所接收的這些信號(hào)選擇性地輸出或不輸出多個(gè)輸出信號(hào)至控制電路124?？刂齐娐?24可包括讀/寫(xiě)控制器，行解碼器和列解碼器，且控制電路124用于從存儲(chǔ)器接口電路122接收所述多個(gè)輸出信號(hào)以訪問(wèn)存儲(chǔ)器陣列126。

在該實(shí)施例中，存儲(chǔ)器系統(tǒng)100不包括傳統(tǒng)的時(shí)鐘使能插腳(可標(biāo)記為“cke”)，且存儲(chǔ)器接口電路122用于檢測(cè)存儲(chǔ)器接口電路122是否有接收到所述時(shí)鐘信號(hào)clk以產(chǎn)生檢測(cè)結(jié)果來(lái)使能(enable)或禁能(disable)存儲(chǔ)器接口電路122中的多個(gè)接收器。也即，如果存儲(chǔ)器接口電路122從存儲(chǔ)器控制110接收到所述時(shí)鐘信號(hào)clk，存儲(chǔ)器接口電路122中的多個(gè)接收器被使能以根據(jù)所述多個(gè)接收的信號(hào)產(chǎn)生所述多個(gè)輸出信號(hào)給控制電路124；如果存儲(chǔ)器接口電路122未從存儲(chǔ)器控制110接收所述時(shí)鐘信號(hào)clk或其他任意的時(shí)鐘信號(hào)，存儲(chǔ)器接口電路122中的多個(gè)接收器被禁能，并且控制電路124將不會(huì)接收相應(yīng)的信號(hào)來(lái)訪問(wèn)存儲(chǔ)器陣列126。

由于本發(fā)明的實(shí)施例專注于存儲(chǔ)器接口電路122的設(shè)計(jì)，因此本發(fā)明省略了其他元件的細(xì)節(jié)描述。

請(qǐng)參考圖2，其為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器接口電路122的示意圖。如圖2所示，存儲(chǔ)器接口電路122包括信號(hào)檢測(cè)器210和多個(gè)接收器220_1-220_m。在該實(shí)施例中，信號(hào)檢測(cè)器210將檢測(cè)時(shí)鐘插腳230上(具體實(shí)現(xiàn)中，時(shí)鐘插腳230可設(shè)置在存儲(chǔ)器接口電路122內(nèi)部或外部，用于將時(shí)鐘信號(hào)從存儲(chǔ)器控制器發(fā)送給存儲(chǔ)器接口電路122的接收器220_1，本實(shí)施例中時(shí)鐘插腳230與接收器220_1相連，然而這僅僅用于舉例，在其他實(shí)施例中時(shí)鐘插腳124可與220_1-220_m中任意一個(gè)相連)的信號(hào)來(lái)檢測(cè)所述存儲(chǔ)器接口電路是否接收到所述時(shí)鐘信號(hào)，例如，可檢測(cè)所述時(shí)鐘插腳上的時(shí)鐘信號(hào)的擺幅(signalswing)是否大于閾值vth，由此產(chǎn)生檢測(cè)結(jié)果sd，也即，如果所述信號(hào)擺幅大于所述閾值vth，所述檢測(cè)結(jié)果sd具有高電壓電平以指示存儲(chǔ)器接口電路122接收到所述時(shí)鐘信號(hào)；如果所述信號(hào)擺幅小于所述閾值vth，所述檢測(cè)結(jié)果sd具有低電壓電平以指示存儲(chǔ)器接口電路122未接收所述時(shí)鐘信號(hào)。當(dāng)然除了檢測(cè)時(shí)鐘插腳的信號(hào)的擺幅之外，也可以檢測(cè)所述信號(hào)的參數(shù)，例如，電流等，在此不一一列舉。在另一個(gè)實(shí)施例中，信號(hào)檢測(cè)器210可包括遲滯比較器以確定所述時(shí)鐘信號(hào)，例如，如果所述信號(hào)擺幅大于第一閾值，信號(hào)檢測(cè)器210開(kāi)始產(chǎn)生具有高電壓電平的檢測(cè)結(jié)果sd；如果所述信號(hào)擺幅小于與所述第一閾值不同的第二閾值，信號(hào)檢測(cè)器210開(kāi)始產(chǎn)生具有低電壓電平的檢測(cè)結(jié)果sd，作為舉例，假設(shè)遲滯比較器輸出遲滯閾值hys_vth，所述遲滯閾值hys_vth包括高閾值vthh(例如，本實(shí)施例所述的第一閾值)和低閾值vthl(例如，本實(shí)施例所述的第二閾值)，因此，如果所述信號(hào)擺幅大于所述高閾值vthh，信號(hào)檢測(cè)器210開(kāi)始產(chǎn)生具有高電壓電平的檢測(cè)結(jié)果sd；如果所述信號(hào)擺幅小于與所述低閾值vthl，信號(hào)檢測(cè)器210開(kāi)始產(chǎn)生具有低電壓電平的檢測(cè)結(jié)果sd。

檢測(cè)結(jié)果sd用于使能或禁能接收器220_1-220_m。當(dāng)檢測(cè)結(jié)果sd指示存儲(chǔ)器接口電路122接收到時(shí)鐘信號(hào)clk，檢測(cè)結(jié)果sd使能接收器220_1-220_m；與此同時(shí)，接收器220_1接收時(shí)鐘信號(hào)clk以產(chǎn)生輸出時(shí)鐘信號(hào)clk_out至控制電路124，接收器220_2-220_m分別接收命令信號(hào)cmd[1]-cmd[n]以分別產(chǎn)生輸出命令信號(hào)cmd[1]_out-cmd[n]_out至控制電路124。此外，當(dāng)檢測(cè)結(jié)果sd指示存儲(chǔ)器接口電路122未接收時(shí)鐘信號(hào)clk，檢測(cè)結(jié)果sd禁能接收器220_1-220_m，也即，接收器220_1-220_m將不會(huì)輸出輸出時(shí)鐘信號(hào)clk_out以及輸出命令信號(hào)cmd[1]_out-cmd[n]_out至控制電路124，也即，控制電路124不會(huì)工作并不會(huì)訪問(wèn)存儲(chǔ)器陣列126。

圖3依據(jù)本發(fā)明的一個(gè)實(shí)施例示出了圖2所示的部分信號(hào)的時(shí)序圖。需要注意的是，在圖3所示的實(shí)施例中，輸出時(shí)鐘信號(hào)clk_out大致上等于時(shí)鐘信號(hào)clk，命令信號(hào)cmd[1]大致上等于輸出命令信號(hào)cmd[1]_out，但是，這并不是對(duì)本發(fā)明進(jìn)行限定。在其他實(shí)施例中，輸出時(shí)鐘信號(hào)clk_out和命令信號(hào)cmd[1]可根據(jù)存儲(chǔ)器模塊120的邏輯需求而被產(chǎn)生。

圖4為依據(jù)本發(fā)明的一個(gè)實(shí)施例的存儲(chǔ)器接口電路的控制方法。根據(jù)圖1-圖4以及前面已有的披露，該方法的流程描述如下：

步驟400：流程開(kāi)始。

步驟402：提供多個(gè)接收器分別用于從存儲(chǔ)器控制器接收一個(gè)時(shí)鐘信號(hào)和多個(gè)命令信號(hào)。

步驟404：檢測(cè)存儲(chǔ)器接口電路是否接收到所述時(shí)鐘信號(hào)，如果檢測(cè)結(jié)果為是，流程進(jìn)入步驟406；如果檢測(cè)結(jié)果為否，流程進(jìn)入步驟408。

步驟406：使能所述多個(gè)接收器。

步驟408：禁能所述多個(gè)接收器。

關(guān)于步驟404、步驟406、步驟408的具體實(shí)現(xiàn)可以參考前面的存儲(chǔ)器接口電路122的實(shí)施例中的相關(guān)描述，在此不進(jìn)行贅述。

綜上所述，在本發(fā)明的存儲(chǔ)器系統(tǒng)中，存儲(chǔ)器接口電路使用信號(hào)檢測(cè)器來(lái)檢測(cè)所述存儲(chǔ)器接口電路是否從存儲(chǔ)器控制器接收到時(shí)鐘信號(hào)并產(chǎn)生檢測(cè)結(jié)果，所述檢測(cè)結(jié)果用于使能或禁能多個(gè)接收器。因此，可從存儲(chǔ)器系統(tǒng)中移除傳統(tǒng)的時(shí)鐘使能信號(hào)和時(shí)鐘使能插腳，最終制造成本可降低，且存儲(chǔ)器的設(shè)計(jì)可變的更靈活。

權(quán)利要求書(shū)中用以修飾元件的“第一”、“第二”等序數(shù)詞的使用本身未暗示任何優(yōu)先權(quán)、優(yōu)先次序、各元件之間的先后次序、或所執(zhí)行方法的時(shí)間次序，而僅用作標(biāo)識(shí)來(lái)區(qū)分具有相同名稱(具有不同序數(shù)詞)的不同元件。

本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。