技術編號：11585668
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。存儲器接口電路及其控制方法、存儲器系統(tǒng)【技術領域】本發(fā)明涉及數(shù)據存儲領域，尤其涉及存儲器接口電路及其控制方法以及包括所述存儲器接口電路的存儲器。【背景技術】傳統(tǒng)的動態(tài)隨機訪問存儲器(DynamicRandomAccessMemory，DRAM)模塊包括多個插腳(pin)用于從存儲器控制器接收數(shù)據信號、命令信號、時鐘信號以及時鐘使能(enable)信號。設計者試圖減少插腳的數(shù)量以減少制造成本。因此，如何在不影響DRAM的功能的情形下移除或減少DRAM的一個或多個插腳是非常重要的課題?！景l(fā)明內容】本...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。