本發(fā)明實施例涉及具有電阻經減小的互連件的存儲器裝置。

背景技術：

半導體存儲器是實施于基于半導體的集成電路上的電子數(shù)據(jù)存儲裝置，且通常具有比其它類型的數(shù)據(jù)存儲技術快得多的存取時間。舉例來說，數(shù)據(jù)的字節(jié)通常可在數(shù)納秒內寫入到半導體存儲器或從半導體存儲器讀取，而旋轉存儲裝置(例如硬盤)的存取時間處于毫秒范圍內。出于這些及其它原因，半導體存儲器用作計算機存儲器保持所述計算機目前作用于的數(shù)據(jù)的主要存儲機構，以及其它用途。

技術實現(xiàn)要素：

本發(fā)明的一些實施例提供一種存儲器裝置，其包括：第一導線和第二導線，其在下部互連層內跨存儲器單元行彼此大體上平行地延伸，所述第一導線和所述第二導線耦合到所述行的存儲器單元；第一多個導線段，其安置于在所述下部互連層上方的中間互連層內，其中所述第一多個導線段中的導線段耦合到所述第一導線上的不同位置且與所述第一導線平行地電耦合；第二多個導線段，其安置于所述中間互連層中，其中所述第二多個導線段中的導線段耦合到所述第二導線上的不同位置且與所述第二導線平行地電耦合，所述第二多個導線段在幾何形狀上平行于所述第一多個導線段；第三多個導線段，其安置于安置在所述中間互連層上方的上部互連層中，其中所述第三多個導線段中的導線段耦合到所述第一導線上的不同位置且與所述第一導線平行地電耦合；和第四多個導線段，其安置于所述上部互連層中，其中所述第四多個導線段中的導線段耦合到所述第二導線上的不同位置且與所述第二導線平行地電耦合，所述第四多個導線段在幾何形狀上平行于所述第二多個導線段。本發(fā)明的一些實施例提供一種存儲器裝置，其包括：存儲器陣列區(qū)，其對應于存儲器單元陣列；外圍區(qū)，其與所述存儲器陣列區(qū)間隔開且對應于可操作地耦合到所述存儲器單元陣列的外圍電路；和互連結構，其布置于所述存儲器陣列區(qū)和所述外圍區(qū)上方，所述互連結構包括安置于介電結構中的下部互連層、中間互連層和上部互連層；其中第一導線和第二導線安置于所述下部互連層中，大體上在第一方向上跨所述存儲器陣列區(qū)延伸，且安置于所述下部互連層中的額外下部導線大體上在所述第一方向上跨所述外圍區(qū)延伸且與所述第一導線和所述第二導線大體上平行地布置；其中第一多個導線段安置于所述中間互連層中，大體上在所述第一方向上跨所述存儲器陣列區(qū)延伸，且所述中間互連層中的額外中間導線段大體上在垂直于所述第一方向的第二方向上跨所述外圍區(qū)延伸；且其中所述上部互連層中的第二多個導線段大體上在所述第一方向上跨所述存儲器陣列區(qū)延伸，且所述上部互連層中的額外上部導線段大體上在所述第一方向上跨所述外圍區(qū)延伸。本發(fā)明的一些實施例提供一種存儲器裝置，其包括：多個雙端口存儲器單元，其布置于行和列中；第一字線，其跨雙端口存儲器單元行延伸且布置于下部互連層內，所述第一字線耦合到與所述行的所述雙端口存儲器單元的第一端口相關聯(lián)的存取晶體管；第二字線，其跨所述雙端口存儲器單元行延伸且布置于所述下部互連層內，所述第二字線與所述第一字線大體上平行且耦合到與所述行的所述雙端口存儲器單元的第二端口相關聯(lián)的存取晶體管；和第一多個導線段，其布置在所述第一字線和所述第二字線上方且耦合到所述第一字線或所述第二字線上的不同位置，所述第一多個導線段與所述第一字線在幾何形狀上大體平行，且所述第一多個導線段中的每一者與所述第一字線或第二字線平行地電耦合。

附圖說明

當結合附圖閱讀時，從以下詳細描述最好地理解本揭露的各方面。應注意，根據(jù)行業(yè)中的標準慣例，各種特征未按比例繪制。實際上，為了論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1說明根據(jù)本揭露的一些實施例的存儲器裝置的框圖。

圖2a說明根據(jù)一些實施例的具有跨每一個別行延伸的單獨字線和跨每一單獨字線電性地平行布置的導線段的存儲器裝置的簡化布局或放置圖示。

圖2b說明根據(jù)一些實施例的具有跨每一個別行延伸的一對字線和跨每一字線電性地平行布置的導線段的存儲器裝置的簡化布局或放置圖示。

圖3說明根據(jù)一些實施例的雙端口存儲器單元行的布局圖。

圖4a到4b說明在根據(jù)圖3的雙端口存儲器單元行的第一方向上所取的橫截面圖的一些實施例。

圖5a到5b說明在根據(jù)圖3的雙端口存儲器單元行的第二方向上所取的橫截面圖的一些實施例。

圖6說明根據(jù)一些實施例的包含存儲器陣列區(qū)和外圍區(qū)的集成電路的一系列下部金屬線(例如對應于字線或位線的金屬1線)的布局圖。

圖7說明根據(jù)一些實施例的包含存儲器陣列區(qū)和外圍區(qū)的集成電路的一系列中間金屬導線段(例如安置在圖6的下部金屬線上方的金屬2線)的布局圖。

圖8說明根據(jù)一些實施例的包含存儲器陣列區(qū)和外圍區(qū)的集成電路的一系列上部金屬導線段(例如安置在圖7的中間導線上方的金屬3線)的布局圖。

圖9說明根據(jù)一些實施例的包含具有跨每一行大體上平行地延伸的一系列導線段的單端單端口存儲器單元的存儲器裝置的一些實施例的示意圖。

圖10說明根據(jù)一些實施例的包含具有跨每一行大體上平行地延伸的一系列導線段的單端雙端口存儲器單元的存儲器裝置的一些實施例的示意圖。

圖11說明根據(jù)一些實施例的包含具有跨每一行大體上平行地延伸的一系列導線段的差分單端口存儲器單元的存儲器裝置的一些實施例的示意圖。

圖12說明根據(jù)一些實施例的包含具有跨每一行大體上平行地延伸的一系列導線段的差分雙端口存儲器單元的存儲器裝置的一些實施例的示意圖。

圖13說明根據(jù)一些實施例的呈流程圖格式的方法。

具體實施方式

以下揭露內容提供用于實施所提供的標的物的不同特征的許多不同實施例或實例。下文描述組件和布置的特定實例以簡化本揭露。當然，這些組件和布置僅為實例且并不意欲為限制性的。舉例來說，在以下描述中，第一特征形成于第二特征上方或上可包含第一特征與第二特征直接接觸地形成的實施例，并且還可包含額外特征可形成于第一特征與第二特征之間從而使得第一特征與第二特征可以不直接接觸的實施例。此外，本揭露可在各種實例中重復參考數(shù)字和/或字母。此重復是出于簡單和清楚的目的，且本身并不指示所論述的各種實施例和/或配置之間的關系。

此外，為易于描述，可使用例如“下面”、“下方”、“下部”、“上方”、“上部”和其類似者的空間相對術語，描述如圖中所說明的一個元件或特征與另一元件或特征的關系。除圖中所描繪的定向以外，空間相關術語還意欲涵蓋裝置在使用或操作中的不同定向。設備可以其它方式定向(旋轉90度或處于其它定向)，且本文中所使用的空間相關描述詞同樣可相應地進行解釋。

存儲器裝置通常包含布置于行和列中的存儲器單元陣列。圖1展示包含其中多個存儲器單元102布置于一系列m列和n行中的陣列101的存儲器裝置100的實例，其中m和n可為任何整數(shù)且可彼此相同或不同。為了清楚起見，個別存儲器單元102在圖1中標記為c列-行。在圖1的實例中，存儲器單元102是各自具有單個端口的單端存儲器單元，但如將在本文中更詳細地了解，在其它實施例中，存儲器單元可為差分而非單端的，且/或可具有多個端口而非單個端口。參見例如在本文中進一步論述的圖9到12。

在圖1中，每一存儲器單元102包含可經由存取晶體管106或其它存取裝置(例如二極管)存取的數(shù)據(jù)存儲元件104。沿著每一行，一或多個字線108耦合到所述行的存取晶體管106的柵極；而沿著每一列，一或多個位線110耦合到沿著所述列的存取晶體管106的源極/漏極區(qū)。為將數(shù)據(jù)寫入到存儲器單元行，所述行的字線108經斷言以啟用所述行的存取晶體管106，且接著位線110經加偏壓以編程到經存取行的個別數(shù)據(jù)存儲元件104的數(shù)據(jù)狀態(tài)。在將數(shù)據(jù)寫入到行時，其它行的字線108經撤銷斷言以使得所述其它行的存取晶體管106保持斷開，且施加到位線110的偏壓不更改未經存取行的狀態(tài)。舉例來說，為寫入到行1的存儲器單元，wl1驅動器116斷言行1的字線wl1，借此將單元c1,1到cm,1的數(shù)據(jù)存儲元件104分別耦合到位線bl1到blm。在wl1驅動器116斷言wl1時，位線bl1到blm經個別地加偏壓以分別對應于將寫入到單元c1,1到cm,1的個別數(shù)據(jù)值。此將個別數(shù)據(jù)值寫入到經存取存儲器單元c1,1到cm,1，使得在wl1經撤銷斷言之后，經寫入數(shù)據(jù)值保持存儲于存儲器單元c1,1到cm,1的數(shù)據(jù)存儲元件104中。

字線108和位線110通常形成為存儲器裝置100的互連結構中的導線。雖然這些導線可視為具有可忽略電阻的線，但實際上，每一導線(如任何電線)具有與其長度成比例的小電阻。因此，舉例來說，字線108和位線110展示為具有跨其長度的一系列電阻，舉例來說，wl1展示為包含單位電阻rwlc11、rwlc21、rwlcm1；且bl1展示為包含單位電阻rblc11、rblc1n。隨著特征大小逐代技術地縮小，字線108和位線110變得越來越細，這往往會增加其電阻。此可導致電阻引起的字線108和/或位線110的性能降級。舉例來說，當wl1驅動器116在圖1中的wl1的近端提供字線脈沖信號(參見字線脈沖112a)時，隨著字線脈沖信號沿著wl1的長度向下傳播，字線脈沖信號的形狀可降級(參見字線脈沖112b到112d)。這對于位線同樣是適用的。

為克服此信號降級，在一些實施例中，在字線108中的每一者上方形成數(shù)個導線段114并將其耦合到字線108上的不同位置。導線段114與字線108平行耦合。導線段114具有小電阻(其在單位長度基礎上可類似于字線108和/或位線110的小電阻)，但因為其與字線108平行布置，所以導線段114有效地減小沿字線的長度向下傳播的字線信號所見電阻，這會限制信號降級。類似地，導線段118可與位線110平行耦合以減小位線上的信號降級。

在一些實施例中，每一字線108可為以不間斷方式跨m列的整個字線長度延伸的連續(xù)金屬1線，且導線段114可對應于跨每一存儲器單元102延伸且與字線108大體上平行地延伸的單獨金屬2和/或金屬3段。金屬2和/或金屬3導線段114耦合到字線108上的不同位置，使得金屬2和/或金屬3導線段114在字線108上方形成一系列“橋”。因為金屬2和/或金屬3導線段114與字線108平行布置，所以平行的字線108與金屬2和/或金屬3導線段114的所得電阻小于僅字線108的電阻。因此，與僅使用單個金屬1字線的情況相比，所得字線信號呈現(xiàn)減小的信號降級(參見改進的字線信號112b'到112d')。字線108呈金屬1以及導線段114呈金屬2和/或金屬3僅是為了清楚起見的實例，且不以任何方式限制本揭露的范圍。字線108也可形成于其它層(例如多晶硅、金屬2、金屬3、金屬4、金屬5等)中，且導線段114也可形成于另一層中或多個層中，所述層例如多晶硅、金屬1、金屬2、金屬3、金屬4、金屬5等。通常，字線108和導線段114布置于互連結構中的三個或大于三個緊鄰金屬層中，但在一些實施例中，中間金屬層可安置于字線108與導線段114之間。

圖2a描繪包含由布置于m列和4行中的多個存儲器單元102組成的陣列101的存儲器裝置200a的一部分的實例，其中個別存儲器單元分別標記為102a到102p。每一存儲器單元102a到102p的內容通常包含數(shù)據(jù)存儲元件和一或多個存取晶體管(參見例如圖1的具有數(shù)據(jù)存儲元件104和存取晶體管106的存儲器單元102)，然而，為了清楚起見從圖2a省略數(shù)據(jù)存儲元件和存取晶體管。外部周邊分別包圍每一存儲器單元102a、102p的內容。舉例來說，第一存儲器單元102a具有由上邊緣202、下邊緣204、左邊緣206和右邊緣208組成的矩形外部周邊。雖然圖2a將每一存儲器單元102a到102p的周邊說明為寬度大于高度的矩形，但在其它實施例中，存儲器單元的外部周邊可呈高度大于寬度的矩形形式，或可呈除四個邊緣以外的另一多邊形形式。在一些實施例中，存儲器單元102a到102p拼接在一起，因此其邊緣彼此接觸，借此達成陣列101的密集型布局。

在陣列101中，單個字線跨每一行延伸并且耦合到所述行的存取晶體管的柵極。舉例來說，字線wl1耦合到存儲器單元102a、102b、102c和102d的存取晶體管(未示出)的柵極；而字線wl2耦合到存儲器單元102e、102f、102g和102h的存取晶體管(未示出)的柵極。字線wl1、wl2、wl3、wl4、…彼此電隔離，但在幾何形狀上彼此平行地延行。舉例來說，wl1說明為跨行1以不間斷方式連續(xù)地延伸的第一金屬1(m1)線，wl2說明為跨行2以不間斷方式連續(xù)地延伸的第二m1線等。為減小與每一字線相關聯(lián)的總電阻，多個導線段214a到214p布置在字線上的不同位置處且與字線平行布置。值得注意的是，沿著每一字線的相鄰導線段在金屬2(m2)和金屬3(m3)之間交替。因此，在第一行(行1)中，第一存儲器單元102a具有為m2線的第一導線段214a，第二存儲器單元102b具有為m3線的第二導線段214b，第三存儲器單元102c具有為m2線的第三導線段214c等。略微類似地，沿著每一列的相鄰導線段也在金屬2(m2)和金屬3(m3)之間交替。因此，沿著列1，第一存儲器單元102a具有為m2線的導線段214a，第二存儲器單元102e具有為m3線的第二導線段214e，第三存儲器單元102i具有為m2線的第三導線段214i等。此交替的m2/m3布置有助于達成更緊湊的布局，并且還在陣列的字線和位線的電容性負載和匹配方面提供良好“平衡”，借此有助于為存儲器裝置200a提供有利的存取時間。

在一些實施例中，第一字線wl1和第二字線wl2可被稱為第一導線和第二導線；導線段214a、214c可被稱為第一多個導線段；導線段214f、214h可被稱為第二多個導線段；導線段214b、214d可被稱為第三多個導線段；以及導線214e、214g可被稱為第四多個導線段。第一多個導線段214、214c和第三多個導線段214b、214d可跨wl1以固定的等間距間隔開，且可具有彼此相等的相應第一長度。第二多個導線段和第四多個導線段可跨wl2以固定的等間距間隔開，且可具有彼此相等且等于相應第一長度的相應第二長度。

另外，在一些實施例中，額外的“較高”導線段也可平行地堆疊在金屬2和金屬3導線段上方。舉例來說，在圖2a中，金屬4(m4)導線段215a、215c分別與m2導線段214a、214c在幾何形狀上平行且電性地平行；且金屬5(m5)導線段215b、215d分別與m3導線段214b、214d在幾何形狀上平行且電性地平行。雖然在圖2a中僅針對陣列101的行1進行說明，但在一些實施例中，也可存在其它行和/或列的額外“較高”導線段。如果存在，那么這些較高導線段可進一步減小有效字線和/或位線電阻。

圖2b描繪另一存儲器裝置200b(例如雙端口存儲器裝置(其實例在本文中更詳細地描述))的一部分的實例，其包含由多個存儲器單元102組成的陣列101。與其中單個字線跨存儲器單元的每一行延伸的圖2a相比，在圖2b中，兩個字線跨單元的每一行延伸且耦合到所述行的存儲器單元的存取晶體管(未示出)的柵極。舉例來說，在陣列的第一行中，字線216a、216b彼此大體上平行地延伸且耦合到第一行的存儲器單元102a到102d。導線段218a1到218d1安置在第一字線216a上方且與第一字線216a平行地電耦合，而導線段218a2到218d2安置在第二字線216b上方且與第二字線216b平行地電耦合。值得注意的是，沿著每一字線的相鄰導線段同樣在金屬2(m2)和金屬3(m3)之間交替，且沿著每一列的相鄰導線段同樣在m2和m3之間交替。此有助于達成更緊湊的布局，并且還在陣列的字線和位線的電容性負載和匹配方面提供良好“平衡”，借此有助于為存儲器裝置提供有利的存取時間。

圖3展示包含行302的存儲器陣列300的一部分的布局圖，所述行302包含四個雙端口存儲器單元102a到102d。與圖2b的一些實施例一致，第一字線wl1306和第二字線wl2308沿著行302彼此大體上平行地延伸。第一字線wl1耦合到對應于雙端口存儲器單元102a到102d的第一端口的存取晶體管的柵極，而第二字線wl2耦合到對應于雙端口存儲器單元102a到102d的第二端口的存取晶體管的柵極。應注意，在其它情況下，圖3可替代地與圖2a的一些實施例一致，其中字線wl1、wl2可替代地跨彼此直接相鄰的存儲器單元的第一行和第二行延伸，且wl1可耦合到存儲器單元的第一行的存取晶體管的柵極，且wl2可耦合到存儲器單元的第二行的存取晶體管的柵極。

同時簡要地參考圖3和圖4a到4b，其展示圖3的布局的橫截面圖的一些實施例，第一字線306和第二字線308形成于安置在半導體襯底400上方的下部互連層402(例如金屬1層)中。第一字線wl1和第二字線wl2跨存儲器單元302的第一行在第一方向(例如，x方向)上彼此大體上平行地延伸。第一字線wl1耦合到存儲器單元102a到102d的第一端口的存取晶體管(403a到403d)的柵極，且第二字線wl2耦合到存儲器單元102a到102d的第二端口的存取晶體管(403e到403h)的柵極。存取晶體管(403a到403h)的柵極可由多晶硅或金屬制成，且通常通過柵極電介質407(例如二氧化硅或高k電介質)與半導體襯底400隔開。存取晶體管還包含在柵極的對置側上的源極/漏極區(qū)409。

可例如沿著行以交替方式形成于中間互連層404(例如，金屬2層)和上部互連層406(例如，金屬3層)中的導線段(例如，412、414、416、418、428、430、434、434)在與第一字線wl1和第二字線wl2相同的方向上與第一字線wl1和第二字線wl2電性地平行布置以減小有效字線電阻。舉例來說，導線段與第一字線和第二字線大體上沿著圖3中的平面或軸線450延伸。第一字線306和第二字線308與導線段被(例如由低k介電材料或二氧化硅制成的)介電結構408包圍。通孔(例如通孔1422、通孔2424和通孔3426)延伸穿過介電結構408以將第一字線和第二字線與導線段平行地耦合。

第一子群組的導線段形成于存在于下部互連層402上方的中間互連層404中。在所說明的實施例中，第一子群組的導線段包含中間導線段412、414、416和418。在圖4a到4b中，以虛線形式展示中間導線段412到418的輪廓以展示其大致高度和位置，不過其實際上稍微偏離如從圖3可見的所說明的這些橫截面平面。第一中間導線段412和第三中間導線段416耦合到第一字線wl1上的不同位置，且各自經由一對通孔2與第一字線wl1平行地耦合(參見例如圖4a)。第二中間導線段414和第四中間導線段418耦合到第二字線wl2上的不同位置，且各自經由一對通孔2與第二字線wl2平行地耦合(參見例如圖4b)。

第二子群組的導線段形成于存在于中間互連層404上方的上部互連層406中。在所說明的實施例中，第二子群組的導線段包含上部導線段428、430、432、434。第一上部導線段428和第三上部導線段432耦合到第二字線wl2上的不同位置，且各自與第二字線wl2平行地耦合(參見例如圖4b)。第二上部導線段430和第四上部導線段434耦合到第一字線wl1上的不同位置，且各自與第一字線wl1平行地耦合(參見例如圖4a)。如在例如在圖4a中可見，導線段沿著第一字線wl1在金屬2層和金屬3層之間交替。類似地，如例如在圖4b中可見，導線段沿著第二字線wl2在金屬2層和金屬3層之間交替。

導線段圍繞跨給定行的長度的平面或軸線450大體上對稱，以有助于“平衡”跨陣列的字線和/或位線。舉例來說，如在圖5a到5b中所說明，上部導線段428、430可各自具有與平面或軸線450大體上一致的中心線，且中間導線段412、414也可具有與平面或軸線450大體上一致的中心線。上部導線段也可具有寬度wu，在一些實施例中，其比中間線段的寬度wi大范圍介于110％到300％的因數(shù)。上部導線段可具有彼此相等的相應上部線長度lu，且下部導線段可具有彼此相等的下部線長度ll(參見例如圖4a)。通常，下部線長度等于上部線長度，但在其它實施例中，下部線長度可不同于上部線長度。在其中平面或軸線450等距離布置于第一字線306和第二字線308的最內邊緣之間的實施例中，相等且對稱寬度(以及相等長度)有助于促進字線和/或位線的平衡的電容性負載。在其它實施例中，上部導線段和下部導線段的寬度可“反轉”，因此在一些實施例中，下部導線段比上部導線段寬例如范圍介于110％到300％的因數(shù)。此外，通孔2424和通孔3426可經布置使得其沿著字線的長度布置在平面或軸線450的交替?zhèn)壬?，這進一步促進字線和/或位線的平衡的電容性負載。

下部互連層402、中間互連層404、上部互連層406和通孔(例如，422、424、426)通常由銅或銅合金制成，不過也可由任何導電材料制成。舉例來說，在一些實施例中，字線和/或導線段可由鋁、鎳、銀、金或其它金屬制成，或可由例如經摻雜多晶硅制成。通孔可類似地由銅、銅合金、鋁、鎳、銀、金或其它金屬(例如鎢)制成，或可由經摻雜多晶硅制成。此外，字線、通孔和導線段特征可在一些實施例中由與另一個特征的導電材料相同的導電材料制成，但在其它實施例中，這些特征中的一或多者可由與其它特征的導電材料不同的導電材料制成。在一些實施例中，第一字線306和第二字線308各自具有第一最小線寬w1；中間導線段412、414、416、418各自具有第二最小線寬w2，其大于第一最小線寬w1；和上部導線段428、430、432、434各自具有第三最小線寬w3，其大于第一最小線寬w1，且大于或等于第二最小線寬w2。在互連結構中較高的金屬線的此增加的線寬可有助于總體上減小芯片的電流集聚問題，這是因為在一些情形中，較高金屬線可比較低金屬線攜帶較大電流、電壓和/或電力電平。

在一些實施例中，導線段可使用“著色”技術達成布局密集度的進一步改進。在“著色”技術中，將多個掩模用于集成電路上的單層，使得所得單層可具有與可通過單個曝光光刻步驟實現(xiàn)的特征相比相距更為緊密的特征。可使用著色方案的各種組合，下文描述其一些實例。

在一些實施例中，第一字線306可具有第一色彩(例如，紅色)，且第二字線308可具有第二色彩(例如，綠色)。因此，即使用以第一字線和第二字線的光刻系統(tǒng)能夠達成單個掩模步驟的一些預定最小分辨率(例如，通過單個掩模形成的第一字線和第二字線的最近邊緣隔開20nm)；但不同色彩的線可具有隔開小于預定最小分辨率的邊緣(例如，不同色彩的第一字線和第二字線的最近邊緣隔開僅10nm)。以此方式，可使用第一掩模(例如，紅色)形成相鄰存儲器單元的第一字線，因此相鄰存儲器單元的所得第一字線具有對應于最小分辨率(例如，20nm)的間距?？墒褂玫诙谀?例如，綠色)形成相鄰存儲器單元的第二字線，因此相鄰存儲器單元的所得第二字線還具有對應于最小分辨率(例如，20nm)的間距。因為在單個金屬層上，第一字線與第二字線穿插布置，所以第一字線的邊緣和第二字線的最近邊緣之間的所得間距可小于可通過單個掩模步驟達成的最小分辨率。

中間互連層和上部互連層在與下部互連層的各種組合中也可使用著色技術。舉例來說，在其中第一字線306具有第一色彩(例如，紅色)且第二字線308具有第二色彩(例如，綠色)的一些實施例中，第一中間導線段412和第四中間導線段418可具有第一色彩(例如，紅色)，且第二中間導線段414和第三中間導線段416可具有第二色彩(例如，綠色)。第一上部導線段428和第四上部導線段434可具有第一色彩(例如，紅色)，且第二上部導線段430和第三上部導線段432可具有第二色彩(例如，綠色)。

在其中第一字線306具有第一色彩(例如，紅色)且第二字線308具有第二色彩(例如，綠色)的其它實施例中，第一中間導線段412和第四中間導線段418可具有第一色彩(例如，紅色)，而第二中間導線段414和第三中間導線段416可具有第二色彩(例如，綠色)。第一上部導線段428和第三上部導線段432可具有第一色彩(例如，紅色)，且第二上部導線段430和第四上部導線段434可具有第二色彩(例如，綠色)。

在其中第一字線306具有第一色彩(例如，紅色)且第二字線308具有第二色彩(例如，綠色)的又其它實施例中，第一中間導線段412和第三中間導線段416可具有第一色彩(例如，紅色)，而第二中間導線段414和第四中間導線段418可具有第二色彩(例如，綠色)。第一上部導線段428和第四上部導線段434可具有第一色彩(例如，紅色)，且第二上部導線段430和第三上部導線段432可具有第二色彩(例如，綠色)。

在其中第一字線306第二色彩(例如，綠色)且第二字線308具有第一色彩(例如，紅色)的其它實施例中，第一中間導線段412和第四中間導線段418可具有第一色彩(例如，紅色)，而第二中間導線段414和第三中間導線段416可具有第二色彩(例如，綠色)。第一上部導線段428和第四上部導線段434可具有第一色彩(例如，紅色)，且第二上部導線段430和第三上部導線段432可具有第二色彩(例如，綠色)。

在其中第一字線306具有第二色彩(例如，綠色)且第二字線308具有第一色彩(例如，紅色)的進一步實施例中，第一中間導線段412和第四中間導線段418可具有第一色彩(例如，紅色)，而第二中間導線段414和第三中間導線段416可具有第二色彩(例如，綠色)。第一上部導線段428和第三上部導線段432可具有第一色彩(例如，紅色)，且第二上部導線段430和第四上部導線段434可具有第二色彩(例如，綠色)。

在其中第一字線306具有第二色彩(例如，綠色)且第二字線308具有第一色彩(例如，紅色)的更進一步的實施例中，第一中間導線段412和第三中間導線段416可具有第一色彩(例如，紅色)，而第二中間導線段414和第四中間導線段418可具有第二色彩(例如，綠色)。第一上部導線段428和第四上部導線段434可具有第一色彩(例如，紅色)，且第二上部導線段430和第三上部導線段432可具有第二色彩(例如，綠色)。

圖6到8描繪根據(jù)一些實施例的存儲器裝置600的一系列金屬互連層的俯視圖。圖6可對應于下部互連層(例如，圖3到5中的402)，圖7可對應于中間互連層(例如，圖3到5中的404)，且圖8可對應于上部互連層(例如，圖3到5中的406)。在這些圖6到8中的每一者中，存儲器裝置600包含存儲器陣列區(qū)602和外圍區(qū)604。存儲器陣列區(qū)602對應于存儲器單元陣列(例如，圖1中的陣列101)，而外圍區(qū)604可對應于可操作地耦合到所述陣列的外圍電路，例如字線驅動器、位線驅動器、地址解碼器電路、輸入/輸出電路、asic邏輯、微控制器或微處理器邏輯、外圍邏輯，或其它類型的電路。在常規(guī)技術中，緊鄰的金屬互連層具有垂直于彼此延行的線，舉例來說，如果金屬1互連線在第一方向(例如，x方向)上延伸，那么金屬2互連線在垂直于第一方向的第二方向(例如，y方向)上延伸，且金屬3互連線同樣在第一方向(例如，x方向)上延伸。相比之下，如圖6到8中所展示，在一些實施例中，存儲器陣列區(qū)602包含緊鄰金屬層中的金屬互連線，其各自在與彼此相同的方向上延行。

因此，在圖6中的下部金屬互連層(其可對應于例如包含具有預定m1寬度且以例如m1間距間隔開的m1線的金屬1(m1)層)內，可分別顯現(xiàn)為字線wl1、wl2的第一導線606和第二導線608在金屬1中在第一方向(例如，x方向)上跨存儲器陣列區(qū)602延伸。額外的下部導線610也可在第一方向上跨外圍區(qū)604與第一導線606和第二導線608平行地延伸。

在圖7中所說明的中間互連層(其可對應于例如包含具有預定m2寬度且以m2間距間隔開的m2線的金屬2(m2)層，其中m2寬度和m2間距分別任選地大于m2寬度和m1間距)內，外圍區(qū)604具有在垂直于第一方向的第二方向(例如，y方向)上延行的額外中間導線段702，這對于互連結構是典型的。然而，安置在存儲器陣列區(qū)602中的中間互連層內的第一多個導線段704同樣在第一方向上延伸，且彼此平行并且與第一導線606和第二導線608平行，這與常規(guī)思維相反。在一些實施例中，第一多個導線段704可對應于先前關于圖3到5描述的中間導線段412、414、416和418。此布置允許存儲器陣列區(qū)中的中間導線與字線電性地平行且在幾何形狀上平行地布置，借此減小有效字線電阻且改進讀取和寫入存取速度。

在圖8中所說明的上部互連層(其可對應于例如包含具有預定m3寬度且以m3間距間隔開的m3線的金屬3(m3)層，其中m3寬度和m3間距分別任選地大于m1或m2寬度和m1或m2間距)內，存儲器陣列區(qū)602和外圍區(qū)604兩者具有在第一方向(例如，x方向)上延行的金屬線，這對于互連結構是典型的。因此，上部金屬互連層中的第二多個上部導線段802大體上在第一方向上跨存儲器陣列區(qū)602延伸，且上部金屬互連層中的額外上部導線段804大體上在第一方向上跨外圍區(qū)604延伸。在一些實施例中，第二多個導線段802可對應于先前關于圖3到5描述的上部導線段428、430、432和434。

圖9到12提供利用具有跨兩個或大于兩個導線大體上平行布置的導線段的兩個或大于兩個導線的數(shù)個不同實例存儲器架構。在圖9到12的實例中，兩個或兩個以上導線對應于這些各種存儲器架構的字線；然而，應了解，在其它實施例中，兩個或大于兩個導線可對應于位線或跨單元的行或列彼此大體上平行地延伸的其它導線。因此，圖9到12不應理解為限制性的，而是僅為本揭露本身可顯現(xiàn)的數(shù)種方式的實例。

圖9說明存儲器裝置900的框圖，其中存儲器陣列包含多個單端單端口存儲器單元902，其中的每一者包含存取晶體管906和單端數(shù)據(jù)存儲元件904，例如溝槽電容器或金屬-絕緣體-金屬(mim)電容器。

沿著每一行，字線耦合到所述行和每一列的相交點處的存儲器單元。舉例來說，在行1中，字線wl1耦合到單元c1,1到c4,1的存取晶體管906的柵電極。單個位線沿著每一列延伸，且沿著所述列耦合到存取晶體管906的源極/漏極區(qū)。導線段908與字線平行地耦合。第一子組的導線段沿著每一行耦合到奇數(shù)存儲器單元，且第二子組的導線段沿著所述行耦合到偶數(shù)存儲器單元。在一些實施例中，字線與第一子組和第二子組的導線段布置于第一方向上且彼此在幾何形狀上平行且彼此電性地平行布置。在一些實施例中，字線是金屬1線，跨奇數(shù)行的第一子組的導線段是金屬2線，且跨偶數(shù)行的第二子組的導線段是金屬3線，不過在其它實施例中，這些字線和導線段還可形成于其它互連層中。

圖9說明由單端單端口存儲器單元902組成的存儲器裝置1100，而圖10展示由單端雙端口存儲器單元1002組成的存儲器裝置1000。每一雙端口存儲器單元1002包含雙端口單端數(shù)據(jù)存儲元件1004，例如電容器。每一雙端口存儲器單元1002還包含一對存取晶體管1006a、1006b。

在存儲器裝置1000中，讀取操作和寫入操作可經由兩個“端口”進行，其在圖10中由下標“a”和“b”指示。每一端口具有其自身的字線組和其自身的位線組，其獨立于另一端口的字線組和位線組。舉例來說，沿著陣列的行，端口a包含字線wl1a、wl2a、…、wlna，而端口b包含字線wl1b、wl2b、…、wlnb。沿著陣列的列，端口a包含位線bl1a、bl2a、…；而端口b包含位線bl1b、bl2b、…。數(shù)個導線段與每一行的字線平行地耦合。

每一雙端口存儲器單元1002存在于行和列的相交點處且可經由兩個端口被存取。此外，歸因于兩個端口設計，數(shù)據(jù)可同時讀取或寫入到陣列的兩個不同行。舉例來說，可經由端口a字線(例如，經由wl1a)存取第一行的存儲器單元(例如，行1的單元c1,1到c4,1)，且端口的位線可用以將值讀取和/或寫入到經存取行。同時，可經由端口b字線(例如，經由wl2b)同時存取第二行的存儲器單元(例如，行2的單元c1,2到c4,2)，且端口b的位線可用以從第二行的經存取存儲器單元讀取或對其寫入。第一子組的多個導線段1008a沿著行(例如，wl1a)耦合到對應于每一存儲器單元的第一端口的字線，且第二子組的多個導線段1008b沿著行(例如，wl1b)耦合到每一存儲器單元的第二端口。第一子組的多個導線段1008a可跨字線布置于中間互連層中，且第二子組的多個導線段1008b可布置于中間互連層上方的上部互連層中。導線段減小端口a和端口b的字線的電阻，借此減小信號降級。

圖11說明存儲器裝置1100(例如sram裝置)的另一框圖，其利用跨差分單端口存儲器單元1102的行延伸的交錯式字線。每一存儲器單元包含一對交叉耦合的反相器(例如，1104a、1104b)，其形成互補數(shù)據(jù)存儲節(jié)點，以及一對存取晶體管(例如，1106a、1106b)。

沿著每一行，字線耦合到所述行的每一存儲器單元。沿著每一列，一對互補位線跨所述列延伸且沿著所述列耦合到存取晶體管的源極/漏極區(qū)。位線是互補的，因為如果一對互補位線的一個位線攜載邏輯“1”值，那么所述對的另一位線通常攜載邏輯“0”，或反之亦然。

數(shù)個導線段1108跨每一行的字線延伸。導線段1108與所述行的字線電性地平行耦合。舉例來說，沿著行1，第一子組的導線段(例如，1108a、1108c，其可跨字線安置于中間互連層中)沿著所述行耦合到奇數(shù)存儲器單元，且第二子組的導線段(例如，1108b、1108d，其可跨字線安置于上部互連層中)沿著所述行耦合到偶數(shù)存儲器單元。與字線平行地耦合的導線段1108可進一步減小信號傳播延遲和信號降級，借此改進性能。

圖12展示由差分雙端口存儲器單元1202組成的存儲器裝置1200的另一實施例。每一存儲器單元包含一對交叉耦合的反相器(例如，1204)，其形成互補數(shù)據(jù)存儲節(jié)點，以及兩對存取晶體管。第一對存取晶體管(1206a)允許經由第一(“a”)端口存取互補數(shù)據(jù)存儲節(jié)點，而第二對存取晶體管(1206b)允許經由第二(“b”)端口存取互補數(shù)據(jù)存儲節(jié)點。

“a”端口和“b”端口各自具有其自身的字線組和其自身的位線組，其獨立于另一端口的字線組和位線組。舉例來說，沿著陣列的行，端口a包含字線wl1a、wl2a、…、wlna，而端口b包含字線wl1b、wl2b、…、wlnb。沿著陣列的列，端口a包含互補位線對bl1a/bl1a'、bl2a/bl2a'、…；而端口b包含位線對bl1b/bl1b'、bl2b/bl2b'、…。導線段1208跨單元的行延伸，其與所述行的字線平行地電耦合。舉例來說，沿著行1，第一子組的導線段(例如，1208a、1208c，其可跨字線安置于中間互連層中)沿著行1耦合到奇數(shù)存儲器單元，且第二子組的導線段(例如，1208b、1208d，其可跨字線安置于上部互連層中)沿著行1耦合到偶數(shù)存儲器單元。與雙端口字線平行地耦合的導線段1208可進一步減小信號傳播延遲和信號降級，借此改進性能。

圖13說明根據(jù)一些實施例的流程圖。雖然所揭露的方法(例如，方法1300)在本文中說明且描述為一系列動作或事件，但應了解，所說明的此類動作或事件的次序不應解釋為限制意義。舉例來說，一些動作可與除本文中所說明和/或所描述的動作或事件之外的其它動作或事件以不同次序和/或同時發(fā)生。另外，可能并不需要所說明的所有動作來實施本文中的描述的一或多個方面或實施例。另外，本文中所描繪的動作中的一或多者可以一或多個單獨動作及/或階段進行。

在1302處，在半導體襯底中或上方形成存儲器單元陣列。舉例來說，1302可對應于形成如圖1中所展示的存儲器單元102的陣列101。

在1304處，跨陣列的存儲器單元的列或行形成一或多個導線。舉例來說，1304可對應于形成如圖1中所展示跨陣列延伸的多個字線108。替代地，1304可對應于形成跨陣列延伸的多個位線，或形成跨陣列的多個其它線。

在1306處，在一或多個導線中的第一者上方形成兩個或大于兩個導線段。所述兩個或大于兩個導線段耦合到所述一或多個導線中的所述第一者上的不同位置且各自與所述一或多個導線中的所第一者平行地耦合。舉例來說，1306可對應于形成如圖1中所展示的兩個或大于兩個導線段114。

應了解，在此書面描述中，以及在隨附申請專利范圍中，術語“第一”、“第二”、“第二”、“第三”等僅為用于易于描述以區(qū)分圖或一系列圖的不同元件的通用標識符。在上述情況中，這些術語不暗示這些元件的任何時間次序或結構接近度，且并不意圖描述所說明的不同實施例和/或未說明的實施例中的對應元件。舉例來說，結合第一圖描述的“第一列”可(或可不)對應于結合第二圖描述的“第一列”(例如，或可甚至對應于第二圖中的“第二列”)，且可(或可不)對應于未說明的實施例中的“第一列”。此外，因為行中的最左邊單元可認為行行的第零單元或第一單元，所以術語“偶數(shù)”和“奇數(shù)”可取決于指派給所述行的第一單元的任意約定而轉置。

因此，本揭露的一些實施例涉及存儲器裝置。耦合到存儲器單元行的存儲器單元的第一導線和第二導線在下部互連層內跨所述存儲器單元行大體上平行地延伸。第一多個導線段安置于下部互連層上方的中間互連層內。第一多個導線段中的導線段耦合到第一導線上的不同位置且與第一導線平行地電耦合。第二多個導線段安置于中間互連層中。第二多個導線段中的導線段耦合到第二導線wl2上的不同位置且與第二導線平行地電耦合，第二多個導線段在幾何形狀上平行于第一多個導線段。第三多個導線段安置于安置在中間互連層上方的上部互連層中。第三多個導線段中的導線段耦合到第一導線上的不同位置且與第一導線平行地電耦合。第四多個導線段安置于上部互連層中。第四多個導線段中的導線段耦合到第二導線上的不同位置且與第二導線平行地電耦合。第四多個導線段在幾何形狀上平行于第二多個導線段。

在其它實施例中，本揭露涉及包含存儲器陣列區(qū)和外圍區(qū)的存儲器裝置?；ミB結構跨存儲器陣列區(qū)和外圍區(qū)布置，且包含下部互連層m1、中間互連層m2以及上部互連層m3。下部互連層中的第一導線和第二導線大體上在第一方向上跨存儲器陣列區(qū)延伸，且下部互連層中的額外下部導線大體上在第一方向上跨外圍區(qū)延伸。中間互連層中的第一多個導線段大體上在第一方向上跨存儲器陣列區(qū)延伸，且中間互連層中的額外中間導線段大體上在垂直于第一方向的第二方向上跨外圍區(qū)延伸。上部互連層中的第二多個導線段大體上在第一方向上跨存儲器陣列區(qū)延伸，且上部互連層中的額外上部導線段大體上在第一方向上跨外圍區(qū)延伸。

在又其它實施例中，本揭露涉及包含布置于行和列中的多個雙端口存儲器單元的存儲器裝置。第一字線跨雙端口存儲器單元行延伸且布置于下部互連層內。第一字線耦合到與所述行的雙端口存儲器單元的第一端口相關聯(lián)的存取晶體管。第二字線跨雙端口存儲器單元行延伸且布置在下部互連層內。第二字線與第一字線大體上平行且耦合到與所述行的雙端口存儲器單元的第二端口相關聯(lián)的存取晶體管。第一多個導線段布置在第一字線和第二字線上方且耦合到第一字線或第二字線上的不同位置。第一多個導線段與第一字線在幾何形狀上大體平行，且第一多個導線段中的每一者與第一字線或第二字線平行地電耦合。

前文概述若干實施例的特征使得所屬領域的技術人員可以更好地理解本揭露的各方面。所屬領域的技術人員應理解，其可易于使用本揭露作為用于設計或修改用于實現(xiàn)本文中所引入的實施例的相同目的和/或獲得相同優(yōu)點的其它過程和結構的基礎。所屬領域的技術人員還應認識到，此類等效構造并不脫離本揭露的精神和范圍，且其可在不脫離本揭露的精神和范圍的情況下在本文中進行各種改變、替代和更改。