1.一種改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，包括一對(duì)差分架構(gòu)P型NVM存儲(chǔ)單元、以及NBTI恢復(fù)電路，其中：
所述差分架構(gòu)P型NVM存儲(chǔ)單元包括兩個(gè)P型NVM存儲(chǔ)單元，每一個(gè)P型NVM存儲(chǔ)單元具有一個(gè)P型選擇晶體管以及一個(gè)存儲(chǔ)模塊；
兩個(gè)P型選擇晶體管分別為第一PMOS管（M1）和第二PMOS管（M4），兩個(gè)存儲(chǔ)模塊分別為第一MOS管（M2）和第二MOS管（M5），所述第一PMOS管（M1）和第二PMOS管（M4）的柵極通過(guò)字線連接選通電壓Vsel，第一PMOS管（M1）和第二PMOS管（M4）的源極通過(guò)源線（SL）連接一恒定電流源模塊；
第一MOS管（M2）和第二MOS管（M5）的字線方向分別連接?xùn)艠O控制信號(hào)CG1和CG2，第一MOS管（M2）和第二MOS管（M5）的源線方向分別連接第一PMOS管（M1）和第二PMOS管（M4）的漏極，第一MOS管（M2）和第二MOS管（M5）的位線方向連接輸出差分放大模塊；
所述NBTI恢復(fù)電路由第三PMOS管（MM1）、第一NMOS管（MM0）、以及反向器（IV0）組成；
所述第一NMOS管（MM0）的源極和襯底接地電壓端GND，柵極連接使能信號(hào)端EN，漏極連接源線（SL）；
所述第三PMOS管（MM1）的源極和襯底接電源端VDD，柵極連接控制信號(hào)端ENB，漏極連接選通電壓Vsel；
所述反向器（IV0）的輸入端連接使能信號(hào)端EN，輸出端連接控制信號(hào)端ENB。
2.根據(jù)權(quán)利要求1所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，所述第三PMOS管（MM1）的漏極連接第一PMOS管（M1）和第二PMOS管（M4）的柵極。
3.根據(jù)權(quán)利要求1所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，所述第一PMOS管（M1）的襯底與第一PMOS管（M1）的源極相連，并且所述第二PMOS管（M4）的襯底與第二PMOS管（M4）的源極相連。
4.根據(jù)權(quán)利要求1所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，所述第一MOS管（M2）的襯底與第一MOS管（M2）的源極相連，并且所述第二MOS管（M5）的襯底與第二MOS管（M5）的源極相連。
5.根據(jù)權(quán)利要求1所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，所述選通電壓Vsel采用高壓。
6.根據(jù)權(quán)利要求1所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，所述第一MOS管（M2）和第二MOS管（M5）為浮柵式編程晶體管。
7.根據(jù)權(quán)利要求6所述的改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，其特征在于，還包括兩個(gè)控制晶體管：第三MOS管（M3）和第四MOS管（M6）；
所述第三MOS管（M3）的柵極與第一MOS管（M2）的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG1，用于控制共享浮柵上的電荷變化；
所述第四MOS管（M6）的柵極與第二MOS管（M5）的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG2，用于控制共享浮柵上的電荷變化。