本發(fā)明涉及差分架構(gòu)NVM存儲(chǔ)器單元，具體涉及一種增加了NBTI恢復(fù)電路的差分架構(gòu)P型NVM存儲(chǔ)器單元。

背景技術(shù)：

我們一般把存儲(chǔ)器分為兩類：一種是易失性，即存儲(chǔ)器在系統(tǒng)關(guān)閉后立即失去存儲(chǔ)在其中的信息，他需要持續(xù)的電源供應(yīng)以維持?jǐn)?shù)據(jù)；另一種就是非易失性，它在系統(tǒng)關(guān)閉或者無電源狀態(tài)時(shí)仍能保留數(shù)據(jù)信息。大部分存儲(chǔ)器都屬于非易失性存儲(chǔ)器。

一個(gè)傳統(tǒng)的非易失性存儲(chǔ)器就是一個(gè)MOS管，該管擁有一個(gè)柵極，一個(gè)源極和一個(gè)漏極。區(qū)別于其他MOS管的是，他的柵極包含兩個(gè)部分：浮柵和控制柵。浮柵介于柵氧化層和極氧化層之間，極氧化層用于隔絕浮柵?？刂茤排c浮柵之間是柵氧化層，控制柵與外部電極相連。

浮柵型非易失性存儲(chǔ)器是通過將電荷保存在浮柵中，以改變管子的閾值電壓，從而實(shí)現(xiàn)對(duì)數(shù)據(jù)信息的存儲(chǔ)。但是浮柵型的非易失性存儲(chǔ)器的制造需要采用特殊工藝，他有別于目前SoC制造過程中采用的主流的邏輯工藝，因此其開發(fā)和研制成本大大增加，設(shè)計(jì)的風(fēng)險(xiǎn)性和復(fù)雜度提高，其價(jià)格也必然高于邏輯SoC，不利于大規(guī)模的生產(chǎn)制造。

近年來，很多公司和個(gè)人提出了很多兼顧設(shè)計(jì)非易失性存儲(chǔ)器的特殊工藝和標(biāo)準(zhǔn)邏輯工藝的SoC解決方案。在專利US6678190中，eMemory公司提出了一種單多晶硅柵OTP。該結(jié)構(gòu)采用熱載流子注入CHEI的原理實(shí)現(xiàn)編程。該架構(gòu)的缺點(diǎn)是沒有電可擦除能力，只可以用紫外線UV實(shí)現(xiàn)擦除。在專利US6617637中，eMemory公司提出了一種和US6678190中串聯(lián)晶體管型架構(gòu)MTP，該架構(gòu)與之前的區(qū)別在于浮柵的漏極部分具有高摻雜的N型區(qū)形成于淺P型區(qū)中。專利CN101373634中，給出了一種非常常見的NVM（即NonVolatile Memory非易失性存儲(chǔ)器）架構(gòu)。這種架構(gòu)的NVM通常包括三個(gè)部分：編程晶體管，選擇晶體管以及擦除晶體管，這類架構(gòu)，通常把編程管和選擇傳輸管串聯(lián)，擦除管和編程管共享浮柵，以電容變化控制浮柵電荷變化。他們通常采用晶體管的溝道或者其他物理效應(yīng)實(shí)現(xiàn)激活編程和擦除操作，以FN穿隧機(jī)理為主。但是，為了避免高電平操作時(shí)的閂鎖效應(yīng)，不得不把晶體管設(shè)計(jì)成大尺寸，但是大尺寸的管子不可避免地引起內(nèi)部電容的增大，其產(chǎn)生非線性電容直接影響存儲(chǔ)器的存儲(chǔ)特性。在最近幾年，關(guān)于更多管子的NVM結(jié)構(gòu)也被發(fā)明出來。在專利US7164606和CN102741825 A中，發(fā)明人提出了一種新型的四管NVM結(jié)構(gòu)，其四管共享浮柵，兩個(gè)管子以電容接法接入，分別作為控制晶體管和擦除晶體管，另外兩個(gè)管子則采用讀寫分開的方式來分別實(shí)現(xiàn)編程讀寫操作。專利CN102741936 A還給出了一種五管的NVM結(jié)構(gòu)。但這些結(jié)構(gòu)都受著晶體管尺寸和寄生效應(yīng)的影響，其帶來的成本和可靠性的限制是制約這種結(jié)構(gòu)MTP發(fā)展的關(guān)鍵，而且無法避免。

因此，在實(shí)踐中，研究人員在現(xiàn)實(shí)技術(shù)的基礎(chǔ)上開辟新的思路來實(shí)現(xiàn)更小更有效的存儲(chǔ)單元。在US2004\0004861 A1、US6950342以及文獻(xiàn)“Highly Reliable 90-nm Logic Multitime Programmable NVM Cells Using Novel Work-Function-Engineered Tunneling Devices”（IEEE transactions on electron devices, Vol.54, No.9, Sept. 2007）中，Impinj公司提出了采用差分架構(gòu)來實(shí)現(xiàn)EEPROM的方案。該結(jié)構(gòu)把TJ1和CG0連接，把TJ0和CG1連接，這樣就實(shí)現(xiàn)了兩種電容的耦合。假設(shè)原來存儲(chǔ)器存儲(chǔ)的是“1”，當(dāng)TJ0和CG1加上高壓而TJ1和CG0接地時(shí)，浮柵FG1呈現(xiàn)負(fù)電平而FG0正電平，這時(shí)流經(jīng)M1的電流大于M0的電流，通過電流靈敏放大器很容易讀出其狀態(tài)。差分結(jié)構(gòu)的存儲(chǔ)單元可以有效地減小對(duì)管子尺寸的需求，差分結(jié)構(gòu)采用對(duì)比輸出，也可以降低存儲(chǔ)器的工作電平，并且得到比原來結(jié)構(gòu)更可靠的性能。專利US7679957在差分結(jié)構(gòu)的基礎(chǔ)上提出了利用冗余管子來實(shí)現(xiàn)NVM，不僅對(duì)漏電流進(jìn)行了成功的優(yōu)化，而且增加了存儲(chǔ)單元的穩(wěn)定性。在專利CN102446554 A中，英飛凌公司的研究人員還論證了差分結(jié)構(gòu)的非易失性存儲(chǔ)器可以改善存儲(chǔ)單元在經(jīng)過反復(fù)編程和擦除操作中帶來的閾值電壓的“漂移”問題，有效地抑制存儲(chǔ)單元在使用中的退化問題，保證存儲(chǔ)器的可靠性。

對(duì)比N型NVM存儲(chǔ)單元尺寸小、溝道電子注入快速直接等優(yōu)勢(shì)，P型NVM最大的優(yōu)勢(shì)在于更好的保持性及更強(qiáng)的持久性（允許更多次擦除/編程操作）。目前的技術(shù)中，P型NVM具有10年以上的保持性，而N型NVM沒有。

但是，對(duì)于需要反復(fù)操作的存儲(chǔ)器來說，負(fù)柵壓溫度不穩(wěn)定性（即NBTI）會(huì)極大影響P型NVM存儲(chǔ)單元中的PMOS的工作穩(wěn)定性。NBTI（negative bias temperature instability）效應(yīng)發(fā)生在PMOS器件中，引起其一系列電學(xué)參數(shù)的退化 ，當(dāng)器件的柵極處于負(fù)偏壓下時(shí)，器件的飽和漏極電流Idsat和跨導(dǎo)Gm 不斷減小、閾值電壓絕對(duì)值不斷增大。這種導(dǎo)致器件性能衰退的NBTI效應(yīng)，會(huì)隨著柵極上的偏置電壓的增加和溫度的升高而更加顯著。NBTI主要是由硅/ 氧化層界面陷阱電荷和氧化層電荷的變化而引起的。在柵極的硅/氧化層界面中存在著一些Si的懸掛鍵，如Si3≡Si·和Si2O≡Si·，一般認(rèn)為在工藝工程上，H會(huì)和硅的懸掛鍵結(jié)合形成SiH鍵，稱為氫鈍化。但是在器件工作中會(huì)在柵極上形成一個(gè)高電場(chǎng)，此時(shí)SiH鍵就容易被打斷，形成H，H+ 或H₂。這樣硅的懸掛鍵就會(huì)吸引一個(gè)電荷，成為帶正電性的界面陷阱電荷（Interface trapped charge）。這樣所形成的不穩(wěn)定狀態(tài)我們稱做界面態(tài)，這是一個(gè)可逆的電化學(xué)反應(yīng)，受柵極上的偏置電壓的增加和溫度的升高影響顯著。界面陷阱電荷的變化率和電場(chǎng)強(qiáng)度成正比，由于電場(chǎng)強(qiáng)度會(huì)隨著技術(shù)節(jié)點(diǎn)的提高，以及氧化層厚度的減小而增加，因此可以認(rèn)為NBTI 效應(yīng)會(huì)隨著技術(shù)節(jié)點(diǎn)的提高而更加顯著。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的問題，提供一種改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，采用差分的結(jié)構(gòu)實(shí)現(xiàn)存儲(chǔ)單元，增加讀取速度，降低讀取電流和功耗消耗，降低穿隧和注入效率的變化的敏感度，帶來更高的穩(wěn)定性。因?yàn)楸景l(fā)明方案是面向采用PMOS管實(shí)現(xiàn)的P型NVM存儲(chǔ)單元，而P型NVM在編程和擦除操作中，需要很高的正負(fù)電平來提供電壓，這種情況下，PMOS正常工作時(shí)將經(jīng)受很嚴(yán)重的負(fù)偏壓溫度不穩(wěn)定效應(yīng)（NBTI: negative bias temperature instability）影響，因此發(fā)明中還提供了一種恢復(fù)電路。

為實(shí)現(xiàn)上述技術(shù)目的，達(dá)到上述技術(shù)效果，本發(fā)明通過以下技術(shù)方案實(shí)現(xiàn)：

一種改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，包括一對(duì)差分架構(gòu)P型NVM存儲(chǔ)單元、以及NBTI恢復(fù)電路，其中：

所述差分架構(gòu)P型NVM存儲(chǔ)單元包括兩個(gè)P型NVM存儲(chǔ)單元，每一個(gè)P型NVM存儲(chǔ)單元具有一個(gè)P型選擇晶體管以及一個(gè)存儲(chǔ)模塊；

兩個(gè)P型選擇晶體管分別為第一PMOS管和第二PMOS管，兩個(gè)存儲(chǔ)模塊分別為第一MOS管和第二MOS管，所述第一PMOS管和第二PMOS管的柵極通過字線連接選通電壓Vsel，第一PMOS管和第二PMOS管的源極通過源線連接一恒定電流源模塊；

第一MOS管和第二MOS管的字線方向分別連接?xùn)艠O控制信號(hào)CG1和CG2，第一MOS管和第二MOS管的源線方向分別連接第一PMOS管和第二PMOS管的漏極，第一MOS管和第二MOS管的位線方向連接輸出差分放大模塊；

所述NBTI恢復(fù)電路由第三PMOS管、第一NMOS管、以及反向器組成；

所述第一NMOS管的源極和襯底接地電壓端GND，柵極連接使能信號(hào)端EN，漏極連接源線；

所述第三PMOS管的源極和襯底接電源端VDD，柵極連接控制信號(hào)端ENB，漏極連接選通電壓Vsel；

所述反向器的輸入端連接使能信號(hào)端EN，輸出端連接控制信號(hào)端ENB。

進(jìn)一步的，所述第三PMOS管的漏極連接第一PMOS管和第二PMOS管的柵極。

進(jìn)一步的，所述第一PMOS管的襯底與第一PMOS管的源極相連，并且所述第二PMOS管的襯底與第二PMOS管的源極相連。

進(jìn)一步的，所述第一MOS管的襯底與第一MOS管的源極相連，并且所述第二MOS管的襯底與第二MOS管的源極相連。

進(jìn)一步的，所述選通電壓Vsel采用高壓。

進(jìn)一步的，所述第一MOS管和第二MOS管為浮柵式編程晶體管。

進(jìn)一步的，還包括兩個(gè)控制晶體管：第三MOS管和第四MOS管；

所述第三MOS管的柵極與第一MOS管的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG1，用于控制共享浮柵上的電荷變化；

所述第四MOS管的柵極與第二MOS管的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG2，用于控制共享浮柵上的電荷變化。

本發(fā)明的有益效果是:

1、本發(fā)明采用差分架構(gòu)，表面上存儲(chǔ)單元管子的數(shù)目增加了，但是采用差分結(jié)構(gòu)，可以降低傳統(tǒng)NVM存儲(chǔ)單元對(duì)于存儲(chǔ)單元尺寸的嚴(yán)苛要求，可以采用尺寸更優(yōu)化的晶體管實(shí)現(xiàn)存儲(chǔ)，只要兩條差分支路的差值能夠被輸出部分的靈敏放大電路識(shí)別，就可以實(shí)現(xiàn)存儲(chǔ)；

2、本發(fā)明采用差分架構(gòu)，差分架構(gòu)的重點(diǎn)是差分對(duì)對(duì)比輸出，因此不僅在尺寸上對(duì)管子的要求降低，還可以降低其工作電流，提高了讀取速度，工作電流的降低必然使得功耗降低，并且有助于改善穩(wěn)定性；

3、本發(fā)明采用差分架構(gòu)，其對(duì)穩(wěn)定性的改進(jìn)還表現(xiàn)在對(duì)閾值電壓偏移的優(yōu)化上，采用差分架構(gòu)，差分對(duì)是成對(duì)出現(xiàn)，兩條支路對(duì)比輸出，因而穿隧及注入的變化效率的敏感度的影響可以有效地被減小，穩(wěn)定性得到明顯改進(jìn)。

4、本發(fā)明采用差分結(jié)構(gòu)，因?yàn)镻型NVM單元編程及擦除操作需要高壓，因而極易受NBTI效益影響，從而影響其性能。所述單元在差分結(jié)構(gòu)基礎(chǔ)上，為差分對(duì)添加NBTI恢復(fù)電路，能夠有效改善NBTI效益的影響，極大地增加了存儲(chǔ)單元的可靠性及存儲(chǔ)壽命。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。本發(fā)明的具體實(shí)施方式由以下實(shí)施例及其附圖詳細(xì)給出。

附圖說明

圖1為本發(fā)明的第一種存儲(chǔ)單元結(jié)構(gòu)示意圖（基于傳統(tǒng)pFlash存儲(chǔ)單元）；

圖2為本發(fā)明的第二種存儲(chǔ)單元結(jié)構(gòu)示意圖（基于標(biāo)準(zhǔn)CMOS邏輯機(jī)構(gòu)MTP存儲(chǔ)單元）；

圖3為本發(fā)明存儲(chǔ)單元在實(shí)際運(yùn)用中的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面將參考附圖并結(jié)合實(shí)施例，來詳細(xì)說明本發(fā)明。

一種改善P型NVM存儲(chǔ)器NBTI效應(yīng)的差分架構(gòu)存儲(chǔ)單元，包括一對(duì)差分架構(gòu)P型NVM存儲(chǔ)單元、以及NBTI恢復(fù)電路，其中：

所述差分架構(gòu)P型NVM存儲(chǔ)單元包括兩個(gè)P型NVM存儲(chǔ)單元，每一個(gè)P型NVM存儲(chǔ)單元具有一個(gè)P型選擇晶體管以及一個(gè)存儲(chǔ)模塊；

兩個(gè)P型選擇晶體管分別為第一PMOS管M1和第二PMOS管M4，兩個(gè)存儲(chǔ)模塊分別為第一MOS管M2和第二MOS管M5，所述第一PMOS管M1和第二PMOS管M4的柵極通過字線連接選通電壓Vsel，第一PMOS管M1和第二PMOS管M4的源極通過源線SL連接一恒定電流源模塊；

第一MOS管M2和第二MOS管M5的字線方向分別連接?xùn)艠O控制信號(hào)CG1和CG2，第一MOS管M2和第二MOS管M5的源線方向分別連接第一PMOS管M1和第二PMOS管M4的漏極，第一MOS管M2和第二MOS管M5的位線方向連接輸出差分放大模塊；

所述NBTI恢復(fù)電路由第三PMOS管MM1、第一NMOS管MM0、以及反向器IV0組成；

所述第一NMOS管MM0的源極和襯底接地電壓端GND，柵極連接使能信號(hào)端EN，漏極連接源線SL；

所述第三PMOS管MM1的源極和襯底接電源端VDD，柵極連接控制信號(hào)端ENB，漏極連接選通電壓Vsel；

所述反向器IV0的輸入端連接使能信號(hào)端EN，輸出端連接控制信號(hào)端ENB。

所述第三PMOS管MM1的漏極連接第一PMOS管M1和第二PMOS管M4的柵極。

所述第一PMOS管M1的襯底與第一PMOS管M1的源極相連，并且所述第二PMOS管M4的襯底與第二PMOS管M4的源極相連。

所述第一MOS管M2的襯底與第一MOS管M2的源極相連，并且所述第二MOS管M5的襯底與第二MOS管M5的源極相連。

所述選通電壓Vsel采用高壓。

所述第一MOS管M2和第二MOS管M5為浮柵式編程晶體管。

還包括兩個(gè)控制晶體管：第三MOS管M3和第四MOS管M6；

所述第三MOS管M3的柵極與第一MOS管M2的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG1，用于控制共享浮柵上的電荷變化；

所述第四MOS管M6的柵極與第二MOS管M5的柵極相連共享浮柵，在該共享浮柵處連接?xùn)艠O控制信號(hào)CG2，用于控制共享浮柵上的電荷變化。

下面將結(jié)合附圖提供以下實(shí)施例，另外，為了描述簡(jiǎn)潔清楚，各個(gè)晶體管以圖中相應(yīng)的圖標(biāo)來代稱，來詳細(xì)說明本發(fā)明。

標(biāo)準(zhǔn)邏輯工藝兼容的差分架構(gòu)NVM存儲(chǔ)器單元，由MTP連接輔以偏置的電源、輸入輸出電路及NBTI恢復(fù)電路組成，MTP為浮柵型架構(gòu)，包括在浮柵上的充當(dāng)選通以及偏置作用的選擇晶體管、編程晶體管和以電容接法與編程晶體管柵極共享的控制晶體管。

實(shí)施例1：

圖1是基于傳統(tǒng)的浮柵型pFlash存儲(chǔ)單元，在其基礎(chǔ)上采用差分架構(gòu)，同時(shí)添加NBTI恢復(fù)電路。

參見圖1所示，基本模塊是浮柵型pFlash存儲(chǔ)單元。最上面的模塊是恒定電流源模塊Current Sourced，通常采用工作在飽和區(qū)的MOS電流源來實(shí)現(xiàn)，其優(yōu)勢(shì)在于與標(biāo)準(zhǔn)工藝兼容且電流穩(wěn)定。PMOS管M1和PMOS管M4為選擇晶體管，其柵極接字線選通電壓Vsel，源極接上述的恒定電流源模塊，漏極分別接浮柵存儲(chǔ)管MOS管M2和MOS管M5，襯底直接與源極相連，通常選通電壓Vsel是采用高壓，因此該管的尺寸以及柵氧厚度有特殊要求，這兩個(gè)選通管還承擔(dān)一定的偏置作用。

浮柵存儲(chǔ)管MOS管M2和MOS管M5是編程晶體管，其柵極分別與控制信號(hào)CG1及CG2連接，源極接MOS管M1和MOS管M4的漏極，漏極接輸出差分放大模塊，襯底也是直接與源極相連。

NBTI恢復(fù)電路由PMOS管MM1和NMOS管MM0及反向器IV0，輔以電源電壓和地電壓構(gòu)成；其中MM0源極接地電壓端GND，柵極接使能信號(hào)端EN，漏極連接存儲(chǔ)單元源線SL，襯底接地電壓端GND；MM1源極接電源端VDD，柵極接控制信號(hào)端ENB，漏極連接選擇管M2和M5的柵極，襯底接電源端VDD；IV0輸入接使能信號(hào)端EN，輸出接控制信號(hào)端ENB；使能信號(hào)端EN保持低電平時(shí)，MM1和MM0都保持關(guān)斷狀態(tài)，NBTI恢復(fù)電路不工作；當(dāng)存儲(chǔ)單元執(zhí)行過編程或者擦除操作后，選通管M2及M5的柵極和源極保持一段時(shí)間的高壓反差，從而受到強(qiáng)烈的NBTI效應(yīng)影響，直接影響兩個(gè)晶體管的使用壽命及性能；而這時(shí)如果啟動(dòng)恢復(fù)電路，及使能信號(hào)端EN施加電源端VDD的高電平，MM0工作，迅速對(duì)源線SL放電，降低其電平；同時(shí)MM1工作，電路對(duì)選通管的柵極充電，迅速將其拉至電源端VDD的高電平；這樣有效地加速了PMOS選通管的NBTI效應(yīng)恢復(fù)速度，有效抑制了PMOS管閾值電壓的負(fù)向漂移，提高了電平轉(zhuǎn)換電路的性能與可靠性。

實(shí)施例2：

圖2是基于標(biāo)準(zhǔn)CMOS邏輯架構(gòu)的3TP型MTP存儲(chǔ)單元，在其基礎(chǔ)上采用差分架構(gòu)，同時(shí)添加了NBTI恢復(fù)電路。

參見圖2所示，基本模塊是3T MTP存儲(chǔ)單元；最上面的模塊是恒定電流源模塊Current Sourced，通常采用工作在飽和區(qū)的MOS電流源來實(shí)現(xiàn)，其優(yōu)勢(shì)在于與標(biāo)準(zhǔn)工藝兼容且電流穩(wěn)定；PMOS管M1和PMOS管M4為選擇晶體管，其柵極接字線選通電壓Vsel，源極接上述的恒定電流源模塊Current Sourced，漏極分別接MOS管M2和MOS管M5，襯底直接與源極相連，通常選通電壓Vsel是采用高壓，因此該管的尺寸以及柵氧厚度有特殊要求，這兩個(gè)選通管還承擔(dān)一定的偏置作用。

MOS管M2和MOS管M5是編程晶體管，其柵極分別與MOS管M3和MOS管M6的柵極相連共享浮柵，源極接MOS管M1和MOS管M4的漏極，漏極接輸出差分放大模塊，襯底也是直接與源極相連。他們的浮柵與電容接法的MOS管M3和MOS管M6分別相連，用CG1和CG2的偏壓來控制其共享浮柵上的電荷變化，借以改變支路電流I1和I2變化，然后通過差分放大器Diff.Sense AMP讀出，確定存儲(chǔ)單元的工作狀態(tài)；MOS管M3和MOS管M6為控制晶體管。

NBTI恢復(fù)電路和實(shí)施例1中完全一致。

同理，此類的差分結(jié)構(gòu)MTP存儲(chǔ)單元，只要是選通管采用的PMOS，就會(huì)在編程或擦除工程中受到柵源高壓差帶來的NBTI效應(yīng)影響，添加NBTI恢復(fù)電路可以有效改善其影響，極大地提高選通管的使用壽命及性能。

參見圖3所示，在圖1和圖2的基礎(chǔ)上，圖3給出了所述差分結(jié)構(gòu)存儲(chǔ)單元在實(shí)際運(yùn)用中的結(jié)構(gòu)圖。在每一個(gè)存儲(chǔ)單元中添加NBTI恢復(fù)電路不可能實(shí)現(xiàn)，因?yàn)檫@會(huì)加倍增加存儲(chǔ)器的面積；因而在實(shí)際運(yùn)用中，我們可以共享使用NBTI恢復(fù)電路；如圖3所示，可將NBTI電路抽離，修改恢復(fù)電路器件的尺寸，添加BUF電路增強(qiáng)驅(qū)動(dòng)能力，在驅(qū)動(dòng)能力滿足的基礎(chǔ)上，可以用恢復(fù)電路同時(shí)驅(qū)動(dòng)選中塊的存儲(chǔ)單元，同時(shí)恢復(fù)各存儲(chǔ)單元的選通管，提高存儲(chǔ)單元的使用壽命及穩(wěn)定性。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”、“第四”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。