本申請案主張于2015年9月11日申請的美國臨時(shí)專利申請案第62/217,053號的權(quán)益，所述美國臨時(shí)專利申請案以全文引用的方式并入本文中。

聯(lián)合研究協(xié)議的合作對象

國際商業(yè)機(jī)器股份有限公司(International Business Machines Corporation)(紐約公司)及旺宏電子股份有限公司(Macronix International Corporation，Ltd.)(臺灣公司)為聯(lián)合研究協(xié)議的合作對象。

技術(shù)領(lǐng)域

本發(fā)明技術(shù)關(guān)于一種用于對存儲器裝置進(jìn)行寫入的可調(diào)整寫入電路(諸如寫入電流脈沖驅(qū)動器)，以及用于制造及操作這些裝置的方法。具體來講，本發(fā)明技術(shù)關(guān)于一種用于將數(shù)據(jù)寫入至由相變材料組成的存儲器的位線的可調(diào)整寫入電路，以及用于制造及操作這些裝置的方法。

背景技術(shù)：

在相變存儲器(phase change memory；PCM)中，每一存儲單元包含相變存儲器組件?？墒瓜嘧兇鎯ζ髟诮Y(jié)晶相與非晶相之間改變相。非晶相的特性在于比結(jié)晶相高的電阻率。在相變存儲器組件的操作中，通過PCM的存儲單元的電流脈沖可設(shè)定或重設(shè)相變存儲器組件的電阻率相(resistivity phase)(也就是，電流脈沖可用以在非晶相與結(jié)晶相之間改變PCM)。

可通過施加電脈沖通過相變材料來執(zhí)行非晶相至結(jié)晶相的改變(在本文中被稱作設(shè)定操作)。在電脈沖中，初始峰值電流在脈沖的持續(xù)時(shí)間中繼之以減小電流，使得相變材料緩慢冷卻成結(jié)晶相。

可通過施加短的高電流電脈沖通過相變材料以熔融或分解相變材料中的結(jié)晶相結(jié)構(gòu)來執(zhí)行結(jié)晶相至非晶相的改變(在本文中被稱作重設(shè)操作)。此后，相變材料快速冷卻，從而使相變程序冷卻(quench)且允許相變材料的至少一部分穩(wěn)定在非晶相。

PCM具有可擴(kuò)充性、類似動態(tài)隨機(jī)存取存儲器(dynamic random access memory；DRAM)的操作及非揮發(fā)性的有利特性，所述特性使PCM成為存儲類別存儲器的良好候選者。然而，PCM可由鍺(Ge)、銻(Sb)以及碲(Te)的不同組合/組合物(有時(shí)被稱作GST)組成且可用于不同類型的應(yīng)用中。GST的這些不同組合/組合物及變化的應(yīng)用可能需要不同寫入操作及/或最佳在不同寫入操作下執(zhí)行。舉例而言，執(zhí)行設(shè)定及重設(shè)操作所需的信號的時(shí)序、持續(xù)時(shí)間以及電平可視PCM的GST組合/組合物及視PCM的應(yīng)用/使用而變化。

因此希望提供一種電路，其可基于PCM的組成及應(yīng)用/使用而可調(diào)整地對PCM進(jìn)行寫入。因此，提供提議的解決方案以實(shí)施用于PCM及多電平單元(multi-level cell；MLC)技術(shù)材料、其他類型的非揮發(fā)性存儲器、一般存儲器及/或一般半導(dǎo)體裝置的可調(diào)整寫入電路，以便基于存儲器的特定應(yīng)用/使用及存儲器的類型來改良各種類型的存儲器(例如，PCM)的效能及/或可靠性。

技術(shù)實(shí)現(xiàn)要素：

本文中描述一種寫入電流脈沖驅(qū)動器、一種存儲器裝置、一種控制所述寫入電流脈沖驅(qū)動器的方法、一種控制所述存儲器裝置的方法以及一種控制寫入電流脈沖驅(qū)動器的方法。

所述寫入電流脈沖驅(qū)動器包含：參數(shù)存儲器，存儲一組用以辨識寫入電流脈沖的特性的參數(shù)；以及驅(qū)動器電路，用以在輸出節(jié)點(diǎn)上產(chǎn)生所述寫入電流脈沖，所述寫入電流脈沖具有一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段，其中所述驅(qū)動器電路包含脈沖塑形電路，所述脈沖塑形電路會使用該組參數(shù)來設(shè)定所述寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者其中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性。

所述存儲器裝置可包含存儲單元的第一區(qū)塊及存儲單元的第二區(qū)塊以及參數(shù)存儲器，所述參數(shù)存儲器存儲辨識用于所述第一區(qū)塊的第一寫入電流脈沖的特性的第一組參數(shù)及辨識用于所述第二區(qū)塊的第二寫入電流脈沖的特性的第二組參數(shù)。此外，所述存儲器裝置可包含驅(qū)動器電路，所述驅(qū)動器電路用以在分別耦接至所述第一區(qū)塊及所述第二區(qū)塊中的位線的輸出節(jié)點(diǎn)上產(chǎn)生所述第一寫入電流脈沖及所述第二寫入電流脈沖，所述第一寫入電流脈沖及所述第二寫入電流脈沖中的每一個(gè)具有一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段，其中所述驅(qū)動器電路包含使用所述第一組參數(shù)來判定施加至所述第一區(qū)塊中的位線的第一寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段中的一或多個(gè)的特性的電路，且其中所述驅(qū)動器電路包含使用所述第二組參數(shù)來判定施加至所述第二區(qū)塊中的位線的第二寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段中的一或多個(gè)的特性的電路。

控制寫入電流脈沖驅(qū)動器(所述寫入電流脈沖驅(qū)動器包含存儲一組用以辨識寫入電流脈沖的特性的參數(shù)的參數(shù)存儲器且包含驅(qū)動器電路，所述驅(qū)動器電路包含輸出節(jié)點(diǎn)，所述驅(qū)動器電路用以在所述輸出節(jié)點(diǎn)上產(chǎn)生所述寫入電流脈沖，所述寫入電流脈沖具有一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段)的所述方法包含：自所述參數(shù)存儲器獲得該組參數(shù)；使用所述獲得的該組參數(shù)來設(shè)定所述寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者其中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性；以及使用所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者其中之一的至少一個(gè)所述振幅、所述持續(xù)時(shí)間或所述斜率的所述經(jīng)設(shè)定形狀特性，而在所述輸出節(jié)點(diǎn)上產(chǎn)生所述寫入電流脈沖。

描述一種控制存儲器裝置的方法，所述存儲器裝置可包含第一存儲單元區(qū)塊及第二存儲單元區(qū)塊，所述第一存儲單元區(qū)塊及第二存儲單元區(qū)塊包含存儲第一組參數(shù)及第二組參數(shù)的參數(shù)存儲器且包含驅(qū)動器電路，所述驅(qū)動器電路包含耦接至所述第一區(qū)塊及所述第二區(qū)塊中的位線的輸出節(jié)點(diǎn)，所述方法包含：自所述參數(shù)存儲器獲得辨識用于所述第一區(qū)塊的第一寫入電流脈沖的特性的所述第一組參數(shù)，所述第一寫入電流脈沖具有前邊緣、后邊緣以及所述前邊緣與所述后邊緣之間的中間區(qū)段；自所述參數(shù)存儲器獲得辨識用于所述第二區(qū)塊的第二寫入電流脈沖的特性的所述第二組參數(shù)，所述第二寫入電流脈沖具有前邊緣、后邊緣以及所述前邊緣與所述后邊緣之間的中間區(qū)段；以及使用所述獲得的第一組參數(shù)來判定施加至所述第一區(qū)塊中的位線的所述第一寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段中的一個(gè)以上的特性。此外，所述方法包含：使用所述獲得的第二組參數(shù)來判定施加至所述第二區(qū)塊中的位線的所述第二寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段中的一個(gè)以上的特性；使用所述前邊緣、所述后邊緣以及所述中間區(qū)段中的所述一個(gè)以上的所述判定特性在輸出節(jié)點(diǎn)上產(chǎn)生所述第一寫入電流脈沖；以及使用所述前邊緣、所述后邊緣以及所述中間區(qū)段中的所述一個(gè)以上的所述判定特性在輸出節(jié)點(diǎn)上產(chǎn)生第二寫入電流脈沖。

本文中所描述的技術(shù)的其他特征、特征的組合、方面以及優(yōu)點(diǎn)可在隨后的附圖、詳細(xì)描述以及權(quán)利要求中看出。

附圖說明

圖1A為根據(jù)本發(fā)明的實(shí)施例的處于設(shè)定相中的存儲單元的部分的示意圖。

圖1B為根據(jù)本發(fā)明的實(shí)施例的處于重設(shè)相中的存儲單元的部分的示意圖。

圖2為根據(jù)本發(fā)明的實(shí)施例說明存儲單元的重設(shè)相及設(shè)定相的溫度與時(shí)間之間的關(guān)系的圖表。

圖3為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的各種部分的方塊圖。

圖4A為根據(jù)本發(fā)明的實(shí)施例的說明設(shè)定(SET)操作期間所產(chǎn)生的波形的圖表。

圖4B為根據(jù)本發(fā)明的實(shí)施例的說明重設(shè)(RESET)操作期間所產(chǎn)生的波形的圖表。

圖5為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的尖波控制部分的示意圖。

圖6為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的電流調(diào)整0部分的示意圖。

圖7為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的電流調(diào)整1部分的示意圖。

圖8A為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的寫入控制0部分的特征的方塊圖。

圖8B說明圖8A的時(shí)序形狀產(chǎn)生電路804的例示性電路示意圖。

圖8C說明與圖8A的時(shí)序形狀產(chǎn)生電路804有關(guān)的信號(例如，SET-IN、SHAPE0、RTOP、bRAMP、STOP以及bRT)的時(shí)序波形。

圖8D為根據(jù)本發(fā)明的實(shí)施例的說明輸出為SHAPE0的波形的可調(diào)性的圖表。

圖9A為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的寫入控制1部分的特征的方塊圖。

圖9B說明圖9A的時(shí)序脈沖產(chǎn)生電路904的例示性電路示意圖。

圖9C為根據(jù)本發(fā)明的實(shí)施例的說明輸出為SHAPE1的波形的可調(diào)性的圖表。

圖10A至圖10E為根據(jù)本發(fā)明的各種實(shí)施例的說明由可調(diào)整寫入電路調(diào)整的設(shè)定操作的各種仿真結(jié)果的圖表。

圖11A至圖11D為根據(jù)本發(fā)明的各種實(shí)施例的說明由可調(diào)整寫入電路調(diào)整的重設(shè)操作的各種仿真結(jié)果的圖表。

圖12為根據(jù)本發(fā)明的實(shí)施例的說明寫入電路可調(diào)整所根據(jù)的各種方面的方塊圖。

圖13A為根據(jù)本發(fā)明的實(shí)施例的說明寫入電路可調(diào)整所根據(jù)且可應(yīng)用于不同類型的存儲器的各種方面的方塊圖。

圖13B說明根據(jù)圖13A中所說明的實(shí)施例所產(chǎn)生的4個(gè)波形。

圖14A說明根據(jù)本發(fā)明的實(shí)施例的設(shè)定操作期間的信號(例如，WRITE-ON、ON0、SET-IN、SHAPE0、SPIKE-ON、SPIKE、QUENCH)的時(shí)序波形。

圖14B說明根據(jù)本發(fā)明的實(shí)施例的重設(shè)操作期間的信號(例如，WRITE-ON、ON1、SET-IN、SHAPE1、SPIKE-ON、SPIKE、QUENCH)的時(shí)序波形。

圖15為根據(jù)本發(fā)明的實(shí)施例的集成電路的簡化方塊圖。

圖16為根據(jù)本發(fā)明的實(shí)施例的集成電路的簡化方塊圖。

【符號說明】

100：存儲單元

102：存儲器組件

104：頂部電極

106：底部電極

108：結(jié)晶相

110：非晶相

200：圖表

300：方塊圖

302：初始控制部分

304：尖波控制部分

306：冷卻控制部分

308：寫入控制0部分

310：寫入電流調(diào)整0部分

312：寫入控制1部分

314：寫入電流調(diào)整1部分

500：方塊圖/組件

502：調(diào)整部分

504：晶體管T0

506：晶體管T6

508：晶體管T7

510：晶體管T1

512：晶體管T8

514：晶體管T2

516：反相器

518：晶體管T3

520：晶體管T4

522：晶體管T5

524：反相器

526：反相器

528：與門

600：方塊圖

602：部分

604：部分

606：晶體管T0

608：晶體管T1

610：晶體管T2

612：晶體管T3

614：晶體管T4

616：晶體管T5

618：反相器

620：晶體管T6

622：晶體管T7

624：晶體管T10

626：晶體管T11

628：晶體管T13

630：晶體管T15

632：晶體管T8

634：晶體管T9

636：晶體管T12

638：晶體管T14

640：DRIVE節(jié)點(diǎn)

700：方塊圖/電流調(diào)整1部分

702：部分

704：部分

706：晶體管T0

708：晶體管T1

710：晶體管T2

712：晶體管T3

714：晶體管T4

716：晶體管T5

718：反相器

720：晶體管T6

722：晶體管T7

724：晶體管T10

726：晶體管T11

728：晶體管T13

730：晶體管T15

732：晶體管T8

734：晶體管T9

736：晶體管T12

738：晶體管T14

740：DRIVE節(jié)點(diǎn)

800：寫入控制0部分

802：控制邏輯

804：時(shí)序形狀產(chǎn)生電路

806：反相器

808：RC電路

810：反相器

812：與門

814：晶體管T2

816：晶體管T1

818：反相器

820：部分

822：部分

824：部分

826：組合邏輯

828：比較器

900：寫入控制1部分

902：控制邏輯

904：時(shí)序脈沖產(chǎn)生電路

906：反相器

908：RC電路

910：反相器

912：與門

914：晶體管T2

916：晶體管T1

1200：方塊圖

1202：地址(ADDR)部分

1204：熔斷緩存器

1206：地址(ADDR)部分

1300：方塊圖

1302：數(shù)據(jù)[1：0]部分

1500：集成電路

1502：陣列/存儲器陣列/存儲單元的陣列

1504：字線譯碼器

1506：字線

1508：可調(diào)整寫入電路

1510：位線

1512：總線

1514：區(qū)塊/感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)

1516：數(shù)據(jù)總線

1518：數(shù)據(jù)輸入線

1520：其他電路

1522：數(shù)據(jù)輸出線

1524：控制器

1526：偏壓配置供應(yīng)電壓

1528：地址

1530：緩存器

1600：集成電路

1602A：區(qū)塊/存儲器區(qū)塊/存儲單元的陣列

1602B：區(qū)塊/存儲器區(qū)塊/存儲單元的陣列

1604：字線譯碼器

1606：字線

1608A：可調(diào)整寫入電路A

1608B：可調(diào)整寫入電路B

1610A：位線

1610B：位線

1612：總線

1614A：區(qū)塊

1614B：區(qū)塊

1616A：數(shù)據(jù)總線

1616B：數(shù)據(jù)總線

1618：數(shù)據(jù)輸入線

1620：其他電路

1622：數(shù)據(jù)輸出線

1624：控制器

1626：偏壓配置供應(yīng)電壓

1628：地址

1630A：緩存器A

1630B：緩存器B

BITLINE：位置

bRAMP：信號

bRT：信號

bTRAMP<0>：信號

bTRAMP<1>：信號

C0、C1、C2、C3：MOS電容器

DRIVE：節(jié)點(diǎn)

GND：接地

Hit0：信號

Hit2：信號

I_{reset_min}：臨界值

I_{set_min}：臨界值

N3：節(jié)點(diǎn)

ON0：信號

ON1：信號

QUENCH：信號

RTOP：信號

SET-IN：信號

SHAPE0：信號

SHAPE1：信號

SPIKE：信號

SPIKE1：信號

SPIKE2：信號

SPIKE-ON：信號

STOP：信號

T0～T19：晶體管

T_crystal：特定臨界值

T_melt：特定臨界值

TRAMP<3>：信號

TRIM-FTOP：信號

TRIM-FTOP<n-1：0>：信號

TRIM-FTOP<3：0>：信號

TRIM-PULSE<n-1：0>：信號

TRIM-RAMP：信號

TRIM-RAMP<n-1：0>：信號

TRIM-RAMP<3：0>：信號

TRIM-RESET：信號

TRIM-RESET<3：0>：信號

TRIM-RESET0：調(diào)整信號

TRIM-RESET1：調(diào)整信號

TRIM-RESET2：調(diào)整信號

TRIM-RESET3：調(diào)整信號

TRIM-SET：信號

TRIM-SET<3：0>：信號

TRIM-SET0：調(diào)整信號

TRIM-SET1：調(diào)整信號

TRIM-SET2：調(diào)整信號

TRIM-SET3：調(diào)整信號

TRIM-SPK0：調(diào)整尖波信號

TRIM-SPK1：調(diào)整尖波信號

TRIM-SPK2：調(diào)整尖波信號

TRIM-SPIKE：信號

TRIM-SPIKE<2：0>：信號

VDD：參考電壓

VPP：編程電壓

VR：參考電壓

WRITE-ON：信號

WRITE-ON1：信號

具體實(shí)施方式

參看圖1A至圖16提供技術(shù)的實(shí)施例的詳細(xì)描述。

圖1A及圖1B根據(jù)本發(fā)明的各種實(shí)施例分別說明處于設(shè)定相及重設(shè)相中的存儲單元的部分的示意圖。

參看圖1A及圖1B中的每一個(gè)，存儲單元100包含位于頂部電極104與底部電極106之間的存儲器組件102。存儲器組件102包含相變材料層。相變材料可在非晶相(參見圖1B)與結(jié)晶相(參見圖1A)之間改變。

存儲單元100的實(shí)施例包含基于相變的存儲器材料，包含基于硫族化物的材料(例如，硫族元素)及其他材料。硫族元素包含形成周期表的第VI族的部分的四個(gè)元素氧(O)、硫(S)、硒(Se)以及碲(Te)中的任一個(gè)。硫族化物包括硫?qū)僭嘏c正電性更高的元素或自由基的化合物。硫族化物合金包括硫族化物與諸如過渡金屬的其他材料的組合。硫族化物合金通常含有來自元素周期表的欄六(group VI)的一或多個(gè)元素，諸如鍺(Ge)及錫(Sn)。常常，硫族化物合金包含銻(Sb)、鎵(Ga)、銦(In)以及銀(Ag)中的一或多個(gè)的組合。許多基于相變的存儲器材料已在技術(shù)文獻(xiàn)中描述，包含以下各者的合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S。在Ge/Sb/Te合金族中，大范圍合金組合物可為可加工的。

在存儲器組件102的相變材料處于結(jié)晶相108中的情況下，圖1A中所示的存儲單元100的部分處于設(shè)定相中。

在存儲器組件102的相變材料包含在頂部電極104與底部電極106之間的電流路徑中穩(wěn)定在非晶相110的大部分且亦包含處于結(jié)晶相108中的部分的情況下，圖1B中所示的存儲單元100的部分處于重設(shè)相中。施加通過存儲單元100的頂部電極104及底部電極106的電流可造成存儲器組件102的加熱，加熱允許設(shè)定相與重設(shè)相之間的改變發(fā)生。

圖2為根據(jù)本發(fā)明的實(shí)施例說明存儲單元的重設(shè)相及設(shè)定相的溫度與時(shí)間之間的關(guān)系的圖表。

參看圖2，圖表200說明為了使PCM處于重設(shè)相，溫度必須超過特定臨界值T_melt達(dá)特定時(shí)間量(通常按納秒(ns)量測)。為了使PCM處于重設(shè)相，溫度必須足夠高以使PCM處于非晶相中(與結(jié)晶相相對)，如上文參看圖1B所描述。此可通過施加短的高電流電脈沖通過相變材料以熔融或分解相變材料中的結(jié)晶相結(jié)構(gòu)來達(dá)成。此后，相變材料冷卻，從而使相變程序冷卻且允許相變材料的至少一部分穩(wěn)定在非晶相。

此外，圖表200說明為了使PCM處于設(shè)定相，PCM的溫度必須超過特定臨界值T_crystal達(dá)特定時(shí)間量，又保持在溫度臨界值T_melt以下。此溫度改變可通過施加電脈沖通過相變材料來執(zhí)行。在電脈沖中，初始峰值電流在脈沖的持續(xù)時(shí)間中繼之以減小電流，使得相變材料緩慢冷卻成結(jié)晶相。

圖3為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的各種部分的方塊圖。

參看圖3，說明了表示可調(diào)整寫入電路(例如，寫入電流脈沖驅(qū)動器)的方塊圖300。如所說明，可調(diào)整寫入電路包含初始控制部分302、尖波控制部分304、冷卻控制部分306、寫入控制0部分308、寫入電流調(diào)整0部分310、寫入控制1部分312、寫入電流調(diào)整1部分314、驅(qū)動節(jié)點(diǎn)以及至位線的連接。

如所說明，編程電壓(VPP)被供應(yīng)至可調(diào)整寫入電路。使用VPP，各種部分302、304、306、308、310、312以及314中的每一個(gè)能夠控制自可調(diào)整寫入電路輸出至PCM的位線的波形(例如，寫入電流脈沖)。在一實(shí)施方案中，波形包含具有前邊緣、后邊緣以及在前邊緣與后邊緣之間的中間區(qū)段的脈沖。在圖4A及圖4B中說明波形的實(shí)例。如下所述，其他詳細(xì)形狀特性(諸如波形的前邊緣、后邊緣以及中間區(qū)段這三者其中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率)可由各種電路(例如，脈沖塑形電路)使用存儲的參數(shù)來設(shè)定。

關(guān)于可調(diào)整寫入電路，初始控制部分302用以通過輸出WRITE-ON1信號來控制用于驅(qū)動節(jié)點(diǎn)上的初始偏壓的時(shí)序。

尖波控制部分304用以控制在設(shè)定操作及重設(shè)操作期間自可調(diào)整寫入電路輸出至PCM的位線的波形的前邊緣(例如，尖波部分)的時(shí)序。通過控制波形的尖波部分的時(shí)序，有可能減小位線的預(yù)充電時(shí)間且有可能具有在設(shè)定操作的波形的中間區(qū)段(例如，平坦頂部(flat top；FTOP)部分)之前熔融PCM的相變材料的靈活性。這些特征及靈活性允許PCM的增加的效能及/或可靠性。

冷卻控制部分306用以調(diào)整下拉自可調(diào)整寫入電路輸出至PCM的位線的波形的電流的時(shí)序。此調(diào)整使用QUENCH信號(自/由冷卻控制部分306輸出/控制)來進(jìn)行。在重設(shè)操作期間，重要的是使相變材料的溫度快速地冷卻以便保證相變材料穩(wěn)定在非晶相。此操作可通過使用QUENCH信號快速地減小施加至PCM的位線的電流來進(jìn)行。

寫入電流調(diào)整0部分310用以調(diào)整在設(shè)定操作期間自可調(diào)整寫入電路輸出的波形的電流值，且寫入電流調(diào)整1部分314用以調(diào)整在重設(shè)操作期間自可調(diào)整寫入電路輸出的波形的電流值。

在設(shè)定操作期間，寫入控制0部分308通過輸出ON0信號來控制寫入電流調(diào)整0部分310的開/關(guān)狀態(tài)，且產(chǎn)生基于電壓的SHAPE0信號(包含平坦頂部(FTOP)部分及斜坡下降部分，如下文論述的圖8C中所說明)。具體來講，SHAPE0信號調(diào)整設(shè)定操作期間的波形的FTOP部分(例如，中間區(qū)段)及斜坡下降部分(例如，后邊緣)的持續(xù)時(shí)間。

寫入控制1部分312通過輸出ON1信號來控制寫入電流調(diào)整1部分314的開/關(guān)狀態(tài)，且產(chǎn)生基于電壓的SHAPE1信號(例如，時(shí)序脈沖)，如下文論述的圖9C中所說明。具體來說，SHAPE1信號在重設(shè)操作期間調(diào)整波形的重設(shè)部分(例如，中間區(qū)段)的持續(xù)時(shí)間。

寫入電流調(diào)整0部分310接收SHAPE0信號，且基于所接收的SHAPE0信號，寫入電流調(diào)整0部分310控制并調(diào)整在設(shè)定操作期間自可調(diào)整寫入電路輸出的波形的FTOP部分的電流(例如，調(diào)整FTOP部分期間的電流的量)。

通過寫入控制0部分308及寫入電流調(diào)整0部分310調(diào)整設(shè)定操作期間的FTOP部分及斜坡下降部分的時(shí)間及形狀，有可能使設(shè)定操作加速，從而產(chǎn)生PCM的經(jīng)改良效能。

寫入電流調(diào)整1部分314接收SHAPE1信號，且基于所接收的SHAPE1信號，寫入電流調(diào)整部分314控制并調(diào)整重設(shè)操作期間的波形的重設(shè)部分的電流(例如，調(diào)整重設(shè)部分期間的電流量)。

可調(diào)整寫入電路的各種部分302、304、306、308、310、312以及314中的每一個(gè)可獨(dú)立地控制以調(diào)整在設(shè)定及重設(shè)操作期間所產(chǎn)生的波形的各種部分期間至PCM的位線的輸出。在下文參看圖4A及圖4B更詳細(xì)論述設(shè)定及重設(shè)操作期間的波形的各種部分及如何調(diào)整各種部分。

圖4A為根據(jù)本發(fā)明的實(shí)施例的說明設(shè)定操作期間所產(chǎn)生的波形的圖表。

參看圖4A，提供說明設(shè)定操作的電流對時(shí)間的波形。如所說明，所述波形包含尖波部分(例如，如上文所論述的前邊緣)、FTOP部分(例如，如上文所論述的中間區(qū)段)及斜坡部分(例如，如上文所論述的后邊緣)。

參看圖3及圖4A，尖波控制部分304調(diào)整波形的尖波部分的時(shí)序/持續(xù)時(shí)間。在設(shè)定操作的尖波部分期間，電流應(yīng)短暫地升高超過I_{reset_min}臨界值，且接著降至I_{reset_min}臨界值以下，以便使PCM的溫度充分升高以使PCM處于結(jié)晶相。

此外，圖3的寫入電流調(diào)整0部分310調(diào)整設(shè)定操作期間的波形的FTOP部分期間的電流量，且寫入控制0部分308調(diào)整設(shè)定操作期間的波形的FTOP部分的持續(xù)時(shí)間。在設(shè)定操作的FTOP階段期間，波形應(yīng)將電流維持在低于I_{reset_min}臨界值且高于I_{set_min}臨界值。

另外，寫入控制0部分308用以調(diào)整波形的斜坡部分期間的斜坡下降的持續(xù)時(shí)間/斜率。在波形的斜坡部分期間，電流斜坡下降至I_{set_min}臨界值以下。

圖4B為根據(jù)本發(fā)明的實(shí)施例的說明重設(shè)操作期間所產(chǎn)生的波形的圖表。

參看圖4B，提供說明重設(shè)操作的電流對時(shí)間的波形。如所說明，所述波形包含尖波部分(例如，如上文所論述的前邊緣)、重設(shè)部分(例如，如上文所論述的中間區(qū)段)以及冷卻部分(例如，如上文所論述的后邊緣)。

參看圖3及圖4B，尖波控制部分304調(diào)整波形的尖波部分的時(shí)序/持續(xù)時(shí)間。在重設(shè)操作的尖波部分期間，電流應(yīng)升高且應(yīng)維持在I_{reset_min}臨界值以上。不同于設(shè)定操作期間的波形的尖波部分，重設(shè)操作期間的波形的尖波部分期間的電流不應(yīng)降至I_{reset_min}臨界值以下。電流的延伸持續(xù)時(shí)間有必要維持在I_{reset_min}臨界值以上以便使PCM處于非晶相。

寫入電流調(diào)整1部分314調(diào)整重設(shè)操作期間的波形的重設(shè)部分期間的電流量。此外，圖3的寫入控制1部分312調(diào)整重設(shè)操作期間的波形的重設(shè)部分的持續(xù)時(shí)間。在重設(shè)操作的波形的重設(shè)部分期間，波形應(yīng)將電流維持在I_{reset_min}臨界值以上以便使PCM的溫度充分增加，以使PCM處于熔融相且最終處于非晶相。

又，冷卻控制部分306控制重設(shè)操作的結(jié)束期間的波形的時(shí)序，以使電流自高于I_{reset_min}臨界值快速地降至I_{set_min}臨界值以下。此冷卻使PCM的溫度快速地冷卻以使PCM處于非晶相。

圖5為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的尖波控制部分的示意圖。

參看圖5，說明方塊圖500，其中方塊圖500包含如圖3中所說明的尖波控制部分304的電路。在一實(shí)施例中，方塊圖500包含調(diào)整部分502，其能夠控制(例如)8個(gè)調(diào)整等級。調(diào)整部分502不限于8個(gè)調(diào)整等級，且可提供2ⁿ個(gè)調(diào)整等級，由TRIM-SPK<n-1：0>表示。

如圖5中所說明，調(diào)整部分502包含并聯(lián)配置的3個(gè)晶體管對。具體來講，晶體管T0 506及T6 504與晶體管T1 510及T7 508并聯(lián)，所述晶體管與晶體管T2 514及T8 512并聯(lián)。晶體管T0 506、T1 510以及T2 514的柵極經(jīng)配置以分別接收調(diào)整尖波信號TRIM-SPK0、TRIM-SPK1以及TRIM-SPK2。

晶體管T6 504、T7 508及T8 512中的每一個(gè)的源極及漏極連接至VPP，從而使晶體管T6 504、T7 508以及T8 512充當(dāng)金屬氧化物半導(dǎo)體(metal-oxide semiconductor；MOS)電容器。當(dāng)接通/斷開調(diào)整尖波信號TRIM-SPK0、TRIM-SPK1以及TRIM-SPK2時(shí)，調(diào)整部分502將相應(yīng)地調(diào)整SPIKE2信號的電壓。SPIKE2信號的電壓將控制如何快速地下拉初始電壓尖波(如圖4A及圖4B中所說明)。

由反相器516接收的SPIKE-ON信號用以接通及斷開方塊圖500的電路(例如，如圖3中所說明的尖波控制部分304)。具體來講，當(dāng)SPIKE-ON為高時(shí)，反相器516將使晶體管T4 520打開且使晶體管T5 522關(guān)閉。或者，當(dāng)SPIKE-ON為低時(shí)，反相器516將使晶體管T4 520關(guān)閉且使晶體管T5 522打開。由于晶體管T3 518的源極連接至參考電壓(VDD)，將晶體管T3 518的柵極接地以允許電流流至晶體管T4 520。

當(dāng)晶體管T4 520打開且晶體管T5 522關(guān)閉時(shí)，SPIKE2信號將基本上為VDD。SPIKE2信號被拉動至VDD的速率將由調(diào)整部分502的輸出來控制。當(dāng)SPIKE2被拉動至VDD時(shí)，反相器526將使與門528轉(zhuǎn)變至低輸出，且減小波形的尖波部分的持續(xù)時(shí)間。

因此，當(dāng)SPIKE-ON信號為低/關(guān)閉時(shí)，晶體管T4 520關(guān)閉且晶體管T5 522打開，從而使SPIKE2信號基本上接地且SPIKE1信號為高。由于與門528接收來自反相器526的高信號且接收來自反相器524的低信號，此基本上使方塊圖500的電路關(guān)閉。

此外，當(dāng)SPIKE-ON為高/打開時(shí)，與門528將接收來自反相器524的高輸入及來自反相器526的低輸入，從而使SPIKE信號以基于調(diào)整尖波信號TRIM-SPK0、TRIM-SPK1以及TRIM-SPK2的速率拉低，如上文所論述。

下文提供例示性圖表(表1)以說明圖5中所說明的信號的各種相位及電氣組件。

表1

圖6為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的電流調(diào)整0部分的示意圖。

參看圖6，提供電路的方塊圖600。具體來講，方塊圖600為如圖3中所說明的寫入電流調(diào)整0部分310的電路。方塊圖600的電路接收來自如圖3中所說明的寫入控制0部分308的SHAPE0信號。

如上文參看圖3所描述，寫入電流調(diào)整0部分310調(diào)整設(shè)定操作期間的波形(使用所接收的基于電壓的信號SHAPE0)的FTOP部分(例如，如上文所論述的中間區(qū)段)及斜坡下降部分(例如，如上文所論述的后邊緣)的電流。此調(diào)整可(例如)通過改變3個(gè)參數(shù)(包含方塊圖600的DRIVE節(jié)點(diǎn)640處的節(jié)點(diǎn)電容、電流源以及電流倍增器)來達(dá)成。

在一實(shí)施例中，方塊圖600包含能夠控制16個(gè)調(diào)整等級的部分602及部分604。部分602及604不限于16個(gè)調(diào)整等級，且可提供2ⁿ個(gè)調(diào)整等級，由TML<n-1：0>表示。

部分602包含晶體管T0 606、晶體管T1 608、晶體管T2 610、晶體管T3 612、晶體管T4 614、晶體管T5 616以及反相器618。晶體管T0 606在其柵極處接收信號ON0，且反相器618亦接收信號ON0。信號ON0使方塊圖600的電路(也就是，寫入電流調(diào)整0部分310)接通及斷開。

部分602的晶體管T4 614及T5 616分別接收調(diào)整信號TRTM-SET0及TRIM-SET1。

舉例而言，當(dāng)信號ON0為低/關(guān)閉時(shí)，晶體管T0 606打開且晶體管T3 612關(guān)閉，從而亦使晶體管T1 608及T2 610關(guān)閉。此使方塊圖600的部分602關(guān)閉。

或者，當(dāng)信號ON0為高/打開時(shí)，晶體管T0 606關(guān)閉且晶體管T3 612、T1 608以及T2 610打開，此基本上使部分602打開。也就是，當(dāng)信號ON0為高/打開時(shí)，部分602打開，從而允許調(diào)整電流比通過調(diào)整信號TRIM-SET0及TRIM-SET1來調(diào)整，所述調(diào)整信號分別在晶體管T4 614及T5 616的柵極處接收。舉例而言，隨著TRIM-SET0及TRIM-SET1信號減小，晶體管T4 614及T5 616接通，從而使DRIVE節(jié)點(diǎn)640處所提供的電流變得較低。相比之下，隨著TRIM-SET0及TRIM-SET1信號增加，晶體管T4 614及T5 616斷開，從而使DRIVE節(jié)點(diǎn)640處所提供的電流變得較高。

下文提供例示性圖表(表2)以說明圖6中所說明的方塊圖600的部分602的信號的各種相位及電氣組件。

表2

具體來講，當(dāng)部分602接通時(shí)，調(diào)整信號TRIM-SET0及TRIM-SET1調(diào)整自寫入控制0部分308接收的SHAPE0信號的調(diào)整電流比(例如，F(xiàn)TOP及斜坡部分期間的電流量是根據(jù)TRIM-SET0及TRIM-SET1來調(diào)整)。當(dāng)TRIM-SET0及TRIM-SET1較低時(shí)，晶體管T4 614及T5 616打開，從而使電流鏡能夠降低圖3的BITLINE位置所提供的電流。隨著TRIM-SET0及TRIM-SET1增加，晶體管T4 614及T5 616轉(zhuǎn)為斷開，因此使圖3的BITLINE位置的電流量增加。

部分604包含晶體管T6 620、晶體管T7 622、晶體管T10 624、晶體管T11 626、晶體管T13 628、晶體管T15 630、晶體管T8 632、晶體管T9 634、晶體管T12 636及晶體管T14 638。晶體管T10 624、T11 626、T13 628以及T15 630中的每一個(gè)的柵極連接至參考電壓VDD。晶體管T10 624、T11 626、T13 628以及T15 630有效地提供晶體管型電阻。這些晶體管T10 624、T11 626、T13 628以及T15 630可被稱為晶體管型電阻串聯(lián)。

晶體管T8 632及T9 634分別接收調(diào)整信號TRIM-SET2及TRIM-SET3，且晶體管T12 636及T14 638分別接收調(diào)整信號TRIM-SET3及TRIM-SET2。

晶體管T6 620的柵極接收信號ON0，以使得當(dāng)ON0為低時(shí)，部分604關(guān)閉，且當(dāng)ON0為高時(shí)，部分604打開。此外，晶體管T7 622的柵極接收信號SHAPE0，如上文所論述，所述信號為自如圖3中所說明的寫入控制0部分308接收的基于電壓的信號。

當(dāng)部分604接通時(shí)，信號TRIM-SET2及TRIM-SET3(如晶體管T8 632、T9 634、T12 636以及T14 638處所接收)用以調(diào)整由晶體管型電阻串聯(lián)提供的有效電阻值。具體來講，隨著信號TRIM-SET2及TRIM-SET3增加，由晶體管型電阻串聯(lián)提供的有效電阻減小，其中降低的電阻允許較多電流傳遞至DRIVE 640?；蛘撸S著信號TRIM-SET2及TRIM-SET3減小，由晶體管型電阻串聯(lián)提供的有效電阻增加，其中增加的電阻允許較少電流傳遞至DRIVE節(jié)點(diǎn)640。因此，信號TRIM-SET2及TRIM-SET3可用以進(jìn)一步調(diào)整設(shè)定操作期間的波形的FTOP部分及斜坡下降部分的電流。

下文提供例示性圖表(表3)以說明圖6中所說明的方塊圖600的部分604的信號的各種相位及電氣組件。

表3

圖7為根據(jù)本發(fā)明的實(shí)施例的可調(diào)整寫入電路的電流調(diào)整1部分的示意圖。

參看圖7，提供電路的方塊圖700。具體來講，方塊圖700為如圖3中所說明的寫入電流調(diào)整1部分314的電路。方塊圖700的電路接收來自如圖3中所說明的寫入控制1部分312的SHAPE1信號。

如上文參看圖3所描述，寫入電流調(diào)整1部分310調(diào)整重設(shè)操作期間的波形(使用所接收的基于電壓的信號SHAPE1)的重設(shè)部分(例如，如上文所論述的中間區(qū)段)的電流。此調(diào)整可(例如)通過改變3個(gè)參數(shù)(包含方塊圖700的DRIVE節(jié)點(diǎn)740處的節(jié)點(diǎn)電容、電流源及電流倍增器)來達(dá)成。下文所描述的電路能夠?qū)⒅卦O(shè)部分的電流調(diào)整3個(gè)數(shù)量級，此導(dǎo)致PCM的效能及/或可靠性增加。

在此實(shí)施例中，方塊圖700包含能夠控制16個(gè)調(diào)整等級的部分702及部分704。部分702及704不限于16個(gè)調(diào)整等級，且可提供2ⁿ個(gè)調(diào)整等級，由TRIM-RESET<n-1：0>表示。

部分702包含晶體管T0 706、晶體管T1 708、晶體管T2 710、晶體管T3 712、晶體管T4 714、晶體管T5 716以及反相器718。晶體管T0 706在其柵極處接收信號ON1，且反相器718亦接收信號ON1。信號ON1使方塊圖700的電路(也就是，寫入電流調(diào)整1部分314)接通及斷開。

部分702的晶體管T4 714及T5 716分別接收調(diào)整信號TRIM-RESET0及TRIM-RESET1。

舉例而言，當(dāng)信號ON1為低/關(guān)閉時(shí)，晶體管T0 706打開且晶體管T3 712關(guān)閉，亦使晶體管T1 708及T2 710關(guān)閉。此導(dǎo)致方塊圖700的部分702。

或者，當(dāng)信號ON1為高/打開時(shí)，晶體管T0 706關(guān)閉且晶體管T3 712、T1 708以及T2 710打開，此基本上使部分702打開。也就是，當(dāng)信號ON1為高/打開時(shí)，部分702打開，從而允許調(diào)整電流比通過調(diào)整信號TRIM-RESET0及TRIM-RESET1來調(diào)整，所述調(diào)整信號分別在晶體管T4 714及T5 716的柵極處接收。舉例而言，隨著TRIM-RESET0及TRIM-RESET1信號減小，晶體管T4 714及T5 716接通，從而使圖3的BITLINE位置所提供的電流變得較低。反觀而言，隨著TRIM-RESET0及TRIM-RESET1信號增加，晶體管T4 714及T5 716斷開，從而使圖3的BITLINE位置所提供的電流變得較高。

下文提供例示性圖表(表4)以說明圖7中所說明的方塊圖700的部分702的信號的各種相位及電氣組件。

表4

具體來講，當(dāng)部分702接通時(shí)，調(diào)整信號TRIM-RESET0及TRIM-RESET1調(diào)整自寫入控制1部分312接收的SHAPE1信號的調(diào)整電流比(例如，重設(shè)部分期間的電流量是根據(jù)TRIM-RESET0及TRIM-RESET1來調(diào)整)。當(dāng)TRIM-RESET0及TRIM-RESET1較低時(shí)，晶體管T4 714及T5 716打開，從而使電流鏡能夠降低DRIVE節(jié)點(diǎn)740處所提供的電流。隨著TRIM-RESET0及TRIM-RESET1增加，晶體管T4 714及T5 716轉(zhuǎn)為斷開，因此使DRIVE節(jié)點(diǎn)740處的電流量增加。

部分704包含晶體管T6 720、晶體管T7 722、晶體管T10 724、晶體管T11 726、晶體管T13 728、晶體管T15 730、晶體管T8 732、晶體管T9 734、晶體管T12 736以及晶體管T14 738。晶體管T10 724、T11 726、T13 728以及T15 730中的每一個(gè)的柵極連接至參考電壓VDD。晶體管T10 724、T11 726、T13 728以及T15 730有效地提供晶體管型電阻。這些晶體管可被稱為晶體管型電阻串聯(lián)。

晶體管T8 732及T9 734分別接收調(diào)整信號TRIM-RESET2及TRIM-RESET3，且晶體管T12 736及T14 738分別接收調(diào)整信號TRIM-RESET3及TRIM-RESET2調(diào)整。

晶體管T6 720的柵極接收信號ON1，以使得當(dāng)ON1為低時(shí)，部分704關(guān)閉，且當(dāng)ON1為高時(shí)，部分704打開。此外，晶體管T7 722的柵極接收信號SHAPE1，如上文所論述，所述信號為自如圖3中所說明的寫入控制1部分312接收的基于電壓的脈沖信號。

當(dāng)部分704接通時(shí)，信號TRIM-RESET2及TRIM-RESET3(如晶體管T8 732、T9 734、T12 736以及T14 738處所接收)用以調(diào)整由晶體管型電阻串聯(lián)提供的有效電阻值。具體來講，隨著信號TRIM-RESET2及TRIM-RESET3增加，由晶體管型電阻串聯(lián)提供的有效電阻減小，其中降低的電阻允許較多電流傳遞至DRIVE 740?；蛘?，隨著信號TRIM-RESET2及TRIM-RESET3減小，由晶體管型電阻串聯(lián)提供的有效電阻增加，其中增加的電阻允許較少電流傳遞至DRIVE節(jié)點(diǎn)740。因此，信號TRIM-RESET2及TRIM-RESET3可用以進(jìn)一步調(diào)整重設(shè)操作期間的波形的重設(shè)部分的電流。

下文提供例示性圖表(表5)以說明圖7中所說明的方塊圖700的部分704的信號的各種相位及電氣組件。

表5

圖8A為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的寫入控制0部分的特征的方塊圖。

參看圖8A，說明寫入控制0部分800，亦參看圖3的寫入控制0部分308，其中寫入控制0部分800包含控制邏輯802及時(shí)序形狀產(chǎn)生電路804?？刂七壿?02輸出信號ON0，所述信號用以接通及斷開如圖3中所說明的寫入電流調(diào)整0部分310(亦參見圖6的方塊圖600)。

時(shí)序形狀產(chǎn)生電路804接收信號TRIM-FTOP<n-1：0>及信號TRIM-RAMP<n-1：0>以產(chǎn)生信號SHAPE0，其由如圖3中所說明的寫入電流調(diào)整0部分310接收(亦參看圖6的方塊圖600)。

TRIM-FTOP<n-1：0>信號能夠控制(例如)16個(gè)調(diào)整等級以調(diào)整設(shè)定操作期間的波形的FTOP部分的持續(xù)時(shí)間。然而，TRIM-FTOP<n-1：0>信號不限于16個(gè)調(diào)整等級，且可提供2ⁿ個(gè)調(diào)整等級。TRIM-RAMP<n-1：0>信號能夠控制(例如)16個(gè)調(diào)整等級以調(diào)整設(shè)定操作期間的波形的斜坡部分的持續(xù)時(shí)間。然而，TRIM-RAMP<n-1：0>信號不限于16個(gè)調(diào)整等級，且可提供2ⁿ個(gè)調(diào)整等級。

信號SHAPE0為基于電壓的信號，其提供FTOP電壓及斜坡下降信號。接著使用方塊圖600的電路進(jìn)一步調(diào)整SHAPE0。具體來講，SHAPE0產(chǎn)生FTOP部分(例如，如上文所論述的波形的中間部分)及斜坡部分(例如，如上文所論述的波形的后邊緣部分)，所述部分使其各自的持續(xù)時(shí)間使用使固定電容的節(jié)點(diǎn)(所述節(jié)點(diǎn)在外部通過運(yùn)算放大器(未說明)緩沖)放電至寫入電流調(diào)整0部分310的恒定電流加以相應(yīng)調(diào)整。為了使寫入時(shí)間加速，當(dāng)節(jié)點(diǎn)降至特定電平時(shí)，隨即關(guān)掉電流。

如上文所提及，信號TRIM-FTOP<n-1：0>設(shè)定FTOP電壓及其持續(xù)時(shí)間，且信號TRIM-RAMP<n-1：0>設(shè)定斜坡下降信號的電壓及其持續(xù)時(shí)間。

圖8B說明圖8A的時(shí)序形狀產(chǎn)生電路804的例示性電路示意圖。

參看圖8B，此例示性電路包含反相器806、810以及818、RC電路808、與門812以及晶體管T1 816及T2 814。在一實(shí)施例中，此例示性電路操作，以使得當(dāng)SET-IN信號自低轉(zhuǎn)變至高時(shí)，(i)晶體管T1 816的柵極變?yōu)榈?例如，0V)，從而使晶體管T1 816打開，允許RC電路808使用VDD接通，(ii)TRIM-FTOP<n-1：0>由RC電路808來接收，以使得FTOP電壓及其持續(xù)時(shí)間可設(shè)定，且(iii)自與門812輸出的RTOP信號變?yōu)楦?。另外，反相?18使RTOP信號反相且輸出bRT信號，以使得當(dāng)RTOP信號為高時(shí)，bRT信號為低。

此外，圖8B的電路包含部分820、822以及824以及組合邏輯826，所述組合邏輯接收如上文參看圖8A所論述的TRIM-RAMP<n-1：0>，所述信號用以控制斜坡下降信號的斜率及其持續(xù)時(shí)間。

基于TRIM-RAMP<n-1：0>，組合邏輯826輸出信號Hit2、TRAMP<3>、Hit0、bTRAMP<0>以及bTRAMP<I>。

部分820充當(dāng)可調(diào)整電容器且包含晶體管T0、T1、T2以及T3，所述晶體管中的每一個(gè)在其各自柵極處接收自反相器818輸出的bRT信號。此外，部分820包含晶體管T15(所述晶體管在其柵極處接收自組合邏輯826輸出的Hit2信號)，包含晶體管T16(所述晶體管在其柵極處接收TRAMP<3>)，且包含晶體管T17(所述晶體管在其柵極處接收Hit0信號)。部分820亦包含MOS電容器C0、C1、C2以及C3，所述電容器使其各自源極及漏極連接至VDD。具體來講，晶體管T0、T1、T2以及T3中的每一個(gè)的漏極連接至VDD，晶體管T0、T1、T2以及T3中的每一個(gè)的柵極連接至bRT，且晶體管T0、T1、T2以及T3中的每一個(gè)的源極分別連接至MOS電容器C3、C2、C1以及C0的柵極。

當(dāng)RTOP信號為高時(shí)，如上文所論述，bRT為低，從而使晶體管T0、T1、T2以及T3中的每一個(gè)允許MOS電容器C3、C2、C1以及C0充電。當(dāng)RTOP信號為低時(shí)，bRT為高，從而使晶體管T0、T1、T2以及T3中的每一個(gè)關(guān)閉、因此使MOS電容器C3、C2、C1以及C0放電。Hit2信號控制MOS電容器C3的放電，以使得當(dāng)Hit2為高時(shí)，晶體管T15允許MOS電容器C3放電以控制SHAPE0。TRAMP<3>信號控制MOS電容器C2的放電，以使得當(dāng)TRAMP<3>為高時(shí)，晶體管T16允許電容器C2放電以控制SHAPE0，且Hit0信號控制MOS電容器C1的放電，以使得當(dāng)Hit0為高時(shí)，晶體管T17允許MOS電容器C1放電以控制SHAPE0。此外，當(dāng)bRT為高時(shí)，MOS電容器C0放電以控制SHAPE0。

部分822通過控制自VDD開始至節(jié)點(diǎn)N3的電流路徑來提供可變電阻。部分822包含晶體管T4、T5、T6、T7、T8、T9、T10以及T11。晶體管T4、T7、T9以及T11以源極至漏極方式串聯(lián)連接且晶體管T4的源極連接至接地，其中晶體管T4、T7、T9以及T11中的每一個(gè)的柵極連接至接地(GND)的情況下，因此晶體管T4、T7、T9以及T11中的每一個(gè)保持打開/接通。晶體管T5及T10的柵極各自連接至信號bTRAMP<0>，且晶體管T6及T8的柵極各自連接至信號bTRAMP<1>。此外，晶體管T12及T13的柵極各自連接至bRAMP信號，所述信號為由時(shí)序形狀產(chǎn)生電路804在內(nèi)部產(chǎn)生的信號。使用組合邏輯來產(chǎn)生bRAMP信號，組合邏輯使bRAMP信號由于RTOP信號的下降邊緣而變低且使bRAMP信號由于STOP信號的上升邊緣而變高。因此，當(dāng)信號bTRAMP<0>及bTRAMP<1>為低時(shí)，晶體管T5、T6、T8、T10中的每一個(gè)關(guān)閉，以使得電流自VDD流經(jīng)晶體管T4、T7、T9以及T11。此外，當(dāng)bTRAMP<0>為高時(shí)，新的電流路徑打開，從而允許電流流經(jīng)晶體管T5及T10，且當(dāng)bTRAMP<1>變?yōu)楦邥r(shí)，新的電流路徑打開，從而允許電流流經(jīng)晶體管T6及T8。當(dāng)新的電流路徑打開以提供額外電流時(shí)，由部分822提供的電阻減小，且以類似方式，由于所述電流路徑關(guān)閉以減小電流，由部分822提供的電阻增加。部分822的輸出連接至晶體管T12的源極。

如上所述，晶體管T12及T13各自連接至信號bRAMP及各自的柵極。當(dāng)信號bRAMP為低時(shí)，晶體管T12打開且晶體管T13關(guān)閉，從而使節(jié)點(diǎn)N3由部分822來控制。相比之下，當(dāng)信號bRAMP為高時(shí)，晶體管T12關(guān)閉且晶體管T13打開，從而使節(jié)點(diǎn)N3通過晶體管T13接地。此外，當(dāng)節(jié)點(diǎn)N3通過晶體管T13接地時(shí)，時(shí)序產(chǎn)生電路804的晶體管T14關(guān)閉。相比之下，當(dāng)節(jié)點(diǎn)N3由部分822控制時(shí)(例如，晶體管T14未通過晶體管T13接地)，晶體管T14通過部分822的可調(diào)整電阻來控制。

部分824包含比較器828及晶體管T18及T19。比較器828在其正端子連接至參考電壓(VR)且在其負(fù)端子連接至部分820的輸出。當(dāng)VR高于比較器828的負(fù)端子處的輸入時(shí)，比較器828輸出低信號(例如，0伏特)作為停止信號，以使晶體管T18關(guān)閉。反觀而言，當(dāng)至比較器828的負(fù)端子的輸入變?yōu)楦哂赩R時(shí)，比較器828輸出高信號，以使晶體管T18打開。此外，自反相器818輸出的bRT信號為高，晶體管T19打開。當(dāng)晶體管T18及T19打開時(shí)，信號SHAPE0被拉至接地。

在將在下文詳細(xì)地論述的圖8C中提供說明圖8B中所說明的各種信號之間的關(guān)系的時(shí)序圖表。

圖8C說明與圖8A的時(shí)序形狀產(chǎn)生電路804有關(guān)的信號(例如，SET-IN、SHAPE0、RTOP、bRAMP、STOP以及bRT)的時(shí)序波形。

參看圖8C且如上文所論述，時(shí)序形狀產(chǎn)生電路804控制設(shè)定操作的波形的斜坡部分(例如，如上文所論述的后邊緣)期間的斜坡下降的持續(xù)時(shí)間/斜率。具體來講，當(dāng)SET-IN信號自低轉(zhuǎn)變至高時(shí)(且基于TFTOP<n-1：0>信號)，RTOP信號變高且bRT信號變低。由于bRT信號變高且由于組合邏輯826接收TRIM-RAMP<n-1：0>信號，SHAPE0變?yōu)楦?。?dāng)RTOP信號由于RC電路808而轉(zhuǎn)變至低時(shí)(所述信號根據(jù)TRIM-FTOP<n-1：0>信號來調(diào)整)，bRT信號轉(zhuǎn)變至高，此情況觸發(fā)SHAPE0信號開始以由部分820及822控制的速率斜坡下降，且亦由于信號bRAMP自高轉(zhuǎn)變至低，控制晶體管T14的狀態(tài)。

此外，如在圖8C中參看圖8B所說明，信號bRAMP在自低轉(zhuǎn)變至高會將SHAPE0信號快速地向下拉，且當(dāng)STOP信號變?yōu)楦邥r(shí)，晶體管T18打開，從而將SHAPE0信號向下拉。如上文所論述，bRAMP信號是由時(shí)序形狀產(chǎn)生電路804使用組合邏輯產(chǎn)生，組合邏輯使bRAMP信號由于RTOP信號的下降邊緣而變低且使bRAMP信號由于STOP信號的上升邊緣而變高。

圖8D為根據(jù)本發(fā)明的實(shí)施例的說明輸出為SHAPE0的波形的可調(diào)性的圖表。

參看圖8D，說明由時(shí)序形狀產(chǎn)生電路804輸出的SHAPE0的波形。具體來講，圖8D說明FTOP電壓及斜坡下降電壓產(chǎn)生，其中波形的FTOP部分(例如，如上文所論述的中間區(qū)段)及波形的斜坡下降部分(例如，如上文所論述的后邊緣)的持續(xù)時(shí)間可根據(jù)TRIM-FTOP<n-1：0>及TRIM_RAMP<n-1：0>信號而可調(diào)整，如上文參看圖8A至圖8C所論述。

圖9A為根據(jù)本發(fā)明的實(shí)施例的說明可調(diào)整寫入電路的寫入控制1部分的特征的方塊圖。

參看圖9A，說明寫入控制1部分900，亦參看圖3的寫入控制1部分312，其中寫入控制1部分900包含控制邏輯902及時(shí)序脈沖產(chǎn)生電路904。控制邏輯902輸出信號ON1，所述信號用以接通及斷開如圖3中所說明的寫入電流調(diào)整1部分314(亦參見圖7的方塊圖700)。

時(shí)序脈沖產(chǎn)生電路904接收信號TRIM-PULSE<n-1：0>以產(chǎn)生信號SHAPE1，產(chǎn)生的信號由寫入電流調(diào)整1部分314接收，如圖3中所說明(亦參見圖7的方塊圖700)。

信號SHAPE1為提供重設(shè)脈沖電壓的基于電壓的信號。接著使用方塊圖700的電路進(jìn)一步調(diào)整SHAPE1。具體來講，SHAPE1定義波形的重設(shè)部分(例如，如上文所論述的中間部分)期間的波形的脈沖的時(shí)序。

如上文所提及，信號TRIM-PULSE<n-1：0>設(shè)定重設(shè)脈沖電壓及其持續(xù)時(shí)間。

圖9B說明圖9A的時(shí)序脈沖產(chǎn)生電路904的例示性電路示意圖。

參看圖9B，此例示性電路包含反相器906及910、RC電路908、與門912以及晶體管T2 914及T1 916。在一實(shí)施例中，此例示性電路操作，以使得當(dāng)SET-IN信號自低轉(zhuǎn)變至高時(shí)，(i)晶體管T1916的柵極變?yōu)榈?例如，0V)，從而使晶體管T1 916打開，允許RC電路908使用VDD接通，(ii)TRIM-PULSE<n-1：0>由RC電路908來接收，以使得重設(shè)脈沖電壓及其持續(xù)時(shí)間可設(shè)定，且(iii)自與門912輸出的SHAPE0信號變?yōu)楦摺?/p>

圖9C為根據(jù)本發(fā)明的實(shí)施例的說明輸出為WR_SHAPE1的波形的可調(diào)性的圖表。

參看圖9C，說明由時(shí)序脈沖產(chǎn)生電路904輸出的SHAPE1的波形。具體來講，圖9C說明產(chǎn)生重設(shè)脈沖，其中重設(shè)脈沖的持續(xù)時(shí)間可根據(jù)TRIM-PULSE<n-1：0>信號調(diào)整。

圖10A至圖10E為根據(jù)本發(fā)明的各種實(shí)施例的說明由可調(diào)整寫入電路調(diào)整的設(shè)定操作的各種仿真結(jié)果的圖表。

參看圖10A及圖10E，說明關(guān)于設(shè)定操作期間的波形的尖波部分的可調(diào)整持續(xù)時(shí)間的模擬結(jié)果。如上所述，使用TRIM-SPIKE信號來調(diào)整尖波部分的持續(xù)時(shí)間，如圖5中所說明。在此實(shí)例中，使用8個(gè)調(diào)整等級(例如，TRIM-SPIKE<n-1：0>，其中n等于3)來調(diào)整TRIM-SPIKE(例如，TRIM-SPIKE<2：0>)。因此，使用8個(gè)不同調(diào)整等級來調(diào)整尖波部分的持續(xù)時(shí)間。

具體來講，如圖10A中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將尖波部分的持續(xù)時(shí)間調(diào)整近似11.0ns。

參看圖10B及圖10E，說明關(guān)于設(shè)定操作期間的波形的FTOP部分的可調(diào)整持續(xù)時(shí)間的模擬結(jié)果。如上所述，使用TRIM-FTOP信號來調(diào)整FTOP部分的持續(xù)時(shí)間，如圖8A及圖8B中所說明。在此實(shí)例中，使用16個(gè)調(diào)整等級(例如，TRIM-FTOP<n-1：0>，其中n等于4)來調(diào)整TRIM-FTOP(例如，TRIM-FTOP<3：0>)。因此，使用16個(gè)不同調(diào)整等級來調(diào)整FTOP部分的持續(xù)時(shí)間。

具體來講，如圖10B中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將FTOP部分的持續(xù)時(shí)間調(diào)整近似85.0ns。

參看圖10C及圖10E，說明關(guān)于設(shè)定操作期間的波形的FTOP部分的電流的模擬結(jié)果。如上所述，使用TRIM-SET信號來調(diào)整FTOP部分的電流，如圖6中所說明。在此實(shí)例中，使用16個(gè)調(diào)整等級(例如，TRIM-SET<n-1：0>，其中n等于4)來調(diào)整TRIM-SET(例如，TRIM-SET<3：0>)。因此，使用16個(gè)不同調(diào)整等級來調(diào)整FTOP部分的電流。

具體來講，如圖10C中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將FTOP部分的電流調(diào)整近似225微安培。

參看圖10D及圖10E，說明關(guān)于設(shè)定操作期間的波形的斜坡部分的可調(diào)整持續(xù)時(shí)間的模擬結(jié)果。如上所述，使用TRIM-RAMP信號來調(diào)整斜坡部分的持續(xù)時(shí)間，如圖8A及圖8B中所說明。在此實(shí)例中，使用16個(gè)調(diào)整等級(例如，TRIM-RAMP<n-1：0>，其中n等于4)來調(diào)整TRIM-RAMP(例如，TRIM-RAMP<3：0>)。因此，使用16個(gè)不同調(diào)整等級來調(diào)整斜坡部分的持續(xù)時(shí)間。

具體來講，如圖10D中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將斜坡部分的持續(xù)時(shí)間調(diào)整近似475.0ns。

圖11A至圖11D為根據(jù)本發(fā)明的實(shí)施例的說明由可調(diào)整寫入電路調(diào)整的重設(shè)操作的各種仿真結(jié)果的圖表。

參看圖11A及圖11D，說明關(guān)于重設(shè)操作期間的波形的尖波部分的可調(diào)整持續(xù)時(shí)間的模擬結(jié)果。如上所述，使用TRIM-SPIKE信號來調(diào)整尖波部分的持續(xù)時(shí)間，如圖5中所說明。在此實(shí)例中，使用8個(gè)調(diào)整等級(例如，TRIM-SPIKE<n-1：0>，其中n等于3)來調(diào)整TRIM-SPIKE(例如，TRIM-SPIKE<2：0>)。因此，使用8個(gè)不同調(diào)整等級來調(diào)整尖波部分的持續(xù)時(shí)間。

具體來講，如圖11A中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將尖波部分的持續(xù)時(shí)間調(diào)整近似11.0ns。

參看圖11B及圖11D，說明關(guān)于重設(shè)操作期間的波形的重設(shè)部分的可調(diào)整持續(xù)時(shí)間的模擬結(jié)果。如上所述，使用TRIM-PULSE信號來調(diào)整重設(shè)部分的持續(xù)時(shí)間，如圖9A及圖9B中所說明。在此實(shí)例中，使用16個(gè)調(diào)整等級(例如，TRIM-PULSE<n-1：0>，其中n等于4)來調(diào)整TRIM-PULSE(例如，TRIM-PULSE<3：0>)。因此，使用16個(gè)不同調(diào)整等級來調(diào)整重設(shè)部分的持續(xù)時(shí)間。

具體來講，如圖11B中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將重設(shè)部分的持續(xù)時(shí)間調(diào)整近似85.0ns。

參看圖11C及圖11D，說明關(guān)于重設(shè)操作期間的波形的重設(shè)部分的電流的模擬結(jié)果。如上所述，使用TRIM-RESET信號來調(diào)整重設(shè)部分的電流，如圖7中所說明。在此實(shí)例中，使用16個(gè)調(diào)整等級(例如，TRIM-RESET<n-1：0>，其中n等于4)來調(diào)整TRIM-RESET(例如，TRIM-RESET<3：0>)。因此，使用16個(gè)不同調(diào)整等級來調(diào)整重設(shè)部分的電流。

具體來講，如圖11C中所說明，可通過相應(yīng)地調(diào)整調(diào)整等級而將WRH部分的電流調(diào)整近似375微安培。

圖12為根據(jù)本發(fā)明的實(shí)施例的說明寫入電路可調(diào)整所根據(jù)的各種方面的方塊圖。

圖12類似于上述的圖3，不同之處在于額外部分已被添加至可調(diào)整寫入電路。省略圖12的與圖3相同的部分的描述。

參看圖12，說明表示可調(diào)整寫入電路的方塊圖1200。如所說明，可調(diào)整寫入電路包含初始控制部分302、尖波控制部分304、冷卻控制部分306、寫入控制0部分308、寫入電流調(diào)整0部分310、寫入控制1部分312、寫入電流調(diào)整1部分314以及DRIVE節(jié)點(diǎn)。

各種部分302、304、306、308、310、312以及314中的每一個(gè)能夠控制自可調(diào)整寫入電路輸出至PCM的位線的波形。如所說明，編程電壓(VPP)被供應(yīng)至可調(diào)整寫入電路，如上文關(guān)于圖3所描述。

此外，方塊圖1200包含地址(ADDR)部分1202、熔斷緩存器1204以及地址(ADDR)部分1206。熔斷緩存器1204包含關(guān)于可通過寫入控制0部分308、寫入電流調(diào)整0部分310、寫入控制1部分312以及寫入電流調(diào)整1部分314下載的各種調(diào)整等級的信息。這些調(diào)整等級可配置成(例如)陣列。

此外，ADDR部分1202及1206含有允許選擇各種調(diào)整等級的地址信息。圖12中所說明的這些額外部分可克服潛在的加載問題。

圖13A為根據(jù)本發(fā)明的實(shí)施例的說明寫入電路可調(diào)整所根據(jù)且可應(yīng)用于不同類型的存儲器的各種方面的方塊圖。

圖13A類似于上述的圖3，不同之處在于額外部分已被添加至可調(diào)整寫入電路。省略圖13A的與圖3相同的部分的描述。

參看圖13A，說明表示可調(diào)整寫入電路的方塊圖1300。如所說明，可調(diào)整寫入電路包含初始控制部分302、尖波控制部分304、冷卻控制部分306、寫入控制0部分308、寫入電流調(diào)整0部分310、寫入控制1部分312、寫入電流調(diào)整1部分314以及DRIVE節(jié)點(diǎn)。

各種部分302、304、306、308、310、312以及314中的每一個(gè)能夠控制自可調(diào)整寫入電路輸出至PCM的位線的波形。如所說明，編程電壓(VPP)被供應(yīng)至可調(diào)整寫入電路，如上文關(guān)于圖3所描述。

如上文所提及，可調(diào)整寫入電路不僅可應(yīng)用于PCM，而且可應(yīng)用于MLC存儲器。在可調(diào)整寫入電路用以寫入至MLC存儲器的實(shí)施方案中，方塊圖1300包含數(shù)據(jù)[1：0]部分1302。

在此實(shí)施方案中，可調(diào)整寫入電路被應(yīng)用于MLC存儲器，其中來自數(shù)據(jù)[1：0]部分的數(shù)據(jù)用以控制(例如)4個(gè)波形的形狀，如圖13B所說明。可調(diào)整寫入電路不限于這些實(shí)例，且可基于裝置特性化來調(diào)整及控制其他形狀波形。參看圖13A及圖13B，寫入控制1部分312使用數(shù)據(jù)[1：0]＝11/10來控制重設(shè)操作期間的波形，且寫入控制0部分308使用數(shù)據(jù)[1：0]＝01/00來控制設(shè)定操作期間的波形。用于調(diào)整及控制調(diào)整(如通過寫入控制0部分308及寫入控制1部分312)的此數(shù)據(jù)可以(例如)陣列的形式存儲于數(shù)據(jù)[1：0]中。

在圖13B中說明基于數(shù)據(jù)[1：0]＝11/10及數(shù)據(jù)[1：0]＝01/00的上述波形的實(shí)例，其中波形11及10說明重設(shè)操作期間所產(chǎn)生的不同波形，且波形01及00說明設(shè)定操作期間所產(chǎn)生的不同波形。這些不同波形可(例如)在MLC存儲器的設(shè)定及重設(shè)操作期間實(shí)施。

圖14A說明根據(jù)本發(fā)明的實(shí)施例的設(shè)定操作期間的時(shí)序波形信號(例如，WRITE-ON、ON0、SET-IN、SHAPE0-SPIKE-ON、SPIKE、QUENCH)的實(shí)例。

參看圖14A，WRITE-ON、ON0、SET-IN、SHAPE0、SPIKE-ON以及SPIKE信號在特定時(shí)間自低變至高。在一實(shí)施例中，此特定時(shí)間接近設(shè)定操作期間的波形的前邊緣。當(dāng)波形自前邊緣轉(zhuǎn)變至中間區(qū)段時(shí)，SPIKE及SPIKE-ON信號轉(zhuǎn)變回至低。當(dāng)波形自中間區(qū)段轉(zhuǎn)變至設(shè)定操作期間的波形的后邊緣時(shí)，SHAPE0信號自高轉(zhuǎn)變至低。此外，在設(shè)定操作期間不使用QUENCH信號。

圖14B說明根據(jù)本發(fā)明的實(shí)施例的重設(shè)操作期間的時(shí)序波形信號(例如，WRITE-ON、ON1、SET-IN、SHAPE1、SPIKE-ON、SPIKE、QUENCH)的實(shí)例。

參看圖14B，WRITE-ON、ON1、SET-IN、SHAPE1、SPIKE-ON以及SPIKE信號在特定時(shí)間自低變至高。在一實(shí)施例中，此特定時(shí)間接近重設(shè)操作期間的波形的前邊緣。當(dāng)波形自前邊緣轉(zhuǎn)變至中間區(qū)段時(shí)，SPIKE及SPIKE-ON信號轉(zhuǎn)變回至低。當(dāng)波形自中間區(qū)段轉(zhuǎn)變至重設(shè)操作期間的波形的后邊緣時(shí)，SHAPE1信號自高轉(zhuǎn)變至低。此外，大約在SHAPE1信號自來自轉(zhuǎn)變至低時(shí)，QUENCH信號自低轉(zhuǎn)變至高。

圖15為根據(jù)一實(shí)施例的集成電路陣列的簡化方塊圖。

參看圖15，說明集成電路1500的簡化方塊圖。集成電路1500包含存儲單元的存儲器陣列1502。在一實(shí)施方案中，字線譯碼器1504耦接至多個(gè)字線1506且與所述字線電連通?？烧{(diào)整寫入電路1508(諸如，圖3的可調(diào)整寫入電路300)與多個(gè)位線1510電連通以自包含存儲單元(未圖標(biāo))的存儲器陣列1502讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器陣列。位線(行)譯碼器(未圖示)可經(jīng)實(shí)施以自存儲器陣列1502讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器陣列。

地址1528是在總線1512上供應(yīng)至字線譯碼器1504及可調(diào)整寫入電路1508?？烧{(diào)整寫入電路1508可獲得地址1528，用于調(diào)整可調(diào)整寫入電路1508的參數(shù)是以所述地址存儲。所述參數(shù)是基于所獲得地址1528自參數(shù)存儲器(諸如，在集成電路1500外部的特定地址(未圖標(biāo))及/或諸如集成電路1500上的緩存器1530)存取。通過可調(diào)整寫入電路1508存取的這些參數(shù)用以調(diào)整可調(diào)整寫入電路1508的各種特性(例如，形狀特性)以設(shè)定(例如)振幅、持續(xù)時(shí)間以及斜率中的至少一個(gè)的形狀特性。舉例而言，所述參數(shù)可用以設(shè)定或調(diào)整各種調(diào)整等級，諸如上述的TRIM-SPIKE、TRIM-FTOP、TRIM-SET、TRIM-RAMP、TRIM-PULSE以及TRIM-RESET信號。

此外，舉例而言，地址1528可識別正在進(jìn)行寫入的單元(或頁面)在陣列1502的哪個(gè)存儲器區(qū)塊中，其中所述參數(shù)對于每一存儲器區(qū)塊可不同。

區(qū)塊1514中的感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)經(jīng)由數(shù)據(jù)總線1516耦接至可調(diào)整寫入電路1508。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸入線1518自集成電路1500上的輸入/輸出端口或自在集成電路1500內(nèi)部或外部的其他數(shù)據(jù)源供應(yīng)至區(qū)塊1514中的數(shù)據(jù)輸入結(jié)構(gòu)。其他電路1520可包含于集成電路1500上，諸如通用處理器或?qū)Ｓ脩?yīng)用電路，或提供由存儲單元的陣列1502支持的系統(tǒng)單芯片功能性的模塊的組合。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸出線1522自區(qū)塊1514中的感測放大器供應(yīng)至集成電路1500上的輸入/輸出端口，或供應(yīng)至在集成電路1500內(nèi)部或外部的其他數(shù)據(jù)目的地。

控制器1524(在此實(shí)例中使用偏壓配置狀態(tài)機(jī)來實(shí)施)控制偏壓配置供應(yīng)電壓1526(諸如讀取、編程以及編程驗(yàn)證電壓)的施加。如此項(xiàng)技術(shù)中已知的，可使用專用邏輯電路來實(shí)施控制器1524。在替代性實(shí)施例中，控制器1524包括通用處理器，可實(shí)施于同一集成電路1500上以執(zhí)行計(jì)算機(jī)程序以控制裝置的操作。在另外其他實(shí)施例中，專用邏輯電路與通用處理器的組合可用于實(shí)施控制器1524。

將理解，存儲器陣列不限于圖1B中所說明的陣列組態(tài)，且額外陣列組態(tài)亦可供包含上文所揭示的存儲器組件的存儲單元使用。

圖16為根據(jù)本發(fā)明的實(shí)施例的集成電路陣列的簡化方塊圖。

參看圖16，說明集成電路1600的簡化方塊圖，其中提供不同參數(shù)存儲(例如，存儲器)且所述參數(shù)存儲專用于用于陣列中的多個(gè)存儲器區(qū)塊中的各個(gè)區(qū)塊的可調(diào)整寫入電路。集成電路1600包含多個(gè)(在所說明實(shí)例中，兩個(gè))存儲器區(qū)塊，包含存儲單元的區(qū)塊(例如，存儲單元的陣列A)1602A及區(qū)塊(例如，存儲單元的陣列B)1602B。所述存儲單元可為相變存儲單元。多個(gè)區(qū)塊中的存儲單元在所有區(qū)塊中可具有相同結(jié)果，或在不同區(qū)塊中可具有不同結(jié)構(gòu)。

在一實(shí)施方案中，字線譯碼器1604耦接至多個(gè)字線1606且與所述多個(gè)字線電連通，所述多個(gè)字線在此實(shí)例中耦接至區(qū)塊1602A及1602B兩者。在其他實(shí)例中，將單獨(dú)的字線譯碼器及驅(qū)動器用于單獨(dú)區(qū)塊?？烧{(diào)整寫入電路1608A(諸如，圖3的可調(diào)整寫入電路300)與多個(gè)位線1610A電連通以自包含存儲單元(未圖標(biāo))的存儲器區(qū)塊1602A讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器區(qū)塊?？蓪?shí)施位線(行)譯碼器(未圖標(biāo))以自存儲器區(qū)塊1602A讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器區(qū)塊。可調(diào)整寫入電路1608B(諸如，圖3的可調(diào)整寫入電路300)與多個(gè)位線1610B電連通以自包含存儲單元(未圖標(biāo))的存儲器區(qū)塊1602B讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器區(qū)塊?？蓪?shí)施位線(行)譯碼器(未圖標(biāo))以自存儲器區(qū)塊1602B讀取數(shù)據(jù)及將數(shù)據(jù)寫入至存儲器區(qū)塊。

地址1628是在總線1612上供應(yīng)至字線譯碼器1604及可調(diào)整寫入電路1608A及1608B?？烧{(diào)整寫入電路1608A及1608B可獲得地址1628且對所述電路各自區(qū)塊內(nèi)的地址作出響應(yīng)以選擇將哪些參數(shù)用于調(diào)整可調(diào)整寫入電路1608A?？烧{(diào)整寫入電路1608A所使用的參數(shù)在此實(shí)例中是自參數(shù)存儲器(諸如，集成電路1600上的緩存器A 1630A)存取?？烧{(diào)整寫入電路1608B所使用的參數(shù)在此實(shí)例中是自參數(shù)存儲器(諸如，集成電路1600上的緩存器B 1630B)存取。通過可調(diào)整寫入電路1608A及1608B存取的這些參數(shù)用以調(diào)整可調(diào)整寫入電路1608A及1608B的各種特性(例如，形狀特性)以設(shè)定(例如)振幅、持續(xù)時(shí)間以及斜率中的至少一個(gè)的形狀特性。舉例而言，所述參數(shù)可用以設(shè)定或調(diào)整各種調(diào)整等級，諸如上述的TRIM-SPIKE、TRIM-FTOP、TRIM-SET、TRIM-RAMP、TRIM-PULSE以及TRIM-RESET信號。

此外，舉例而言，地址1628可識別正在進(jìn)行寫入的單元(或頁面)在哪個(gè)存儲器區(qū)塊1602A或1602B或哪個(gè)子區(qū)塊中，其中所述參數(shù)對于每一存儲器區(qū)塊或每一子區(qū)塊可不同。

區(qū)塊1614A及1614B中的感測放大器及數(shù)據(jù)輸入結(jié)構(gòu)分別經(jīng)由數(shù)據(jù)總線1616A及1616B耦接至可調(diào)整寫入電路1608A及1608B。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸入線1618自集成電路1600上的輸入/輸出端口或自在集成電路1600內(nèi)部或外部的其他數(shù)據(jù)源供應(yīng)至區(qū)塊1614A及/或1614B中的數(shù)據(jù)輸入結(jié)構(gòu)。其他電路1620可包含于集成電路1600上，諸如通用處理器或?qū)Ｓ脩?yīng)用電路，或提供由存儲單元的陣列1602A及/或1602B支持的系統(tǒng)單芯片功能性的模塊的組合。數(shù)據(jù)是經(jīng)由數(shù)據(jù)輸出線1622自區(qū)塊1614A及/或1614B中的感測放大器供應(yīng)至集成電路1600上的輸入/輸出端口，或供應(yīng)至在集成電路1600內(nèi)部或外部的其他數(shù)據(jù)目的地。

控制器1624(在此實(shí)例中使用偏壓配置狀態(tài)機(jī)來實(shí)施)控制偏壓配置供應(yīng)電壓1626(諸如讀取、編程以及編程驗(yàn)證電壓及可調(diào)整寫入電路所使用的其他電壓)的施加。如此項(xiàng)技術(shù)中已知的，可使用專用邏輯電路來實(shí)施控制器1624。在替代性實(shí)施例中，控制器1624包括通用處理器，可實(shí)施于同一集成電路1600上以執(zhí)行計(jì)算機(jī)程序以控制裝置的操作。在另外其他實(shí)施例中，專用邏輯電路與通用處理器的組合可用于實(shí)施控制器1624。

在所說明實(shí)例中，可調(diào)整寫入電路包括耦接至存儲器陣列中的位線的脈沖塑形電路。在其他實(shí)施例中，可調(diào)整寫入電路耦接至字線或使用源線的陣列架構(gòu)中的源線，且如本文中所描述地組態(tài)。又，可調(diào)整寫入電路可在位線、字線以及源線中的一個(gè)以上在線使用以適合特定存儲器實(shí)施方案。

將理解，存儲器陣列不限于圖1B中所說明的陣列組態(tài)，且額外陣列組態(tài)亦可供包含上文所揭示的存儲器組件的存儲單元使用。

本發(fā)明的實(shí)例實(shí)施方案

下文提供參看圖1A至圖16中的一些或全部所描述而實(shí)施的各種技術(shù)。

在一實(shí)施方案中，提供一種寫入電流脈沖驅(qū)動器。所述寫入電流脈沖驅(qū)動器可至少部分地實(shí)施為如圖15中所說明的可調(diào)整寫入電路1508或如圖16中所說明的寫入電路1608A及1608B。所述寫入電流脈沖驅(qū)動器(例如，可調(diào)整寫入電路)包含存儲一組用以辨識寫入電流脈沖的特性的參數(shù)的參數(shù)存儲器，諸如緩存器、地址、數(shù)據(jù)組(圖12、圖13A以及圖15)。此外，所述寫入電流脈沖驅(qū)動器包含驅(qū)動器電路，諸如可調(diào)整寫入電路(例如，圖3中所說明的方塊圖300)，其用以在輸出節(jié)點(diǎn)(諸如，圖3中所說明的位線)上產(chǎn)生所述寫入電流脈沖。所述寫入電流脈沖包含一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段，諸如例如圖4A及圖4B中所說明的波形。此外，所述驅(qū)動器電路包含脈沖塑形電路，所述脈沖塑形電路使用該組參數(shù)來設(shè)定所述寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者其中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性。舉例而言，如圖4A及圖4B中所說明，用于設(shè)定操作的寫入電流脈沖包含前邊緣中的可調(diào)整尖波、中間區(qū)段中的可調(diào)整平坦頂部部分及后邊緣中的向下斜坡部分。

寫入電流脈沖可為用于包含相變單元的相變存儲器裝置(如圖1A及圖1B中所說明)的設(shè)定操作(如圖4A中所說明)的設(shè)定脈沖，且可為用于相變存儲器裝置的重設(shè)操作(如圖4B中所說明)的重設(shè)脈沖。

所述驅(qū)動器電路的脈沖塑形電路(例如，初始控制部分302、尖波控制部分304、寫入控制部分0 308、寫入電流調(diào)整0部分310、寫入控制1部分312、寫入電流調(diào)整1部分314以及冷卻控制部分306)使用所述參數(shù)來設(shè)定所述寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段這三者中的每一個(gè)的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性。

另外，所述脈沖塑形電路可包含：電流鏡，具有控制支路及連接至輸出節(jié)點(diǎn)(例如，位線)的輸出支路(如圖3中所說明)；第一電流源(諸如在圖3中說明且在圖5中進(jìn)一步說明為組件500的尖波控制部分304)，用于控制前邊緣(例如，圖4A及圖4B中所說明的波形的可調(diào)整尖波部分)的持續(xù)時(shí)間。

此外，所述脈沖塑形電路可包含：第二電流源，諸如圖3中所說明的寫入控制0部分308及寫入控制1部分312以及電流調(diào)整0部分310及電流調(diào)整1部分314(在圖6、圖7、圖8A、圖8B、圖9A以及圖9B中亦說明為方塊圖及/或電路600、700、800、804、900以及904)，所述第二電流源用于控制所述中間區(qū)段(圖4A及圖4B的波形的FTOP部分及重設(shè)部分)期間的第二間隔(例如，持續(xù)時(shí)間及量值)及所述后邊緣(圖4A的波形的斜坡部分)的第三間隔(例如，持續(xù)時(shí)間及量值)的部分。因此，如所實(shí)施，所述第二電流源可控制(例如)設(shè)定操作期間的波形的FTOP及斜坡部分的持續(xù)時(shí)間及電流量值(如圖4A中所說明)及重設(shè)操作期間的波形的重設(shè)部分的持續(xù)時(shí)間及量值(如圖4B中所說明)。

所述脈沖塑形電路亦可包含第三電流源(諸如圖3的冷卻控制部分306)，其耦接至所述輸出支路且用以回應(yīng)于參數(shù)或另一信號而在所述寫入電流脈沖的所述后邊緣期間吸收(例如，下拉)自所述電流鏡的所述輸出支路輸出的電流。

此外，上述的第一電流源(其可實(shí)施為如圖3中所說明的尖波控制部分304)可設(shè)定所述寫入電流脈沖的前邊緣(例如，用于設(shè)定及重設(shè)操作的圖4A及圖4B中所說明的波形的可調(diào)整尖波部分)期間的電流尖波持續(xù)時(shí)間。基于上述該組參數(shù)的參數(shù)來調(diào)整所述寫入電流脈沖的此前邊緣。

上述第二電流源可參看圖3在設(shè)定操作期間實(shí)施為寫入控制0部分308及電流調(diào)整0部分310且在重設(shè)操作期間可實(shí)施為寫入控制1部分312及電流調(diào)整1部分314(亦說明為圖6、圖8A及圖8B中的電流調(diào)整0部分的方塊圖600、寫入控制0部分800及時(shí)序形狀產(chǎn)生電路804，且說明為圖7、圖9A以及圖9B中的電流調(diào)整1部分700、寫入控制1部分900及時(shí)序脈沖產(chǎn)生電路904)。所述第二電流源可設(shè)定所述寫入電流脈沖的中間區(qū)段(例如，設(shè)定操作期間的波形的電流及持續(xù)時(shí)間可調(diào)整FTOP部分，如圖4A中所說明，及重設(shè)操作期間的波形的電流及持續(xù)時(shí)間可調(diào)整重設(shè)部分，如圖4B中所說明)期間的電流量值及持續(xù)時(shí)間。所述第二電流源基于該組參數(shù)的參數(shù)來設(shè)定中間區(qū)段期間的電流量值及持續(xù)時(shí)間。

上述第三電流源可實(shí)施為如圖3中所說明的冷卻控制部分306。所述第三電流源可使所述寫入電流脈沖的后邊緣期間的電流量值冷卻(例如，重設(shè)操作期間的波形的快速電流下拉，如圖4B中所說明)。此冷卻可基于該組參數(shù)的參數(shù)或信號而執(zhí)行。

可實(shí)施所述寫入電流脈沖驅(qū)動器以對可編程電阻存儲單元的陣列(諸如存儲單元的陣列1502，如圖15中所說明且亦如參看圖1A及圖1B所說明及描述)進(jìn)行寫入。具體來講，所述驅(qū)動器電路可將所述寫入(例如，圖4A及圖4B中所說明的波形)作為第一寫入電流脈沖及第二寫入電流脈沖施加至可編程電阻存儲單元的陣列。第一寫入電流脈沖可為用于可編程電阻存儲單元的陣列的設(shè)定脈沖，諸如圖4A中所說明的波形。此外，第二寫入電流脈沖用以為用于可編程電阻存儲單元的陣列的重設(shè)脈沖，諸如圖4B中所說明的波形。

所述驅(qū)動器電路的所述電路可包含第四電流源，所述第四電流源耦接至所述控制支路且用以回應(yīng)于該組參數(shù)的參數(shù)而將第四電流施加至所述控制支路以控制所述第二寫入電流脈沖的中間區(qū)段期間的所述第二間隔及所述第二寫入電流脈沖的后邊緣的至少一部分。因此，此第四電流源可實(shí)施為圖3的電流調(diào)整1部分314及寫入控制1部分312以控制圖4B的重設(shè)部分期間的所述第二間隔及重設(shè)操作的波形的末端部分。

所述第一電流源可在控制信號(諸如，圖5中所說明且如圖14A及圖14B的時(shí)序圖表中所進(jìn)一步描述的SPIKE-ON信號)的ON狀態(tài)期間接通。所述控制信號(例如，SPIKE-ON信號)的ON狀態(tài)的持續(xù)時(shí)間可使用該組參數(shù)的參數(shù)來設(shè)定。

所述第二電流源可在所述中間區(qū)段(例如，波形的FTOP部分及/或重設(shè)部分)期間接通，且包含多個(gè)電流源(例如，圖6的部分602及圖7的部分702)及用以設(shè)定所述中間區(qū)段期間的電流量值及持續(xù)時(shí)間的動態(tài)電阻電路(例如，圖6的部分604及圖7的部分704)。使用該組參數(shù)的參數(shù)來設(shè)定將在所述中間區(qū)段期間啟用的多個(gè)電流源的電流源數(shù)目及所述動態(tài)電阻電路的電阻。

所述第二電流源可包含耦接在所述多個(gè)電流源與所述動態(tài)電阻電路之間的一或多個(gè)控制晶體管(諸如，圖6及圖7的晶體管620、622、720以及722)，且其中所述一或多個(gè)控制晶體管連接至脈沖形狀控制信號(例如，SHAPE0及SHAPE1，如圖6及圖7中所說明)及控制信號(例如，ON0及ON1，如圖6及圖7中所說明)中的一或多個(gè)，所述信號設(shè)定所述寫入電流脈沖的所述中間區(qū)段的持續(xù)時(shí)間、設(shè)定所述寫入電流脈沖的所述后邊緣的斜率且設(shè)定所述中間區(qū)段的持續(xù)時(shí)間期間的電流量值。

脈沖形狀控制信號(例如，SHAPE0及SHAPE1)及控制信號(例如，ON0及ON1)中的至少一個(gè)具有基于該組參數(shù)的一或多個(gè)參數(shù)的脈沖形狀。

所述驅(qū)動器電路可為集成電路的部分，諸如參看圖15所說明及描述的集成電路。該組參數(shù)可存儲于所述集成電路的可編程存儲器(例如，圖15的緩存器1530)上。

所述寫入電流脈沖驅(qū)動器可用以對集成電路上的可編程電阻存儲單元的陣列(例如，如圖15中所說明的存儲單元的陣列1502)進(jìn)行寫入，且其中該組參數(shù)的一或多個(gè)參數(shù)針對可編程電阻存儲單元的陣列設(shè)定用于設(shè)定操作的寫入電流脈沖的形狀特性(例如，如圖4A中所說明的設(shè)定操作的波形)。

所述一或多個(gè)參數(shù)可基于可編程電阻存儲單元的陣列的存儲單元的地址(例如，如圖15中所說明的地址1528)來選擇。

如上所述，所述寫入電流脈沖驅(qū)動器可用以對所述集成電路上的可編程電阻存儲單元的陣列進(jìn)行寫入。此外，該組參數(shù)的一或多個(gè)參數(shù)針對可編程電阻存儲單元的陣列設(shè)定用于重設(shè)操作的寫入電流脈沖的形狀特性(例如，如圖4B中所說明的重設(shè)操作的波形)。

所述一或多個(gè)參數(shù)可基于可編程電阻存儲單元的陣列的存儲單元的地址(例如，如圖15中所說明的地址1528)來選擇以用于重設(shè)操作的寫入電流脈沖。

所述寫入電流脈沖驅(qū)動器可包含所述集成電路上的相變存儲單元的陣列(例如，如圖15中所說明的存儲單元的陣列1502，亦在圖1A及圖1B中說明且據(jù)此描述)。該組參數(shù)的一或多個(gè)參數(shù)針對相變存儲單元的陣列設(shè)定用于設(shè)定操作及重設(shè)操作中的一個(gè)或兩個(gè)的寫入電流脈沖的形狀特性(例如，如圖4B中所說明的重設(shè)操作的波形)。

所述驅(qū)動器電路的所述脈沖塑形電路可包含耦接至所述輸出節(jié)點(diǎn)的冷卻控制電路，諸如如圖3中所說明的冷卻控制部分306。此外，響應(yīng)于控制信號(諸如圖14B中所說明且參看其所描述的QUENCH信號)，所述冷卻控制電路冷卻由所述寫入電流脈沖在連接至所述輸出節(jié)點(diǎn)的位在線產(chǎn)生的電流。

所需的且通過所述寫入電流脈沖驅(qū)動器實(shí)施的上述結(jié)構(gòu)可根據(jù)控制寫入電流脈沖驅(qū)動器的方法來實(shí)施。

此外，在各種實(shí)施方案中，可提供一種存儲器裝置。所述存儲器裝置可提供上述寫入電流脈沖驅(qū)動器的相同結(jié)構(gòu)及能力。具體來講，所述存儲器裝置可包含上述驅(qū)動器電路及關(guān)于所述寫入電流脈沖驅(qū)動器所描述的所有變化。

除所述驅(qū)動器電路及其變化外，所述存儲器裝置亦可包含存儲單元的第一區(qū)塊及存儲單元的第二區(qū)塊，諸如如圖15中所說明的存儲單元的陣列1502。此外，所述存儲器裝置可包含參數(shù)存儲器，如上文關(guān)于寫入電流脈沖驅(qū)動器的各種實(shí)施方案所論述，所述參數(shù)存儲器存儲辨識用于所述第一區(qū)塊的第一寫入電流脈沖的特性的第一組參數(shù)及辨識用于所述第二區(qū)塊的第二寫入電流脈沖的特性的第二組參數(shù)。

類似于所述寫入電流脈沖驅(qū)動器的上述驅(qū)動器電路，所述存儲器裝置可包含驅(qū)動器電路，其用以在分別耦接至所述第一區(qū)塊及所述第二區(qū)塊中的位線(例如，如圖15中所說明的位線1510)的輸出節(jié)點(diǎn)上產(chǎn)生所述第一寫入電流脈沖及所述第二寫入電流脈沖，所述第一寫入電流脈沖及所述第二寫入電流脈沖中的每一個(gè)具有一前邊緣、一后邊緣以及在所述前邊緣與所述后邊緣之間的中間區(qū)段。

此外，類似于上述寫入電流脈沖驅(qū)動器，所述存儲器裝置的所述驅(qū)動器電路可包含進(jìn)行如下操作的電路：使用所述第一組參數(shù)來設(shè)定施加至所述第一區(qū)塊中的所述位線的第一寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段這三者中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性，且類似于上述寫入電流脈沖驅(qū)動器，所述存儲器裝置的所述驅(qū)動器電路可包含進(jìn)行如下操作的電路：使用所述第二組參數(shù)來設(shè)定施加至所述第二區(qū)塊中的所述位線的第二寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段這三者其中之一的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性。

此外，參考上述存儲器裝置，所述第一寫入電流脈沖及所述第二寫入電流脈沖中的至少一個(gè)為用于如圖1A及圖1B中所說明的相變存儲器裝置的設(shè)定脈沖，如圖4A中所說明。

又，參考上述存儲器裝置，所述第一寫入電流脈沖及所述第二寫入電流脈沖中的至少一個(gè)為用于如圖1A及圖1B中所說明的相變存儲器裝置的重設(shè)脈沖，如圖4B中所說明。

上述存儲器裝置的驅(qū)動器電路可包含進(jìn)行以下操作的電路(例如，初始控制部分302、尖波控制部分304、寫入控制0部分308、寫入電流調(diào)整0部分310、寫入控制1部分312、寫入電流調(diào)整1部分314以及冷卻控制部分306)：使用所述第一組參數(shù)來設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段這三者中的每一個(gè)的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性，且包含進(jìn)行以下操作的電路：使用所述第二組參數(shù)來設(shè)定用于所述第二區(qū)塊的第二寫入電流脈沖的前邊緣、后邊緣以及中間區(qū)段這三者中的每一個(gè)的至少一個(gè)振幅、持續(xù)時(shí)間或斜率的形狀特性。

另外，上述存儲器裝置的驅(qū)動器電路的電路可包含：電流鏡，具有控制支路及連接至輸出節(jié)點(diǎn)(例如，位線)的輸出支路，如圖3中所說明；第一電流源(諸如，圖3中所說明且在圖5中進(jìn)一步說明為組件500的尖波控制部分304)，所述源耦接至所述控制支路且用以回應(yīng)于所述第一組參數(shù)的參數(shù)而將第一電流施加至所述控制支路以控制用于所述第一區(qū)塊的第一寫入電流脈沖的前邊緣期間的第一間隔。上述存儲器裝置的驅(qū)動器電路的電路亦可包含：第二電流源，耦接至所述控制支路且用以回應(yīng)于所述第一組參數(shù)的參數(shù)，而將第二電流施加至所述控制支路，以控制用于所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段期間的第二間隔及用于所述第一區(qū)塊的第一寫入電流脈沖的后邊緣期間的第三間隔的至少一部分。

上述存儲器裝置的驅(qū)動器電路的電路亦可包含第三電流源(諸如，圖3的冷卻控制部分306)，所述第三電流源耦接至所述輸出支路且用以回應(yīng)于所述第一組參數(shù)的參數(shù)及信號中的一者而在用于所述第一區(qū)塊的第一寫入電流脈沖的后邊緣期間吸收(例如，下拉)自所述電流鏡的所述輸出支路輸出的電流。

此外，上述第一電流源(其可實(shí)施為如圖3中所說明的尖波控制部分304)可基于所述第一組參數(shù)的參數(shù)來設(shè)定所述第一區(qū)塊的第一寫入電流脈沖的前邊緣期間的電流尖波持續(xù)時(shí)間(例如，圖4A及圖4B中所說明的用于設(shè)定操作及重設(shè)操作的波形的可調(diào)整尖波部分)。

上述第二電流源可參看圖3在設(shè)定操作期間實(shí)施為寫入控制0部分308及電流調(diào)整0部分310且在重設(shè)操作期間可實(shí)施為寫入控制1部分312及電流調(diào)整1部分314(亦說明為圖6、圖8A及圖8B中的電流調(diào)整0部分的方塊圖600、寫入控制0部分800及時(shí)序形狀產(chǎn)生電路804，且說明為圖7、圖9A以及圖9B中的電流調(diào)整1部分700、寫入控制1部分900及時(shí)序脈沖產(chǎn)生電路904)。所述第二電流源可基于所述第一組參數(shù)的參數(shù)來設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段期間的電流量值及持續(xù)時(shí)間(例如，設(shè)定操作期間的波形的電流及持續(xù)時(shí)間可調(diào)整FTOP部分，如圖4A中所說明，及重設(shè)操作期間的波形的電流及持續(xù)時(shí)間可調(diào)整重設(shè)部分，如圖4B中所說明)。

上述第三電流源可實(shí)施為如圖3中所說明的冷卻控制部分306。所述第三電流源可基于所述第一組參數(shù)的參數(shù)中的一者而使電流量值在用于所述第一區(qū)塊的第一寫入電流脈沖的后邊緣期間冷卻(例如，波形在重設(shè)操作期間的快速電流下拉，如圖4B中所說明)。

可實(shí)施所述寫入電流脈沖驅(qū)動器以對可編程電阻存儲單元的陣列(諸如存儲單元的陣列1502，如圖15中所說明且亦如參看圖1A及圖1B所說明及描述)進(jìn)行寫入。具體來講，所述驅(qū)動器電路可將所述寫入(例如，圖4A及圖4B中所說明的波形)作為第一寫入電流脈沖及第二寫入電流脈沖施加至可編程電阻存儲單元的陣列。第一寫入電流脈沖可為用于可編程電阻存儲單元的陣列的設(shè)定脈沖，諸如圖4A中所說明的波形。此外，第二寫入電流脈沖用以為用于可編程電阻存儲單元的陣列的重設(shè)脈沖，諸如圖4B中所說明的波形。

在上述存儲器裝置的實(shí)施方案中，存儲單元的第一區(qū)塊及第二區(qū)塊中的每一個(gè)包含可編程電阻存儲單元的陣列；所述驅(qū)動器電路用以將第一寫入電流脈沖施加至所述第一區(qū)塊的可編程電阻存儲單元的陣列，且將第二寫入電流脈沖施加至所述第二區(qū)塊的可編程電阻存儲單元的陣列；第一寫入電流脈沖用以為用于所述第一區(qū)塊的可編程電阻存儲單元的陣列的設(shè)定脈沖；第二寫入電流脈沖用以為用于所述第二區(qū)塊的可編程電阻存儲單元的陣列的重設(shè)脈沖；且所述驅(qū)動器電路的電路更包括第四電流源，所述第四電流源耦接至所述控制支路且用以回應(yīng)于所述第二組參數(shù)的參數(shù)而將第四電流施加至所述控制支路以控制第二寫入電流脈沖的中間區(qū)段期間的第二間隔及第二寫入電流脈沖的后邊緣的至少一部分。所述第四電流源可實(shí)施為圖3的電流調(diào)整1部分314及寫入控制1部分312以控制圖4B的重設(shè)部分期間的所述第二間隔及重設(shè)操作的波形的末端部分。

在上述存儲器裝置的實(shí)施方案中，所述第一電流源可在控制信號(諸如，圖5中所說明且如圖14A及圖14B的時(shí)序圖表中所進(jìn)一步描述的SPIKE-ON信號)的ON狀態(tài)期間接通。又，所述第一組參數(shù)的參數(shù)可設(shè)定控制信號(例如，SPIKE-ON信號)的ON狀態(tài)的持續(xù)時(shí)間。

在上述存儲器裝置的實(shí)施方案中，所述第二電流源可在用于所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段(例如，波形的FTOP部分及/或重設(shè)部分)期間接通，且包含多個(gè)電流源(例如，圖6的部分602及圖7的部分702)及用以設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖期間的中間區(qū)段期間的電流量值及持續(xù)時(shí)間的動態(tài)電阻電路(例如，圖6的部分604及圖7的部分704)。使用所述第一組參數(shù)的參數(shù)來設(shè)定將在所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段期間啟用的多個(gè)電流源的電流源數(shù)目及所述動態(tài)電阻電路的電阻。

在上述存儲器裝置的實(shí)施方案中，所述第二電流源可包含耦接在所述多個(gè)電流源與所述動態(tài)電阻電路之間的一或多個(gè)控制晶體管(諸如，圖6及圖7的晶體管620、622、720以及722)，其中所述一或多個(gè)控制晶體管連接至脈沖形狀控制信號(例如，SHAPE0及SHAPE1，如圖6及圖7中所說明)及控制信號(例如，ON0及ON1，如圖6及圖7中所說明)中的一或多個(gè)，所述信號設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段的持續(xù)時(shí)間、設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖的后邊緣的斜率且設(shè)定用于所述第一區(qū)塊的第一寫入電流脈沖的中間區(qū)段的持續(xù)時(shí)間期間的電流量值。

在上述存儲器裝置的實(shí)施方案中，脈沖形狀控制信號(例如，SHAPE0及SHAPE1)及控制信號(例如，ON0及ON1)中的至少一個(gè)具有基于所述第一組參數(shù)的一或多個(gè)參數(shù)的脈沖形狀。

在上述存儲器裝置的實(shí)施方案中，所述驅(qū)動器電路可為集成電路的部分，諸如參看圖15所說明及描述的集成電路；且所述第一組參數(shù)及所述第二參數(shù)集和可存儲于所述集成電路的可編程存儲器(例如，圖15的緩存器1530)上。

在上述存儲器裝置的實(shí)施方案中，存儲單元的所述第一區(qū)塊及所述第二區(qū)塊中的每一個(gè)包含集成電路上的可編程電阻存儲單元的陣列(例如，如圖15中所說明的存儲單元的陣列1502)，其中所述第一組參數(shù)的一或多個(gè)參數(shù)針對所述第一區(qū)塊的可編程電阻存儲單元的陣列設(shè)定用于設(shè)定操作的第一寫入電流脈沖的形狀特性(例如，如圖4A中所說明的設(shè)定操作的波形)。

在上述存儲器裝置的實(shí)施方案中，所述一或多個(gè)參數(shù)可基于所述第一區(qū)塊的可編程電阻存儲單元的陣列的存儲單元的地址(例如，如圖15中所說明的地址1528)來選擇。

在上述存儲器裝置的實(shí)施方案中，存儲單元的所述第一區(qū)塊及所述第二區(qū)塊中的每一個(gè)包含所述集成電路上的相變存儲單元的陣列。此外，所述第一組參數(shù)的一或多個(gè)參數(shù)針對所述第一區(qū)塊的可編程電阻存儲單元的陣列設(shè)定用于重設(shè)操作的第一寫入電流脈沖的形狀特性(例如，如圖4B中所說明的重設(shè)操作的波形)。

在上述存儲器裝置的實(shí)施方案中，所述第一組參數(shù)的所述一或多個(gè)參數(shù)可基于所述第一區(qū)塊的可編程電阻存儲單元的陣列的存儲單元的地址(例如，如圖15中所說明的地址1528)來選擇。

在上述存儲器裝置的實(shí)施方案中，存儲單元的所述第一區(qū)塊及所述第二區(qū)塊中的每一個(gè)包含所述集成電路上的相變存儲單元的陣列(例如，如圖15中所說明的存儲單元的陣列1502，亦在圖1A及圖1B中說明且據(jù)此描述)，其中所述第一組參數(shù)的一或多個(gè)參數(shù)針對所述第一區(qū)塊的相變存儲單元的陣列設(shè)定用于設(shè)定操作及重設(shè)操作中的一個(gè)或兩個(gè)的第一寫入電流脈沖的形狀特性(例如，如圖4B中所說明的重設(shè)操作的波形)。

在上述存儲器裝置的實(shí)施方案中，所述驅(qū)動器電路可包含耦接至所述驅(qū)動器電路的對應(yīng)輸出節(jié)點(diǎn)的冷卻控制電路(諸如，如圖3中所說明的冷卻控制部分306)；且響應(yīng)于控制信號(諸如圖14B中所說明且參看其所描述的QUENCH信號)，所述冷卻控制電路冷卻由所述寫入電流脈沖在連接至所述輸出節(jié)點(diǎn)的位在線產(chǎn)生的電流。

所需的且通過上述存儲器裝置實(shí)施的上述結(jié)構(gòu)可根據(jù)控制存儲器裝置的方法來實(shí)施。

舉例而言，控制存儲器裝置(所述存儲器裝置包含存儲單元的第一區(qū)塊及第二區(qū)塊、包含存儲第一組參數(shù)及第二組參數(shù)的參數(shù)存儲器且包含驅(qū)動器電路，所述驅(qū)動器電路包含耦接至所述第一區(qū)塊及第二區(qū)塊中的位線的輸出節(jié)點(diǎn))的此方法的實(shí)施方案可包含以下操作：

自所述參數(shù)存儲器獲得辨識用于所述第一區(qū)塊的第一寫入電流脈沖的特性的所述第一組參數(shù)，所述第一寫入電流脈沖具有一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段；自所述參數(shù)存儲器獲得辨識用于所述第二區(qū)塊的第二寫入電流脈沖的特性的所述第二組參數(shù)，所述第二寫入電流脈沖具有一前邊緣、一后邊緣以及一在所述前邊緣與所述后邊緣之間的中間區(qū)段；使用所述獲得的第一組參數(shù)來設(shè)定施加至所述第一區(qū)塊中的位線的所述第一寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者中的一個(gè)以上的至少其振幅、持續(xù)時(shí)間或斜率的形狀特性；使用所述獲得的第二組參數(shù)來設(shè)定施加至所述第二區(qū)塊中的位線的所述第二寫入電流脈沖的所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者中的一個(gè)以上的至少其振幅、持續(xù)時(shí)間或斜率的形狀特性；使用所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者中的所述一個(gè)以上的至少其所述振幅、所述持續(xù)時(shí)間或所述斜率的所述經(jīng)設(shè)定形狀特性，而在所述輸出節(jié)點(diǎn)上產(chǎn)生所述第一寫入電流脈沖；以及使用所述前邊緣、所述后邊緣以及所述中間區(qū)段這三者中的所述一個(gè)以上的至少其所述振幅、所述持續(xù)時(shí)間或所述斜率的所述經(jīng)設(shè)定形狀特性在所述輸出節(jié)點(diǎn)上產(chǎn)生第二寫入電流脈沖。

所述存儲器裝置及其驅(qū)動器電路的額外實(shí)施方案未參看圖式詳細(xì)地描述，因?yàn)榇嗣枋鰧τ趯懭腚娏髅}沖驅(qū)動器的驅(qū)動器電路的上列描述將多余。然而，所述存儲器裝置可使用(但不限于)參考寫入電流脈沖驅(qū)動器所描述的所有結(jié)構(gòu)及其能力來實(shí)施。

所需的且通過所述存儲器裝置實(shí)施的上述結(jié)構(gòu)可根據(jù)控制存儲器裝置的方法來實(shí)施。

雖然參考上文優(yōu)選實(shí)施例及實(shí)例來揭示本發(fā)明技術(shù)，但應(yīng)理解，這些實(shí)例意欲為說明性而非限制性意義。預(yù)本領(lǐng)域技術(shù)人員將容易地想到各種修改及組合，所述修改及組合將在本發(fā)明的精神及權(quán)利要求的范疇內(nèi)。