本發(fā)明涉及一種電阻式內(nèi)存及其記憶胞，尤其涉及一種可調(diào)整讀取邊界的電阻式記憶胞。

背景技術(shù)：

隨著電子科技的進(jìn)步，電子產(chǎn)品成為人們生活中必要的工具。為了滿足電子產(chǎn)品需求的數(shù)據(jù)儲(chǔ)存功能，多種非易失性內(nèi)存被提出，其中包括電阻式內(nèi)存。

在現(xiàn)有技術(shù)中，電阻式內(nèi)存的記憶胞經(jīng)過設(shè)定-重置循環(huán)后，可能有一定的機(jī)率會(huì)發(fā)生高、低阻抗轉(zhuǎn)態(tài)失敗的現(xiàn)象。經(jīng)過統(tǒng)計(jì)，這樣的轉(zhuǎn)態(tài)失敗現(xiàn)象約有35％。如此高比例的轉(zhuǎn)態(tài)失敗現(xiàn)象造成電阻式內(nèi)存的儲(chǔ)存數(shù)據(jù)可靠度降低，大幅降低電阻式內(nèi)存的效能。

針對(duì)上述的問題，現(xiàn)有技術(shù)提出通過使兩個(gè)記憶胞所提供的電阻值互補(bǔ)的方式來進(jìn)行數(shù)據(jù)的儲(chǔ)存動(dòng)作。然而，這種方式在當(dāng)兩個(gè)記憶胞的其中之一轉(zhuǎn)態(tài)失敗時(shí)，更會(huì)使得所儲(chǔ)存的數(shù)據(jù)無法被判讀，并無法解決上述的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種電阻式內(nèi)存及其記憶胞，可調(diào)整其讀取邊界并減低記憶胞因設(shè)定-重置循環(huán)所產(chǎn)生的轉(zhuǎn)態(tài)現(xiàn)象而造成的數(shù)據(jù)錯(cuò)誤的現(xiàn)象。

本發(fā)明的電阻式記憶胞，包括第一位線開關(guān)、第一電阻、第一字線開關(guān)、第二位線開關(guān)、第二電阻以及第二字線開關(guān)。第一位線開關(guān)的第一端接收位線信號(hào)，受控于位線選擇信號(hào)以導(dǎo)通或斷開。第一電阻的第一端耦接至第一位線開關(guān)的第二端。第一字線開關(guān)串接在第一電阻的第二端與源極線間，受控于字線信號(hào)以導(dǎo)通或斷開。第二位線開關(guān)的第一端接收位線信號(hào)，受控于位線選擇信號(hào)以導(dǎo)通或斷開。第二電阻的第一端耦接至第二位線開關(guān)的第二端。第二字線開關(guān)串接在第二電阻的第二端與源極線間，受控于字線信號(hào)以 導(dǎo)通或斷開。其中，當(dāng)電阻式記憶胞被程序化時(shí)，第一電阻、第二電阻的電阻值同時(shí)被程序化為高阻抗值或同時(shí)被程序化為低阻抗值。

本發(fā)明的電阻式內(nèi)存，包括至少一電阻式記憶胞以及感測(cè)放大器。電阻式記憶胞包括第一位線開關(guān)、第一電阻、第一字線開關(guān)、第二位線開關(guān)、第二電阻以及第二字線開關(guān)。第一位線開關(guān)的第一端接收位線信號(hào)，受控于位線選擇信號(hào)以導(dǎo)通或斷開。第一電阻的第一端耦接至第一位線開關(guān)的第二端。第一字線開關(guān)串接在第一電阻的第二端與源極線間，受控于字線信號(hào)以導(dǎo)通或斷開。第二位線開關(guān)的第一端接收位線信號(hào)，受控于位線選擇信號(hào)以導(dǎo)通或斷開。第二電阻的第一端耦接至第二位線開關(guān)的第二端。第二字線開關(guān)串接在第二電阻的第二端與源極線間，受控于字線信號(hào)以導(dǎo)通或斷開。其中，當(dāng)電阻式記憶胞被程序化時(shí)，第一電阻、第二電阻的電阻值同時(shí)被程序化為高阻抗值或同時(shí)被程序化為低阻抗值。感測(cè)放大器具有第一輸入端耦接第一電阻的第一端，以及第二輸入端接收參考信號(hào)，其中，感測(cè)放大器的輸出端產(chǎn)生讀取數(shù)據(jù)。

基于上述，本發(fā)明提供兩個(gè)電阻以記錄一個(gè)位的數(shù)據(jù)。重點(diǎn)在于，當(dāng)電阻式記憶胞被程序化時(shí)，其中的第一、第二電阻的電阻值同時(shí)被程序化為高阻抗值或同時(shí)被程序化為低阻抗值。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1是本發(fā)明一實(shí)施例的電阻式記憶胞的示意圖；

圖2是電阻式記憶胞進(jìn)行讀取動(dòng)作時(shí)的等效電路示意圖；

圖3是本發(fā)明一實(shí)施例的電阻式內(nèi)存的示意圖。

附圖標(biāo)記：

100、200、301～30N：電阻式記憶胞

300：電阻式內(nèi)存

BL：位線信號(hào)

BLS：位線選擇信號(hào)

BSW1、BSW2：位線開關(guān)

CTR：控制信號(hào)

FF1：閂鎖器

Iref：參考電流

LDR：阻抗值

LDT：數(shù)據(jù)讀取端點(diǎn)

M1～M6：晶體管

OUT：讀取結(jié)果

R1、R2：電阻

RDR：讀取數(shù)據(jù)

SA1：感測(cè)放大器

SL0：源極線

VPP：電源電壓

WL0：字線信號(hào)

WSW1、WSW2：字線開關(guān)

具體實(shí)施方式

請(qǐng)參照?qǐng)D1，圖1是本發(fā)明一實(shí)施例的電阻式記憶胞的示意圖。電阻式記憶胞100包括位線開關(guān)BSW1、BSW2、電阻R1、R2以及字線開關(guān)WSW1、WSW2。位線開關(guān)BSW1的第一端接收位線信號(hào)BL，受控于位線選擇信號(hào)BLS以導(dǎo)通或斷開。電阻R1的第一端耦接至位線開關(guān)BSW1的第二端。字線開關(guān)WSW1串接在電阻R1的第二端與源極線SL0間，受控于字線信號(hào)WL0以導(dǎo)通或斷開。位線開關(guān)BSW2的第一端接收位線信號(hào)BL，受控于位線選擇信號(hào)BLS以導(dǎo)通或斷開。電阻R2的第一端耦接至位線開關(guān)BSW2的第二端。字線開關(guān)WSW2串接在電阻R2的第二端與源極線SL0間，并受控于字線信號(hào)WL0以導(dǎo)通或斷開。

在本實(shí)施例中，晶體管M6串接在電源電壓VPP及位線開關(guān)BSW1、BSW2間。并在當(dāng)晶體管M6依據(jù)控制信號(hào)CTR被導(dǎo)通時(shí)，電源電壓VPP被提供以作為位線信號(hào)BL。另外，本實(shí)施例中的電阻式記憶胞100還包括晶體管M5，字線開關(guān)WSW1、WSW2通過晶體管M5耦接至源極線SL0。晶體管M5則可依據(jù)源極線選擇信號(hào)SLs以導(dǎo)通或斷開。

在針對(duì)電阻式記憶胞100進(jìn)行程序化動(dòng)作時(shí)，位線開關(guān)BSW1、BSW2、字線開關(guān)WSW1、WSW2、晶體管M5、M6可以同時(shí)被導(dǎo)通。此時(shí)，電阻R1及R2的第一端接收實(shí)質(zhì)上等于電源電壓VPP的位線信號(hào)BL，電阻R1及R2的第二端則共同耦接至源極線SL0。在此同時(shí)，電阻R1及R2可以依據(jù)位線信號(hào)BL的電壓值以及源極線SL0上的電壓值來進(jìn)行程序化的動(dòng)作，并藉以改變其電阻值。

在此請(qǐng)注意，在本實(shí)施例中，電阻R1及R2的兩端點(diǎn)所施加的電壓值都是相同的，也就是說，電阻R1及R2的變化趨勢(shì)會(huì)是相同的。具體來說明，電阻R1及R2可以同時(shí)被程序化為高阻抗值，或者，電阻R1及R2可以同時(shí)被程序化為低阻抗值。

附帶一提的，位線開關(guān)BSW1與電阻R1耦接的端點(diǎn)可以形成數(shù)據(jù)讀取端點(diǎn)LDT，其中，數(shù)據(jù)讀取端點(diǎn)用來提供一個(gè)阻抗值LDR至感測(cè)放大器(未顯示)，感測(cè)放大器則用來感測(cè)出電阻式記憶胞100所儲(chǔ)存的數(shù)據(jù)。

在另一方面，當(dāng)針對(duì)電阻式記憶胞100進(jìn)行讀取動(dòng)作時(shí)，晶體管M6可以被斷開，位線開關(guān)BSW1、BSW2、字線開關(guān)WSW1、WSW2、晶體管M5則可以同時(shí)被導(dǎo)通。而在此狀態(tài)下，電阻式記憶胞100可形成如圖2顯示的電阻式記憶胞200進(jìn)行讀取動(dòng)作時(shí)的等效電路示意圖。以下請(qǐng)參照?qǐng)D2，其中的字線開關(guān)WSW1以及WSW2是導(dǎo)通的，且晶體管M5也是導(dǎo)通的。假設(shè)源極線SL0耦接至參考接地電壓，如此一來，數(shù)據(jù)讀取端點(diǎn)LDT上所提供的阻抗值LDR實(shí)值上等于電阻R1以及R2相并聯(lián)的電阻值(若字線開關(guān)WSW1以及WSW2及晶體管M5的導(dǎo)通電阻不計(jì)算)。

通過使電阻R1以及R2相并聯(lián)，數(shù)據(jù)讀取端點(diǎn)LDT上所提供的阻抗值LDR可以調(diào)整為較小的阻抗值。舉例來說明，若電阻R1以及R2的電阻皆被程序化為低阻抗值LR，數(shù)據(jù)讀取端點(diǎn)LDT上所提供的阻抗值LDR則會(huì)約等于1/2乘上低阻抗值LR。另外，進(jìn)行電阻式記憶胞100的讀取動(dòng)作可通過感測(cè)放大器來執(zhí)行。通過提供感測(cè)放大器參考信號(hào)來設(shè)定一臨界阻抗值，并感測(cè)放大器針對(duì)阻抗值LDR與臨界阻抗值進(jìn)行比較，就可獲得讀取數(shù)據(jù)。

由上述的說明可以得知，本發(fā)明實(shí)施例中，電阻式記憶胞100的數(shù)據(jù)讀取端點(diǎn)LDT上所提供的阻抗值LDR，會(huì)比使用單一電阻所提供的低阻抗值LR低。如此一來，阻抗值LDR與臨界阻抗值間的差距可以有效的被擴(kuò)大， 增加電阻式記憶胞100的讀取邊界(read margin)。

重點(diǎn)在于，當(dāng)電阻式記憶胞100中的電阻R0、R1的其中之一發(fā)生轉(zhuǎn)態(tài)失敗的狀態(tài)時(shí)，針對(duì)電阻式記憶胞100所進(jìn)行的讀取動(dòng)作還是可以讀出正確的讀取數(shù)據(jù)。舉例來說明，當(dāng)電阻R0的轉(zhuǎn)態(tài)作失敗而維持在高阻抗值HR時(shí)，電阻式記憶胞100的數(shù)據(jù)讀取端點(diǎn)LDT上所提供的阻抗值LDR會(huì)等于HR//LR(高阻抗值HR與低阻抗值LR并聯(lián)的值)，且會(huì)小于低阻抗值LR，還是可藉以讀出正確的讀出數(shù)據(jù)。

請(qǐng)重新參照?qǐng)D1，附帶一提的，在本發(fā)明實(shí)施例中，位線開關(guān)BSW1以及BSW2分別由晶體管M1以及M2來建構(gòu)。晶體管M1的第一端接收位線信號(hào)BL，晶體管M1的第二端耦接至電阻R1的第一端，且晶體管M1的控制端接收位線選擇信號(hào)BLS。晶體管M2的第一端接收位線信號(hào)BL，晶體管M2的第二端耦接至電阻R2的第一端，且晶體管M2的控制端接收位線選擇信號(hào)BLS。在此，晶體管M1以及M2皆可以為N型晶體管，且可依據(jù)相同的位線選擇信號(hào)BLS同時(shí)被導(dǎo)通或同時(shí)被斷開。

字線開關(guān)WSW1及WSW2分別由晶體管M3及M4來建構(gòu)，晶體管M3的第一端耦接至電阻R1的第二端，晶體管M3的第二端通過晶體管M5耦接至源極線SL0，晶體管M3的控制端接收字線信號(hào)WL0。另外，晶體管M4的第一端耦接至電阻R2的第二端，晶體管M4的第二端通過晶體管M5耦接至源極線SL0，晶體管M4的控制端接收字線信號(hào)WL0。在此，晶體管M3以及M4皆可以為N型晶體管，且可依據(jù)相同的字線信號(hào)WL0同時(shí)被導(dǎo)通或同時(shí)被斷開。

以下請(qǐng)參照?qǐng)D3，圖3是本發(fā)明一實(shí)施例的電阻式內(nèi)存的示意圖。電阻式內(nèi)存300包括一個(gè)或多個(gè)的電阻式記憶胞301～30N、感測(cè)放大器SA1以及閂鎖器FF1。各電阻式記憶胞301～30N的結(jié)構(gòu)與電路動(dòng)作方式與前述實(shí)施例的電阻式記憶胞100相同，在此不多贅述。感測(cè)放大器SA1可以為一電流式的感測(cè)放大器。在本實(shí)施例中，感測(cè)放大器SA1的一輸入端耦接至電阻式記憶胞301～30N其中之一(例如電阻式記憶胞301)的數(shù)據(jù)讀取端點(diǎn)LDT，感測(cè)放大器SA1的另一輸入端則可以接收參考電流Iref。感測(cè)放大器SA1依據(jù)數(shù)據(jù)讀取端點(diǎn)LDT所提供的阻抗值LDR來產(chǎn)生電流，并將這個(gè)電流與參考電流Iref來進(jìn)行比較，且藉此獲得讀取數(shù)據(jù)RDR。閂鎖器FF1則接收讀取數(shù) 據(jù)RDR，并在感測(cè)放大器SA1穩(wěn)定輸出讀取數(shù)據(jù)RDR后閂鎖住讀取數(shù)據(jù)RDR來產(chǎn)生最終的讀取結(jié)果OUT。

在此，閂鎖器FF1可以是數(shù)字邏輯門的正反器，并可依據(jù)脈波信號(hào)來進(jìn)行數(shù)據(jù)閂鎖的動(dòng)作。脈波信號(hào)提供脈波的時(shí)間可以依據(jù)感測(cè)放大器SA1穩(wěn)定輸出讀取數(shù)據(jù)RDR的時(shí)間點(diǎn)來設(shè)置。

附帶一提的，在本發(fā)明實(shí)施例中，當(dāng)發(fā)現(xiàn)電阻式內(nèi)存300中，有出現(xiàn)部分的電阻發(fā)生轉(zhuǎn)態(tài)失敗的現(xiàn)象時(shí)，可以利用測(cè)試的手段，測(cè)出發(fā)生轉(zhuǎn)態(tài)失敗現(xiàn)象的狀態(tài)及數(shù)量的分布。具體來說明，當(dāng)發(fā)現(xiàn)電阻式內(nèi)存300中，同一電阻式記憶胞中的一電阻發(fā)生轉(zhuǎn)態(tài)失敗狀態(tài)都是發(fā)生在無法由高阻抗值HR轉(zhuǎn)態(tài)為低阻抗值LR時(shí)，則可以將同一電阻式記憶胞中的兩電阻發(fā)生一為高阻抗值HR一為低阻抗值LR的現(xiàn)象時(shí)，可判定高阻抗值HR的電阻發(fā)生轉(zhuǎn)態(tài)失敗的現(xiàn)象，并將為高阻抗值HR的電阻再行修正為低阻抗值LR，如此就可以維持電阻式記憶胞中電阻的正確狀態(tài)。

綜上所述，本發(fā)明在單一個(gè)電阻式記憶胞中設(shè)置兩個(gè)可程序化的電阻，并通過將兩個(gè)電阻程序化為相同趨勢(shì)的電阻值以儲(chǔ)存數(shù)據(jù)。如此一來，可在當(dāng)進(jìn)行電阻式記憶胞的讀取動(dòng)作時(shí)，使兩個(gè)電阻相互并聯(lián)，并藉以提升電阻式記憶胞的讀取邊界，降低電阻式記憶胞讀取失敗的可能。并且，當(dāng)有一個(gè)電阻發(fā)生轉(zhuǎn)態(tài)失敗的現(xiàn)象，本發(fā)明的電阻式記憶胞仍可提供正確的讀取數(shù)據(jù)，維持?jǐn)?shù)據(jù)的正確度。附帶一提的，本發(fā)明由于將單一電阻式記憶胞中的兩電阻程序化為相同的阻抗趨勢(shì)，因此，針對(duì)單一電阻式記憶胞所進(jìn)行的兩個(gè)電阻的程序化動(dòng)作可以同時(shí)完成，加快程序化所需的時(shí)間。

雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改動(dòng)與潤飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求界定范圍為準(zhǔn)。