本發(fā)明涉及刷新技術，特別是涉及一種用于DRAM或eDRAM刷新的裝置及其方法。

背景技術：

在傳統(tǒng)的刷新方式中，在每個刷新周期內都會有段時間用于刷新，如圖1所示，在每個刷新周期內，時間軸被分成兩個部分，一部分時間用于讀寫，另一部分時間用于刷新。

現(xiàn)有刷新方式當DRAM在進行刷新時，無法進行讀寫操作，被稱作死區(qū)時間，降低了DRAM吞吐量，并且讀寫的延遲會變得很高。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種用于DRAM或eDRAM刷新的裝置及其方法，用于減少刷新和讀寫之間的沖突問題，達到增加DRAM或者eDRAM性能的效果。

為了實現(xiàn)上述目的，本發(fā)明提供一種用于DRAM或eDRAM刷新的裝置，DRAM或eDRAM設置有存儲單元，該裝置包括：存儲控制裝置、刷新控制裝置；

所述存儲控制裝置，用于接收讀寫請求，并根據(jù)所述刷新控制裝置的輸出決定向存儲單元發(fā)送讀寫請求或刷新請求；

所述刷新控制裝置，用于控制生成刷新信號，并根據(jù)所述存儲控制裝置的輸出來記錄刷新是否被延遲和讀寫的行地址。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述存儲控制裝置包括：

讀緩存，用于緩存從存儲單元中讀出的數(shù)據(jù)；

寫緩存，用于緩存要寫入到存儲單元的數(shù)據(jù)；

控制邏輯單元，用于接收讀寫請求；

存儲控制信號發(fā)生器，用于接收所述控制邏輯單元發(fā)送的命令，并將該命令譯碼成存儲單元可識別的命令。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述刷新控制裝置包括：

刷新周期寄存器，用于存儲刷新周期；

刷新延遲計數(shù)器，用于存儲當前刷新被延遲的時間；

刷新周期計數(shù)器，用于對每個刷新周期計時；

刷新行數(shù)計數(shù)器，用于記錄當前刷新的行數(shù)；

刷新邏輯單元，用于判斷寄存器當前的被讀寫狀態(tài)，并向所述控制邏輯單元發(fā)送刷新的狀態(tài)；

總行數(shù)寄存器，用于存儲總的行數(shù)；

刷新延遲寄存器，用于存儲刷新總的可被延遲的時間；

讀寫標志寄存器，用于存儲在可延遲刷新階段內讀寫過的行地址。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述刷新邏輯單元當接收到讀寫請求時，停止刷新，控制所述刷新延遲計數(shù)器開始計數(shù)，同時在所述讀寫標志寄存器中記錄讀寫的行地址，并發(fā)送當前刷新是否可被打斷的信號至所述控制邏輯單元。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述刷新邏輯單元在當前刷新未完成，且當所述刷新延遲計數(shù)器中的時間等于所述刷新延遲寄存器中的時間時，返回一當前刷新不可被打斷的信號至所述控制邏輯單元，控制所述控制邏輯單元繼續(xù)刷新；或在當前刷新已完成或所述刷新延遲寄存器與所述刷新延遲計數(shù)器中的時間差值大于所述總行數(shù)寄存器與所述刷新行數(shù)計數(shù)器中的行數(shù)差值與每行刷新時間的乘積時，返回一可被讀寫的信號至所述控制邏輯單元。

所述的用于DRAM或eDRAM刷新的裝置，其中，當刷新周期計數(shù)器中的時間等于所述刷新周期寄存器中的時間時，所述刷新周期計數(shù)器、所述刷新行數(shù)計數(shù)器、所述刷新延遲計數(shù)器歸零，所述讀寫標志寄存器重置。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述刷新周期寄存器的刷新周期與所述刷新延遲計數(shù)器的已被延遲的時間之和小于數(shù)據(jù)保持時間。

所述的用于DRAM或eDRAM刷新的裝置，其中，當前待刷新的行在所述讀寫標志寄存器中被標記為讀寫過時，則跳過此行的刷新。

所述的用于DRAM或eDRAM刷新的裝置，其中，所述刷新控制裝置為一個或多個，各所述刷新控制裝置之間的刷新相互獨立。

為了實現(xiàn)上述目的，本發(fā)明還提供一種用于DRAM或eDRAM刷新的方法，DRAM或eDRAM設置有存儲單元，該方法包括：

步驟一，存儲控制裝置接收讀寫請求，并根據(jù)刷新控制裝置的輸出決定向存儲單元發(fā)送讀寫請求或刷新請求；

步驟二，刷新控制裝置控制生成刷新信號，并根據(jù)所述存儲控制裝置的輸出來記錄刷新是否被延遲和讀寫的行地址。

所述的用于DRAM或eDRAM刷新的方法，其中，所述刷新控制裝置包括：

刷新周期寄存器，用于存儲刷新周期；

刷新延遲計數(shù)器，用于存儲當前刷新被延遲的時間；

刷新周期計數(shù)器，用于對每個刷新周期計時；

刷新行數(shù)計數(shù)器，用于記錄當前刷新的行數(shù)；

刷新邏輯單元，用于判斷寄存器當前的被讀寫狀態(tài)，并向所述控制邏輯單元發(fā)送刷新的狀態(tài)；

總行數(shù)寄存器，用于存儲總的行數(shù)；

刷新延遲寄存器，用于存儲刷新總的可被延遲的時間；

讀寫標志寄存器，用于存儲在可延遲刷新階段內讀寫過的行地址。

所述的用于DRAM或eDRAM刷新的方法，其中，所述步驟二中，包括：

所述刷新邏輯單元當接收到讀寫請求時，停止刷新，控制所述刷新延遲計數(shù)器開始計數(shù)，同時在所述讀寫標志寄存器中記錄讀寫的行地址，并發(fā)送當前刷新是否可被打斷的信號至所述存儲控制裝置的控制邏輯單元。

所述的用于DRAM或eDRAM刷新的方法，其中，所述步驟二中，包括：

所述刷新邏輯單元在當前刷新未完成，且當所述刷新延遲計數(shù)器中的時間等于所述刷新延遲寄存器中的時間時，返回一當前刷新不可被打斷的信號至所述控制邏輯單元，控制所述控制邏輯單元繼續(xù)刷新；或在當前刷新已完成或所述刷新延遲寄存器與所述刷新延遲計數(shù)器中的時間差值大于所述總行數(shù)寄存器與所述刷新行數(shù)計數(shù)器中的行數(shù)差值與每行刷新時間的乘積時，返回一可被讀寫的信號至所述控制邏輯單元。

所述的用于DRAM或eDRAM刷新的方法，其中，所述步驟二中，包括：

當所述刷新周期計數(shù)器中的時間等于所述刷新周期寄存器中的時間時，所述刷新周期計數(shù)器、所述刷新行數(shù)計數(shù)器、所述刷新延遲計數(shù)器歸零，所述讀寫標志寄存器重置。

所述的用于DRAM或eDRAM刷新的方法，其中，所述刷新周期寄存器的刷新周期與所述刷新延遲計數(shù)器的已被延遲的時間之和小于數(shù)據(jù)保持時間。

所述的用于DRAM或eDRAM刷新的方法，其中，當前待刷新的行在讀寫標志寄存器中被標記為讀寫過時，則跳過此行的刷新。

所述的用于DRAM或eDRAM刷新的方法，其中，所述刷新控制裝置為一個或多個，各所述刷新控制裝置之間的刷新相互獨立。

與現(xiàn)有技術相比，本發(fā)明的有益技術效果是：

本發(fā)明提供了一種用于DRAM或eDRAM刷新的方法，本刷新方法改進了刷新的方式，使得刷新變得更加靈活，協(xié)調刷新與讀寫沖突，從而提高了DRAM的吞吐量，實現(xiàn)了DRAM性能的提高。具體體現(xiàn)在如下幾個方面：

1，通過可中斷刷新方式，減少刷新和讀寫之間的沖突問題，達到增加DRAM或者eDRAM性能的效果。

2，刷新時可以被讀寫打斷，減小了讀寫延遲。

3，必須設定刷新周期和刷新可延遲時間之和小于數(shù)據(jù)保持時間。

4，刷新時可以被讀寫打斷。

5，可以有一組刷新裝置，也可以多個區(qū)塊bank共享一組刷新裝置，也可以每個區(qū)塊bank獨享一組刷新裝置。

6，記錄在可延遲刷新階段讀寫過的行地址，被讀寫過的行可以直接跳過刷新，減少了刷新時間及功耗。

附圖說明

圖1是傳統(tǒng)的刷新方式示意圖；

圖2是本發(fā)明的刷新方式示意圖；

圖3是本發(fā)明的刷新裝置結構圖；

圖4是本發(fā)明的刷新方法流程圖；

圖5是本發(fā)明的刷新方式第一實施例；

圖6是本發(fā)明的刷新方式第二實施例。

具體實施方式

以下結合附圖和具體實施例對本發(fā)明進行詳細描述，但不作為對本發(fā)明的限定。

如圖2所示，是本發(fā)明的刷新方式示意圖。在圖2中示出了刷新的時序，該DRAM刷新電路設定刷新周期小于數(shù)據(jù)的保持時間。在每個刷新周期內時間域被分成三部分，第一部分叫做刷新時間，在第一部分做刷新，但是當有讀寫操作時，刷新可以被打斷，優(yōu)先進行讀寫操作；第二部分叫做延遲刷新時間，在第二部分開始也是優(yōu)先進行讀寫，但是當?shù)诙糠钟嘞碌臅r間恰能做完刷新操作時，則進行強制刷新操作，此時不響應讀寫請求。第一部分和第二部分合稱為可延遲刷新階段，第三部分叫做讀寫時間，在這部分只做讀寫操作。該刷新方法可以用于DRAM或eDRAM控制器中，下面將以DRAM控制器為例對技術方案進行描述，這同樣適用于eDRAM控制器。

DRAM由MOS技術制造，使用電容來做存儲單元(對eDRAM控制器來說，也是使用電容來做存儲單元)。DRAM的功耗低，速度慢。另一方面，SRAM速度快并且不需要刷新，然而SRAM的面積太大并且更昂貴，因此DRAM應用比SRAM更廣泛。

不像SRAM用觸發(fā)器來存儲信息，DRAM用電容來存儲信息。但是電容會逐漸漏電，從而丟失數(shù)據(jù)。因此DRAM的存儲單元需要周期性的刷新，刷新周期要小于數(shù)據(jù)保持時間，如果存儲單元沒有在數(shù)據(jù)保持時間內被刷新，存儲信息就會丟失。

如圖3所示，是本發(fā)明的刷新裝置結構圖，圖4是本發(fā)明的刷新方法流程圖。

結合圖3、4，該刷新裝置300是用于DRAM或eDRAM刷新的裝置，包括存儲控制裝置31和刷新控制裝置32。DRAM或eDRAM包括存儲單元33。

刷新控制裝置32用于控制生成刷新信號，存儲控制裝置31用于接收讀寫請求和向存儲單元33發(fā)送刷新請求或者讀寫請求，存儲控制裝置31根據(jù)刷新控制裝置32的輸出來決定向存儲單元33發(fā)送讀寫請求還是刷新請求，刷新控制裝置32根據(jù)存儲控制裝置31的輸出來記錄刷新是否被延遲和讀寫的行地址。

進一步，存儲控制裝置31包括：

讀緩存1，用于緩存從存儲單元33中讀出的數(shù)據(jù)。

寫緩存2，用于緩存將要寫入到存儲單元33的數(shù)據(jù)。

控制邏輯單元3，用于接收讀寫請求并向存儲單元控制信號發(fā)生器4發(fā)送命令。

存儲控制信號發(fā)生器4，用于將控制邏輯單元3發(fā)送的命令譯碼成存儲單元33可以識別的命令。

進一步，刷新控制裝置32作為一個區(qū)塊bank，裝置300中可以包含多個區(qū)塊bank。

進一步，刷新控制裝置32包括：

刷新周期寄存器5，用于存儲刷新周期。

刷新延遲計數(shù)器6，用于存儲當前刷新已經被延遲的時間。

刷新周期計數(shù)器7，用于記錄當前刷新周期的時間，對每個刷新周期計時。

刷新行數(shù)計數(shù)器8，用于記錄當前刷新進度，如當前刷新的行數(shù)。

刷新邏輯單元9，通過判斷關于刷新的幾個寄存器(即判斷當前是否可以被讀寫)，向控制邏輯單元3發(fā)送刷新的狀態(tài)。

總行數(shù)寄存器10，用于存儲一個bank中總的行數(shù)。

刷新延遲寄存器11，用于存儲刷新總的可以被延遲的時間。

讀寫標志寄存器12，用于存儲可延遲刷新階段被讀寫過的行地址。

進一步地，刷新周期寄存器5存儲的刷新周期小于數(shù)據(jù)保持時間。

進一步地，刷新延遲寄存器11存儲刷新可以被延遲的時間，要滿足以下條件：刷新周期和刷新可以被延遲的時間之和小于或等于數(shù)據(jù)保持時間。

在本發(fā)明中，總共只有一組刷新裝置，所有的區(qū)塊bank的刷新操作相同。刷新邏輯單元9通過判斷各個刷新寄存器的狀態(tài)向控制邏輯單元3發(fā)送。刷新行數(shù)計數(shù)器8對區(qū)塊bank刷新的行數(shù)進行計數(shù)，刷新延遲計數(shù)器11對刷新時的延遲時間進行計數(shù)，在刷新時，如果有讀寫請求則刷新被打斷，刷新延遲計數(shù)器6開始計數(shù)，并且讀寫標志寄存器12記錄讀寫過的行地址。刷新邏輯單元9發(fā)給控制邏輯單元3當前刷新是否可以被打斷的信號，如果當前刷新沒有完成，并且刷新延遲計數(shù)器6中的時間等于刷新延遲寄存器11中的時間，那么刷新邏輯單元9返回一個刷新不可被打斷信號，并且控制邏輯單元3繼續(xù)刷新剩余的行。如果刷新已完成，或者刷新延遲計數(shù)器6中的時間小于刷新延遲寄存器11中的時間，那么刷新邏輯單元9返回一個可以被讀寫的信號。刷新周期寄存器5存儲刷新周期的時間，刷新周期計數(shù)器7一直開始計時，當刷新周期計數(shù)器7等于刷新周期時，表示到了下一個刷新周期，刷新周期計數(shù)器7，刷新行數(shù)計數(shù)器8，刷新延遲計數(shù)器6歸零，讀寫標志寄存器12重置。

請參閱圖3、4，以下結合圖3詳細介紹DRAM刷新電路的工作過程：

初始化寄存器，刷新周期寄存器5存儲了DRAM的刷新周期，總行數(shù)寄存器10存儲了DRAM一個區(qū)塊bank的行數(shù)，刷新延遲寄存器11存儲了在刷新時刷新可以被延遲的時間。其中，刷新可延遲時間+刷新周期<＝存儲單元33的數(shù)據(jù)保持時間，上述寄存器在正常工作前都需要提前配置好。

控制邏輯單元3用于接收外部的命令并執(zhí)行，在訪問存儲單元33之前，控制邏輯單元3都要檢查一下刷新邏輯單元9返回的信號，如果處于刷新狀態(tài)，那么就不執(zhí)行，反之執(zhí)行。

當進入刷新時間時，如果控制邏輯單元3需要訪問存儲單元33，刷新邏輯單元9需要判斷當前刷新是否能被打斷，如果刷新延遲寄存器11與刷新延遲計數(shù)器6中的時間差值大于總行數(shù)寄存器10與刷新行數(shù)計數(shù)器8中的行數(shù)差值與每行刷新時間的乘積時，則當前刷新可以被打斷，控制邏輯單元3開始訪問存儲單元33，同時刷新延遲計數(shù)器6開始計數(shù)刷新被延遲的時間。

刷新周期計數(shù)器7始終在計時，如果刷新周期計數(shù)器7等于刷新周期寄存器5，表示到了下一個刷新周期，刷新周期計數(shù)器5、刷新行數(shù)計數(shù)器8、刷新延遲計數(shù)器6歸零，讀寫標志寄存器12重置。如圖5所示，是本發(fā)明的刷新方式第一實施例。

在本實施例中，每個區(qū)塊bank都有自己獨立的刷新裝置，每個區(qū)塊bank之間的刷新相互獨立。每個區(qū)塊bank都有自己的刷新裝置，當一個區(qū)塊bank在刷新時間內被打斷時，不會影響到其他區(qū)塊bank的刷新。

如圖6所示，是本發(fā)明的刷新方式第二實施例。

在本實施例中，所有的區(qū)塊bank分成M個組，每組N個區(qū)塊bank，每組有一個獨立的刷新裝置，每個組之間的刷新相互獨立。如上圖所示，每組都有自己的刷新裝置，當一個組在刷新時間內被打斷時，不會影響到其他組的刷新。

進一步地，在一個DRAM或eDRAM控制器中只有一個刷新裝置。

進一步地，所有的區(qū)塊bank共享一個刷新裝置，所有的區(qū)塊bank刷新狀態(tài)完全相同。

進一步地，每一個區(qū)塊bank有自己的刷新裝置，每個區(qū)塊bank的刷新相互獨立。

進一步地，可以將若干個區(qū)塊bank分為一組，每組區(qū)塊bank有一個刷新裝置。

進一步地，每一組區(qū)塊bank有自己的刷新裝置，每組內的區(qū)塊bank刷新狀態(tài)完全相同，組間的刷新相互獨立。

本發(fā)明改進刷新的方式使刷新變得更加靈活，可有效的協(xié)調讀寫和刷新之間的沖突，提高了DRAM的吞吐量，從而提高了DRAM的性能，同時記錄在可延遲刷新階段讀寫過的行地址，被讀寫過的行可以直接跳過刷新，減少了刷新時間及功耗。

當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明做出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。