本申請要求2015年12月9日提交的韓國專利申請10-2015-0175454的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及控制預(yù)充電操作的半導(dǎo)體器件和包括其的半導(dǎo)體系統(tǒng)。

背景技術(shù)：

半導(dǎo)體器件可以經(jīng)由輸入/輸出(I/O)線接收或輸出數(shù)據(jù)。在讀取操作或?qū)懭氩僮髌陂g可以感測和放大I/O線的信號，且I/O線可以在命令被施加給I/O線之前被預(yù)充電。術(shù)語“預(yù)充電”意味著，當(dāng)數(shù)據(jù)或信號被輸入到半導(dǎo)體器件或者從半導(dǎo)體器件輸出數(shù)據(jù)或信號時(shí)，諸如I/O線的信號線在數(shù)據(jù)或信號被施加到I/O線之前被驅(qū)動到預(yù)定的電壓電平，以便改善半導(dǎo)體器件的操作速度。此外，預(yù)充電可以包括根據(jù)外部預(yù)充電信號執(zhí)行的預(yù)充電操作和在針對讀取操作或?qū)懭氩僮鞯拿畋惠斎氲桨雽?dǎo)體器件之后自動執(zhí)行的自動預(yù)充電操作。

同時(shí)，半導(dǎo)體器件可以從外部設(shè)備接收用于控制數(shù)據(jù)的輸入或輸出的數(shù)據(jù)和命令(或控制信號)來操作。在這種情況下，半導(dǎo)體器件不能在針對讀取操作的命令被輸入到半導(dǎo)體器件的時(shí)間點(diǎn)處立即輸出數(shù)據(jù)。即，由于在針對讀取操作的命令被施加給半導(dǎo)體器件之后在半導(dǎo)體器件中執(zhí)行用于輸出數(shù)據(jù)的內(nèi)部操作，因此可能需要待機(jī)時(shí)間來從半導(dǎo)體器件輸出數(shù)據(jù)。因此，從命令(或控制信號)施加給半導(dǎo)體器件的時(shí)間點(diǎn)延伸直至內(nèi)部操作終止的時(shí)間點(diǎn)的待機(jī)時(shí)間稱為“時(shí)延(latency)”。

例如，在本說明書中針對半導(dǎo)體器件定義的時(shí)延可以包括列地址選通(CAS)時(shí)延(CL)、CAS寫入時(shí)延(CWL)和附加的時(shí)延(AL)。CL可以對應(yīng)于從讀取命令被施加給半導(dǎo)體器件的時(shí)刻開始直至經(jīng)由數(shù)據(jù)引腳從半導(dǎo)體器件輸出數(shù)據(jù)的時(shí)刻的待機(jī)時(shí)間(或時(shí)間間隔)。CWL可以對應(yīng)于從寫入命令被施加給半導(dǎo)體器件的時(shí)刻開始直至與寫入命令相對應(yīng)的數(shù)據(jù)被輸入給半導(dǎo)體器件的時(shí)刻的待機(jī)時(shí)間(或時(shí)間間隔)。AL可以對應(yīng)于在讀取操作或?qū)懭氩僮髌陂g從行地址被輸入給半導(dǎo)體器件的時(shí)刻開始直至列地址被輸入給半導(dǎo)體器件的時(shí)刻的待機(jī)時(shí)間(或時(shí)間間隔)。

時(shí)延可以儲存在半導(dǎo)體器件中包括的模式寄存器組(MRS)中，且半導(dǎo)體器件可以基于關(guān)于儲存在MRS中的時(shí)延的信息而操作。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體系統(tǒng)包括第一半導(dǎo)體器件和第二半導(dǎo)體器件。第一半導(dǎo)體器件輸出命令、測試地址、地址和預(yù)充電信號。第二半導(dǎo)體器件在讀取操作或?qū)懭氩僮髦蟾鶕?jù)命令的組合進(jìn)入自動預(yù)充電操作，并且接收測試地址和預(yù)充電信號以對通過地址從多個(gè)存儲體選中的一個(gè)存儲體執(zhí)行預(yù)充電操作。

根據(jù)一個(gè)實(shí)施例，半導(dǎo)體系統(tǒng)包括預(yù)充電控制電路，所述預(yù)充電控制電路被配置成產(chǎn)生第一自動預(yù)充電信號至第八自動預(yù)充電信號，其中，第一自動預(yù)充電信號至第八自動預(yù)充電信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路產(chǎn)生第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號，其中，第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號中的一個(gè)根據(jù)第一自動預(yù)充電信號至第八自動預(yù)充電信號而被選擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號中的一個(gè)根據(jù)第一標(biāo)志信號至第八標(biāo)志信號的組合而被選擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路根據(jù)測試信號來產(chǎn)生第一自動預(yù)充電信號至第八自動預(yù)充電信號。

根據(jù)一個(gè)實(shí)施例，其中，第一自動預(yù)充電信號至第八自動預(yù)充電信號中的一個(gè)響應(yīng)于讀取信號或?qū)懭胄盘柖贿x擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成產(chǎn)生第一延遲信號至第八延遲信號，其中第一延遲信號至第八延遲信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，第一預(yù)充電控制電路產(chǎn)生第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號，其中第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號根據(jù)第一標(biāo)志信號至第八標(biāo)志信號和第一延遲信號至第八延遲信號而被使能。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成將存儲體地址的組合延遲延遲時(shí)間，以產(chǎn)生第一移位地址至第八移位地址。

根據(jù)一個(gè)實(shí)施例，其中，延遲時(shí)間是在讀取操作或?qū)懭氩僮髌陂g從行地址被輸入時(shí)起到列地址被輸入時(shí)的待機(jī)時(shí)間。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路根據(jù)第一移位地址至第八移位地址來產(chǎn)生第一預(yù)地址至第八預(yù)地址。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成根據(jù)存儲體地址的組合來產(chǎn)生第一反相預(yù)充電信號至第八反相預(yù)充電信號。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成產(chǎn)生第一延遲信號至第八延遲信號，其中，第一延遲信號至第八延遲信號中的一個(gè)根據(jù)第一反相預(yù)充電信號至第八反相預(yù)充電信號而被選擇性地使能。

根據(jù)一個(gè)實(shí)施例，其中，第一延遲信號至第八延遲信號根據(jù)第一刷新信號至第八刷新信號而被順序地使能。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成與讀取脈沖信號同步地輸出第一讀取地址至第八讀取地址作為第一自動預(yù)充電信號至第八自動預(yù)充電信號。

根據(jù)一個(gè)實(shí)施例，其中，預(yù)充電控制電路被配置成與寫入脈沖信號同步地輸出第一寫入地址至第八寫入地址作為第一自動預(yù)充電信號至第八自動預(yù)充電信號。

根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括預(yù)充電控制電路、標(biāo)志信號發(fā)生電路和內(nèi)部電路。預(yù)充電控制電路適用于在讀取操作或?qū)懭氩僮髦髨?zhí)行的自動預(yù)充電操作中產(chǎn)生自動預(yù)充電信號，自動預(yù)充電信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。此外，預(yù)充電控制電路適用于響應(yīng)于預(yù)充電信號來產(chǎn)生內(nèi)部預(yù)充電信號，內(nèi)部預(yù)充電信號中的一個(gè)根據(jù)標(biāo)志信號的組合而被選擇性地使能。標(biāo)志信號發(fā)生電路適用于如果在自動預(yù)充電操作中測試信號被使能，則產(chǎn)生標(biāo)志信號，標(biāo)志信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。內(nèi)部電路包括多個(gè)存儲體。內(nèi)部電路適用于在自動預(yù)充電操作中響應(yīng)于內(nèi)部預(yù)充電信號來將從所述多個(gè)存儲體選中的一個(gè)存儲體預(yù)充電。

根據(jù)一個(gè)實(shí)施例，一種半導(dǎo)體器件包括讀取/寫入控制電路、預(yù)充電控制電路、標(biāo)志信號發(fā)生電路和內(nèi)部電路。讀取/寫入控制電路適用于如果根據(jù)命令的組合執(zhí)行讀取操作，則產(chǎn)生被使能的讀取信號。另外，讀取/寫入控制電路適用于如果根據(jù)命令的組合執(zhí)行寫入操作，則產(chǎn)生被使能的寫入信號。預(yù)充電控制電路適用于響應(yīng)于讀取信號和寫入信號中的任何一個(gè)以及測試信號來產(chǎn)生自動預(yù)充電信號，自動預(yù)充電信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。此外，預(yù)充電控制電路適用于響應(yīng)于預(yù)充電信號來產(chǎn)生內(nèi)部預(yù)充電信號，內(nèi)部預(yù)充電信號中的一個(gè)根據(jù)標(biāo)志信號的組合而被選擇性地使能。標(biāo)志信號發(fā)生電路適用于如果測試信號被使能，則響應(yīng)于讀取信號或?qū)懭胄盘杹懋a(chǎn)生標(biāo)志信號，標(biāo)志信號中的一個(gè)根據(jù)存儲體地址的組合而被選擇性地使能。內(nèi)部電路適用于包括多個(gè)存儲體，所述多個(gè)存儲體中的一個(gè)響應(yīng)于讀取信號或?qū)懭胄盘柾ㄟ^存儲體地址而被選中。另外，內(nèi)部電路適用于在選中存儲塊的讀取操作或?qū)懭氩僮髦箜憫?yīng)于內(nèi)部預(yù)充電信號來將選中存儲體預(yù)充電。

附圖說明

圖1是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的配置的框圖；

圖2是圖示包括在圖1的半導(dǎo)體系統(tǒng)中的預(yù)充電控制電路和標(biāo)志信號發(fā)生電路的配置的框圖；

圖3是圖示包括在圖2的預(yù)充電控制電路中的自動預(yù)充電信號發(fā)生單元的配置的框圖；

圖4是圖示包括在圖2的預(yù)充電控制電路中的延遲信號發(fā)生單元的配置的電路圖；

圖5是圖示包括在圖1的半導(dǎo)體系統(tǒng)中的標(biāo)志信號發(fā)生電路的配置的電路圖；

圖6是圖示根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)的操作的時(shí)序圖；以及

圖7是圖示采用圖1至圖6示出的半導(dǎo)體器件或半導(dǎo)體系統(tǒng)的電子系統(tǒng)的配置的框圖。

具體實(shí)施方式

下文將參照附圖描述本發(fā)明的各種實(shí)施例。然而，本文描述的實(shí)施例僅僅是出于說明的目的，而并非意圖限制本發(fā)明的范圍。各種實(shí)施例針對控制預(yù)充電操作的半導(dǎo)體器件和包括半導(dǎo)體器件的半導(dǎo)體系統(tǒng)。

參見圖1，根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)可以包括第一半導(dǎo)體器件1和第二半導(dǎo)體器件2。第二半導(dǎo)體器件2可以包括讀取/寫入控制電路10、測試信號發(fā)生電路20、存儲體地址發(fā)生電路30、預(yù)充電控制電路40、標(biāo)志信號發(fā)生電路50以及內(nèi)部電路60。半導(dǎo)體系統(tǒng)的內(nèi)部部件可以被配置成電路等。

第一半導(dǎo)體器件1可以輸出命令CMD<1:N>、測試地址TA、第一地址至第三地址ADD<1:3>以及預(yù)充電信號PCG。

讀取/寫入控制電路10可以將命令CMD<1:N>解碼以產(chǎn)生讀取信號RD和寫入信號WT。如果命令CMD<1:N>具有針對讀取操作的組合，則讀取/寫入控制電路10可以產(chǎn)生被使能的讀取信號RD。如果命令CMD<1:N>具有針對寫入操作的組合，則讀取/寫入控制電路10可以產(chǎn)生被使能的寫入信號WT。讀取/寫入控制電路10可以利用命令CMD<1:N>的一些位來產(chǎn)生在讀取操作期間被使能的讀取信號RD和在寫入操作期間被使能的寫入信號WT。命令CMD<1:N>可以經(jīng)由傳輸?shù)刂?、命令和?shù)據(jù)的至少一組的線來傳輸。此外，命令CMD<1:N>可以經(jīng)由一個(gè)線來連續(xù)傳輸。命令CMD<1:N>的位的數(shù)量可以根據(jù)各種實(shí)施例而設(shè)置為不同。

測試信號發(fā)生電路20可以響應(yīng)于測試地址TA來產(chǎn)生被使能的測試信號TM。測試地址TA可以被使能以在從半導(dǎo)體器件進(jìn)入讀取操作模式或?qū)懭氩僮髂Ｊ降臅r(shí)間點(diǎn)起的預(yù)定時(shí)段(section)之后進(jìn)入用于執(zhí)行預(yù)充電操作的自動預(yù)充電操作。測試地址TA可以經(jīng)由傳輸?shù)刂?、命令和?shù)據(jù)的至少一組的任何一個(gè)線來輸入。

存儲體地址發(fā)生電路30可以將第一地址至第三地址ADD<1:3>解碼以產(chǎn)生第一存儲體地址至第八存儲體地址BA<1:8>。在一個(gè)實(shí)施例中，第一地址至第三地址ADD<1:3>被設(shè)置為具有三個(gè)位。然而，在各種實(shí)施例中，可以將第一地址至第三地址ADD<1:3>的位的數(shù)量設(shè)置為少于或大于3。此外，第一地址至第三地址ADD<1:3>可以經(jīng)由傳輸?shù)刂?、命令和?shù)據(jù)的至少一組的線來傳輸。

在讀取操作或?qū)懭氩僮髦髨?zhí)行的自動預(yù)充電操作期間，預(yù)充電控制電路40可以接收讀取信號RD、寫入信號WT和測試信號TM以產(chǎn)生第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>，第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。預(yù)充電控制電路40可以產(chǎn)生第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>，第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>中的一個(gè)根據(jù)第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>而被選擇性地使能。預(yù)充電控制電路40可以響應(yīng)于預(yù)充電信號PCG來產(chǎn)生第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>，第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>中的一個(gè)根據(jù)第一標(biāo)志信號至第八標(biāo)志信號的組合而被選擇性地使能。

在自動預(yù)充電操作期間，標(biāo)志信號發(fā)生電路50可以響應(yīng)于讀取信號RD、寫入信號WT和測試信號TM來產(chǎn)生第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>，第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。

內(nèi)部電路60可以包括第一存儲體至第八存儲體(未示出)，第一存儲體至第八存儲體中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選中。內(nèi)部電路60可以響應(yīng)于讀取信號RD對第一存儲體至第八存儲體中的根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選中的一個(gè)存儲體執(zhí)行讀取操作。內(nèi)部電路60可以響應(yīng)于寫入信號WT對第一存儲體至第八存儲體中的根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選中的一個(gè)存儲體執(zhí)行寫入操作。內(nèi)部電路60可以對存儲體中的響應(yīng)于第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>而被選中的一個(gè)存儲體預(yù)充電。第一存儲體地址至第八存儲體地址BA<1:8>可以被設(shè)置為分別對應(yīng)于第一存儲體至第八存儲體。類似地，第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>也可以被設(shè)置為分別對應(yīng)于第一存儲體至第八存儲體。例如，如果第一存儲體地址BA<1>和第一內(nèi)部預(yù)充電信號IPCG<1>被使能，則第一存儲體可以被選中，且第一存儲體的讀取操作或?qū)懭氩僮骺梢耘c預(yù)充電操作一起執(zhí)行。

參見圖2，預(yù)充電控制電路40可以包括自動預(yù)充電信號發(fā)生單元41、延遲信號發(fā)生單元42和內(nèi)部預(yù)充電信號發(fā)生單元43。

在從讀取信號RD或?qū)懭胄盘朩T被輸入到自動預(yù)充電信號發(fā)生單元41的時(shí)間點(diǎn)起的預(yù)定時(shí)段之后，自動預(yù)充電信號發(fā)生單元41可以接收測試信號TM以產(chǎn)生第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>，第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。

延遲信號發(fā)生單元42可以響應(yīng)于測試信號TM和預(yù)充電信號PCG來產(chǎn)生第一延遲信號至第八延遲信號PCGD<1:8>，第一延遲信號至第八延遲信號PCGD<1:8>根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。

如果第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>被使能，則內(nèi)部預(yù)充電信號發(fā)生單元43可以產(chǎn)生被使能的第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>。如果第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>和第一延遲信號至第八延遲信號PCGD<1:8>被使能，則內(nèi)部預(yù)充電信號發(fā)生單元43可以產(chǎn)生被使能的第一內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<1:8>。

在自動預(yù)充電操作期間，標(biāo)志信號發(fā)生電路50可以響應(yīng)于讀取信號RD、寫入信號WT和測試信號TM來產(chǎn)生第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>，第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。稍后將參照圖5詳細(xì)描述標(biāo)志信號發(fā)生電路50的內(nèi)部配置。

參見圖3，自動預(yù)充電信號發(fā)生單元41可以包括第一移位寄存器411、第一邏輯單元412、第二移位寄存器413、第二邏輯單元414、第三移位寄存器415以及信號輸出單元416。

第一移位寄存器411可以將讀取信號RD、寫入信號WT、測試信號TM和第一存儲體地址至第八存儲體地址BA<1:8>延遲第一延遲時(shí)間，以產(chǎn)生第一讀取移位信號RS<1>、第一寫入移位信號WS<1>、第一測試移位信號TS<1>以及第一移位地址至第八移位地址SA<1:8>。第一延遲時(shí)間可以被設(shè)置成對應(yīng)于附加時(shí)延(AL)，即，在讀取操作或?qū)懭氩僮髌陂g從行地址被輸入到半導(dǎo)體器件的時(shí)刻起直至列地址被輸入到半導(dǎo)體器件的時(shí)刻的待機(jī)時(shí)間?？梢允褂眯械刂泛土械刂穪磉x擇存儲體中包括的多個(gè)存儲單元中的一個(gè)?？梢岳枚鄠€(gè)觸發(fā)器來實(shí)現(xiàn)第一移位寄存器411。

第一邏輯單元412可以響應(yīng)于第一測試移位信號TS<1>來反相地緩沖第一讀取移位信號RS<1>，以產(chǎn)生第二讀取移位信號RS<2>。第一邏輯單元412可以響應(yīng)于第一讀取移位信號RS<1>來緩沖第一移位地址至第八移位地址SA<1:8>，以產(chǎn)生第一預(yù)地址至第八預(yù)地址PAD<1:8>。

第二移位寄存器413可以將第一寫入移位信號WS<1>、第一測試移位信號TS<1>和第一移位地址至第八移位地址SA<1:8>延遲第二延遲時(shí)間，以產(chǎn)生第二寫入移位信號WS<2>、第二測試移位信號TS<2>和第一延遲地址至第八延遲地址SAD<1:8>。第二延遲時(shí)間可以被設(shè)置成對應(yīng)于CAS寫入時(shí)延(CWL)，即，從寫入命令被施加到半導(dǎo)體器件的時(shí)刻起直至與寫入命令相對應(yīng)的數(shù)據(jù)被輸入到半導(dǎo)體器件的時(shí)刻的待機(jī)時(shí)間?？梢岳枚鄠€(gè)觸發(fā)器來實(shí)現(xiàn)第二移位寄存器413。

第二邏輯單元414可以響應(yīng)于第二測試移位信號TS<2>來反相地緩沖第二寫入移位信號WS<2>，以產(chǎn)生第三寫入移位信號WS<3>。第二邏輯單元414可以輸出第一預(yù)地址至第八預(yù)地址PAD<1:8>作為第一內(nèi)部地址至第八內(nèi)部地址IAD<1:8>。第二邏輯單元414可以響應(yīng)于第二寫入移位信號WS<2>來緩沖第一延遲地址至第八延遲地址SAD<1:8>，以產(chǎn)生第一內(nèi)部地址至第八內(nèi)部地址IAD<1:8>。

第三移位寄存器415可以將第二讀取移位信號RS<2>和第三寫入移位信號WS<3>延遲第三延遲時(shí)間，以產(chǎn)生讀取脈沖信號RDP和寫入脈沖信號WTP。第三移位寄存器415可以響應(yīng)于第二讀取移位信號RS<2>將第一內(nèi)部地址至第八內(nèi)部地址IAD<1:8>延遲第三延遲時(shí)間，以產(chǎn)生第一讀取地址至第八讀取地址RAD<1:8>。第三移位寄存器415可以響應(yīng)于第三寫入移位信號WS<3>將第一內(nèi)部地址至第八內(nèi)部地址IAD<1:8>延遲第三延遲時(shí)間，以產(chǎn)生第一寫入地址至第八寫入地址WAD<1:8>。第三延遲時(shí)間可以被設(shè)置為讀取至預(yù)充電時(shí)間(tRTP)和寫入恢復(fù)時(shí)間(tWR)，讀取至預(yù)充電時(shí)間(tRTP)對應(yīng)于從輸入針對讀取操作的命令的時(shí)刻起直至施加預(yù)充電信號的時(shí)刻的待機(jī)時(shí)間，寫入恢復(fù)時(shí)間(tWR)對應(yīng)于從輸入針對寫入操作的命令的時(shí)刻起直至施加預(yù)充電信號的時(shí)刻的待機(jī)時(shí)間?？梢岳枚鄠€(gè)觸發(fā)器來實(shí)現(xiàn)第三移位寄存器415。

信號輸出單元416可以與讀取脈沖信號RDP同步地輸出第一讀取地址至第八讀取地址RAD<1:8>作為第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>。信號輸出單元416可以與寫入脈沖信號WTP同步地輸出第一寫入地址至第八寫入地址WAD<1:8>作為第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>。用于產(chǎn)生讀取脈沖信號RDP的讀取信號RD的延遲時(shí)間可以被設(shè)置為第一延遲時(shí)間和第三延遲時(shí)間的總和。用于產(chǎn)生寫入脈沖信號WTP的寫入信號WT的延遲時(shí)間可以被設(shè)置為第一延遲時(shí)間、第二延遲時(shí)間和第三延遲時(shí)間的總和。

參見圖4，延遲信號發(fā)生單元42可以包括驅(qū)動單元421和延遲信號輸出單元422。

驅(qū)動單元421可以響應(yīng)于測試信號TM和第一存儲體地址至第八存儲體地址BA<1:8>來反相地緩沖預(yù)充電信號PCG以產(chǎn)生第一反相預(yù)充電信號至第八反相預(yù)充電信號PCGB<1:8>。在圖4中，示出使用單個(gè)驅(qū)動單元的驅(qū)動單元421。然而，實(shí)際上驅(qū)動單元421可以被配置成包括分別對應(yīng)于第一存儲體地址至第八存儲體地址BA<1:8>的第一驅(qū)動單元至第八驅(qū)動單元。在這種情況下，第一驅(qū)動單元至第八驅(qū)動單元可以分別產(chǎn)生第一反相預(yù)充電信號至第八反相預(yù)充電信號PCGB<1:8>。圖4還示出接地電源電壓VSS和電源電壓VDD。

延遲信號輸出單元422可以響應(yīng)于第一反相預(yù)充電信號至第八反相預(yù)充電信號PCGB<1:8>來產(chǎn)生第一延遲信號至第八延遲信號PCGD<1:8>，第一延遲信號至第八延遲信號PCGD<1:8>中的一個(gè)被選擇性地使能。延遲信號輸出單元422可以響應(yīng)于在刷新操作期間被順序使能的第一刷新信號至第八刷新信號RE<1:8>來產(chǎn)生被順序使能的第一延遲信號至第八延遲信號PCGD<1:8>。在圖4中，示出使用單個(gè)輸出單元的延遲信號輸出單元422。然而，實(shí)際上延遲信號輸出單元422可以被配置成包括分別對應(yīng)于第一刷新信號至第八刷新信號RE<1:8>的第一延遲信號輸出單元至第八延遲信號輸出單元。在這種情況下，第一延遲信號輸出單元至第八延遲信號輸出單元可以分別產(chǎn)生第一延遲信號至第八延遲信號PCGD<1:8>。

參見圖5，標(biāo)志信號發(fā)生電路50可以包括設(shè)置信號發(fā)生單元51和標(biāo)志信號發(fā)生單元52。

設(shè)置信號發(fā)生單元51可以響應(yīng)于讀取信號RD、寫入信號WT和測試信號TM來產(chǎn)生第一設(shè)置信號至第八設(shè)置信號SET<1:8>，第一設(shè)置信號至第八設(shè)置信號SET<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。如果輸入到設(shè)置信號發(fā)生單元51的讀取信號RD或?qū)懭胄盘朩T具有邏輯高電平且輸入到設(shè)置信號發(fā)生單元51的測試信號TM具有邏輯高電平，則設(shè)置信號發(fā)生單元51可以產(chǎn)生第一設(shè)置信號至第八設(shè)置信號SET<1:8>，所述第一設(shè)置信號至第八設(shè)置信號SET<1:8>中的一個(gè)根據(jù)第一存儲體地址至第八存儲體地址BA<1:8>的組合而被選擇性地使能。在圖5中，示出使用單個(gè)設(shè)置信號發(fā)生單元的設(shè)置信號發(fā)生單元51。然而，實(shí)際上設(shè)置信號發(fā)生單元51可以被配置成包括分別對應(yīng)于第一存儲體地址至第八存儲體地址BA<1:8>的第一設(shè)置信號發(fā)生單元至第八設(shè)置信號發(fā)生單元。在這種情況下，第一設(shè)置信號發(fā)生單元至第八設(shè)置信號發(fā)生單元可以分別產(chǎn)生第一設(shè)置信號至第八設(shè)置信號SET<1:8>。

標(biāo)志信號發(fā)生單元52可以產(chǎn)生如果第一設(shè)置信號至第八設(shè)置信號SET<1:8>被使能則被使能且如果復(fù)位信號RST和第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>被禁用則被禁用的第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>。在圖5中，示出使用單個(gè)標(biāo)志信號發(fā)生單元的標(biāo)志信號發(fā)生單元52。然而，實(shí)際上標(biāo)志信號發(fā)生單元52可以被配置成包括分別對應(yīng)于第一自動預(yù)充電信號至第八自動預(yù)充電信號APCG<1:8>的第一標(biāo)志信號發(fā)生單元至第八標(biāo)志信號發(fā)生單元。在這種情況下，第一標(biāo)志信號發(fā)生單元至第八標(biāo)志信號發(fā)生單元可以分別產(chǎn)生第一標(biāo)志信號至第八標(biāo)志信號FLAG<1:8>。可以利用一般的SR鎖存器電路來實(shí)現(xiàn)標(biāo)志信號發(fā)生單元52。

下面將結(jié)合示例參照圖6描述具有前述配置的半導(dǎo)體系統(tǒng)的操作，在該示例中，在讀取操作和寫入操作之后的自動預(yù)充電操作中的第三存儲體的寫入操作期間，預(yù)充電信號被輸入到半導(dǎo)體器件。

在時(shí)間點(diǎn)T1處，第一半導(dǎo)體器件1可以輸出用于激活讀取操作的命令CMD<1:N>。

讀取/寫入控制電路10可以將命令CMD<1:N>解碼，以產(chǎn)生被使能為具有邏輯高電平的讀取信號RD。

內(nèi)部電路60可以響應(yīng)于讀取信號RD來執(zhí)行讀取操作。

在時(shí)間點(diǎn)T2處，第一半導(dǎo)體器件1可以輸出用于產(chǎn)生第三存儲體地址BA<3>的第一地址至第三地址ADD<1:3>。

存儲體地址發(fā)生電路30可以將第一地址至第三地址ADD<1:3>解碼，以產(chǎn)生具有邏輯高電平的第三存儲體地址BA<3>。

在時(shí)間點(diǎn)T3處，第一半導(dǎo)體器件1可以輸出用于激活寫入操作和自動預(yù)充電操作的命令CMD<1:N>和測試地址TA。

讀取/寫入控制電路10可以將命令CMD<1:N>解碼，以產(chǎn)生被使能為具有邏輯高電平的寫入信號WT。

測試信號發(fā)生電路20可以響應(yīng)于測試地址TA來產(chǎn)生被使能為具有邏輯高電平的測試信號TM。

內(nèi)部電路60可以在第三存儲體(未示出)的寫入操作之后接收寫入信號WT和第三存儲體地址BA<3>以執(zhí)行預(yù)充電操作。在第三存儲體(未示出)的寫入操作終止之后，可以執(zhí)行實(shí)施預(yù)充電操作的自動預(yù)充電操作。

在時(shí)間點(diǎn)T4處，標(biāo)志信號發(fā)生電路50的設(shè)置信號發(fā)生單元51可以響應(yīng)于在時(shí)間點(diǎn)T3處被產(chǎn)生為具有邏輯高電平的寫入信號WT、在時(shí)間點(diǎn)T3處被產(chǎn)生為具有邏輯高電平的測試信號TM以及具有邏輯高電平的第三存儲體地址BA<3>，來產(chǎn)生具有邏輯高電平的第三設(shè)置信號SET<3>。

在時(shí)間點(diǎn)T5處，標(biāo)志信號發(fā)生電路50的標(biāo)志信號發(fā)生單元52可以響應(yīng)于在時(shí)間點(diǎn)T4處被產(chǎn)生為具有邏輯高電平的第三設(shè)置信號SET<3>，來產(chǎn)生具有邏輯低電平的第三標(biāo)志信號FLAG<3>。

在時(shí)間點(diǎn)T6處，第一半導(dǎo)體器件1可以產(chǎn)生用于所有存儲體的預(yù)充電操作的預(yù)充電信號PCG和測試地址TA。

測試信號發(fā)生電路20可以響應(yīng)于測試地址TA來產(chǎn)生被使能為具有邏輯高電平的測試信號TM。

延遲信號發(fā)生單元42的驅(qū)動單元421響應(yīng)于具有邏輯高電平的測試信號TM、具有邏輯高電平的第三存儲體地址BA<3>以及具有邏輯高電平的預(yù)充電信號PCG，來產(chǎn)生具有邏輯低電平的第三反相預(yù)充電信號PCGB<3>。在這種情況下，第一反相預(yù)充電信號和第二反相預(yù)充電信號PCGB<1:2>以及第四反相預(yù)充電信號至第八反相預(yù)充電信號PCGB<4:8>可以產(chǎn)生為具有邏輯高電平。

在時(shí)間點(diǎn)T7處，延遲信號發(fā)生單元42的延遲信號輸出單元422可以響應(yīng)于具有邏輯低電平的第三反相預(yù)充電信號PCGB<3>來產(chǎn)生具有邏輯高電平的第三延遲信號PCGD<3>。在這種情況下，第一延遲信號和第二延遲信號PCGD<1:2>以及第四延遲信號至第八延遲信號PCGD<4:8>可以產(chǎn)生為具有邏輯高電平。

內(nèi)部預(yù)充電信號發(fā)生單元43可以接收具有邏輯高電平的第三延遲信號PCGD<3>和具有邏輯低電平的第三標(biāo)志信號FLAG<3>，以產(chǎn)生具有邏輯低電平的第三內(nèi)部預(yù)充電信號IPCG<3>。在這種情況下，第一內(nèi)部預(yù)充電信號和第二內(nèi)部預(yù)充電信號IPCG<1:2>以及第四內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<4:8>可以產(chǎn)生為具有邏輯高電平。

內(nèi)部電路60的第三存儲體可以接收具有邏輯低電平的第三內(nèi)部預(yù)充電信號IPCG<3>并且可以不執(zhí)行由預(yù)充電信號PCG執(zhí)行的預(yù)充電操作。更具體地，內(nèi)部電路60的第三存儲體可以在從寫入操作開始的時(shí)間點(diǎn)起的預(yù)定時(shí)段之后執(zhí)行自動預(yù)充電操作。

內(nèi)部電路60的第一存儲體和第二存儲體可以接收具有邏輯高電平的第一內(nèi)部預(yù)充電信號和第二內(nèi)部預(yù)充電信號IPCG<1:2>并且執(zhí)行預(yù)充電操作。內(nèi)部電路60的第四存儲體至第八存儲體可以接收第四內(nèi)部預(yù)充電信號至第八內(nèi)部預(yù)充電信號IPCG<4:8>并且執(zhí)行預(yù)充電操作。內(nèi)部電路60的第一存儲體和第二存儲體以及第四存儲體至第八存儲體可以根據(jù)預(yù)充電信號PCG來執(zhí)行預(yù)充電操作。

在時(shí)間點(diǎn)T8處，自動預(yù)充電信號發(fā)生單元41可以產(chǎn)生具有邏輯高電平的第三自動預(yù)充電信號APCG<3>。時(shí)間點(diǎn)T8可以是從寫入操作被執(zhí)行的時(shí)間點(diǎn)T3起流逝與第一延遲時(shí)間(附加時(shí)延：AL)、第二延遲時(shí)間(CAS寫入時(shí)延：CWL)和第三延遲時(shí)間(寫入恢復(fù)時(shí)間：tWR)的總和相對應(yīng)的待機(jī)時(shí)間的時(shí)間點(diǎn)。

在時(shí)間點(diǎn)T9處，標(biāo)志信號發(fā)生電路50可以響應(yīng)于在時(shí)間點(diǎn)T8處被產(chǎn)生為具有邏輯高電平的第三自動預(yù)充電信號APCG<3>，來產(chǎn)生具有邏輯高電平的第三標(biāo)志信號FLAG<3>。

隨后，如果第一半導(dǎo)體器件1輸出預(yù)充電信號PCG，則內(nèi)部電路60的第一存儲體至第八存儲體全部可以執(zhí)行預(yù)充電操作。

如上所述，根據(jù)一個(gè)實(shí)施例的半導(dǎo)體系統(tǒng)可以在選中存儲體的讀取操作或?qū)懭氩僮髦髨?zhí)行選中存儲體的自動預(yù)充電操作，以及可以響應(yīng)于從外部設(shè)備提供的預(yù)充電信號來執(zhí)行其余存儲體的自動預(yù)充電操作。此外，如果選中存儲體的讀取操作或?qū)懭氩僮髟谧x取操作或?qū)懭氩僮髦髨?zhí)行的自動預(yù)充電操作期間完成，則半導(dǎo)體系統(tǒng)可以響應(yīng)于從外部設(shè)備提供的預(yù)充電信號來將所有存儲體預(yù)充電。

參照圖1至圖6描述的第二半導(dǎo)體器件或半導(dǎo)體系統(tǒng)可以應(yīng)用于包括存儲系統(tǒng)、圖像系統(tǒng)、計(jì)算系統(tǒng)、移動系統(tǒng)等的電子系統(tǒng)。例如，如圖7所示，根據(jù)一個(gè)實(shí)施例的電子系統(tǒng)1000可以包括數(shù)據(jù)儲存單元1001、存儲器控制器1002、緩沖存儲器1003以及輸入/輸出(I/O)接口1004。

數(shù)據(jù)儲存單元1001可以根據(jù)從存儲器控制器1002產(chǎn)生的控制信號來儲存從存儲器控制器1002輸出的數(shù)據(jù)或者可以讀取并輸出儲存的數(shù)據(jù)到存儲器控制器1002。數(shù)據(jù)儲存單元1001可以包括圖1所示的第二半導(dǎo)體器件2。數(shù)據(jù)儲存單元1001可以包括即使在中斷電源時(shí)仍能保持它們儲存的數(shù)據(jù)的非易失性存儲器。非易失性存儲器可以是諸如NOR型快閃存儲器或NAND型快閃存儲器的快閃存儲器、相變隨機(jī)存取存儲器(PRAM)、電阻式隨機(jī)存取存儲器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲器(STTRAM)、磁性隨機(jī)存取存儲器(MRAM)等。

存儲器控制器1002可以經(jīng)由I/O接口1004接收從外部設(shè)備(例如，主機(jī)設(shè)備)輸出的命令，并且可以將從主機(jī)設(shè)備輸出的命令解碼，以控制用于將數(shù)據(jù)輸入到數(shù)據(jù)儲存單元1001或緩沖存儲器1003或者用于輸出儲存在數(shù)據(jù)儲存單元1001或緩沖存儲器1003中的數(shù)據(jù)的操作。存儲器控制器1002可以包括圖1所示的第一半導(dǎo)體器件1。盡管圖7用單個(gè)塊示出存儲器控制器1002，但是存儲器控制器1002可以包括用于由控制非易失性存儲器構(gòu)成的數(shù)據(jù)儲存單元1001的一個(gè)控制器以及用于控制由易失性存儲器構(gòu)成的緩沖存儲器1003的另一控制器。

緩沖存儲器1003可以暫時(shí)地儲存由存儲器控制器1002處理的數(shù)據(jù)。緩沖存儲器1003可以暫時(shí)地儲存從數(shù)據(jù)儲存單元1001輸出或要輸入到數(shù)據(jù)儲存單元1001的數(shù)據(jù)。緩沖存儲器1003可以根據(jù)控制信號來儲存從存儲器控制器1002輸出的數(shù)據(jù)。緩沖存儲器1003可以讀取并輸出儲存的數(shù)據(jù)到存儲器控制器1002。緩沖存儲器1003可以包括諸如動態(tài)隨機(jī)存取存儲器(DRAM)、移動DRAM或靜態(tài)隨機(jī)存取存儲器(SRAM)的易失性存儲器。

I/O接口1004可以將存儲器控制器1002物理地電耦接到外部設(shè)備(即，主機(jī))。因此，存儲器控制器1002可以經(jīng)由I/O接口1004接收從外部設(shè)備(即，主機(jī))提供的控制信號和數(shù)據(jù)，并且可以經(jīng)由I/O接口1004將從存儲器控制器1002產(chǎn)生的數(shù)據(jù)輸出到外部設(shè)備(即，主機(jī))。電子系統(tǒng)1000可以經(jīng)由I/O接口1004與主機(jī)通信。I/O接口1004可以包括諸如通用串行總線(USB)、多媒體卡(MMC)、外圍部件互聯(lián)-擴(kuò)展(PCI-E)、串行附接SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、增強(qiáng)型小型設(shè)備接口(ESDI)和電子集成驅(qū)動器(IDE)的各種接口協(xié)議中的任何一種。

電子系統(tǒng)1000可以用作主機(jī)的輔助儲存設(shè)備或外部儲存設(shè)備。電子系統(tǒng)1000可以包括固態(tài)硬盤(SSD)、USB存儲器、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(micro SD)卡、安全數(shù)據(jù)高容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式多媒體卡(eMMC)、緊湊型閃存(CF)卡等。