本發(fā)明涉及非易失性存儲(chǔ)器的安全存儲(chǔ)，具體涉及防止非易失性存儲(chǔ)器的數(shù)據(jù)恢復(fù)的一種迷惑方法，屬于信息安全技術(shù)領(lǐng)域。

背景技術(shù)：

隨著信息存儲(chǔ)技術(shù)的迅猛發(fā)展，固態(tài)存儲(chǔ)技術(shù)得到廣泛應(yīng)用。固態(tài)存儲(chǔ)器可以分為易失性存儲(chǔ)器和非易失性存儲(chǔ)器。與斷電即失數(shù)據(jù)的易失性存儲(chǔ)器相比，非易失性存儲(chǔ)器在電源暫時(shí)中斷或較長(zhǎng)時(shí)間處于斷電狀態(tài)時(shí)，仍然能夠保持其中的數(shù)據(jù)[1]。目前，以非易失性存儲(chǔ)器為核心的固態(tài)存儲(chǔ)技術(shù)廣泛應(yīng)用于計(jì)算機(jī)、汽車、移動(dòng)設(shè)備、通訊和醫(yī)療等方面。

然而任何一種存儲(chǔ)器都不是絕對(duì)安全的。非易失性存儲(chǔ)器的應(yīng)用是基于一種假設(shè)，即經(jīng)過擦除操作，存儲(chǔ)器中的信息不可恢復(fù)。但是，實(shí)際上并非如此，非易失性存儲(chǔ)器中仍存在數(shù)據(jù)殘留問題。非易失性存儲(chǔ)器是以電荷的形式存儲(chǔ)信息，在寫入操作時(shí)，將電荷存儲(chǔ)在浮柵中，在擦除操作時(shí)，讓電荷流出浮柵[2]。但是執(zhí)行擦除操作并不能將寫入操作中流入浮柵的電子完全擦干凈，仍然有部分電荷殘留在浮柵上，并表征在閾值電壓等器件參數(shù)上[3]。即使非易性存儲(chǔ)器中的數(shù)據(jù)全為邏輯“1”，攻擊者仍可以通過測(cè)量閾值電壓等器件參數(shù)的具體模擬量，通過分析閾值電壓和存儲(chǔ)數(shù)據(jù)的關(guān)系，恢復(fù)存儲(chǔ)器中的信息。

早在1996年，Peter Gutmann通過研究發(fā)現(xiàn)半導(dǎo)體存儲(chǔ)器中存在數(shù)據(jù)殘留問題[4]，并在2001年對(duì)非易失性存儲(chǔ)器EEPROM的存儲(chǔ)單元中的數(shù)據(jù)殘留現(xiàn)象進(jìn)行了進(jìn)一步研究，發(fā)現(xiàn)編程時(shí)間和單元條件等會(huì)影響存儲(chǔ)器件的閾值電壓[5]。非易失性存儲(chǔ)器中的數(shù)據(jù)殘留與很多因素有關(guān)，其中，利用Silvaco TCAD仿真驗(yàn)證，非易失性存儲(chǔ)單元經(jīng)過一次寫入操作，再經(jīng)過一次擦除操作，得到的閾值電壓隨擦除操作中的源電壓變化的情況，如圖1所示。由圖1可得，非易失性存儲(chǔ)器中的閾值電壓隨擦除操作中源電壓的增大而減小,源電壓每增大1伏，閾值電壓減小量大于1伏。

目前非易失性存儲(chǔ)器的制造工藝，工作電壓，其中包括擦除操作的源電壓，以及寫擦?xí)r間等器件工作參數(shù)由生產(chǎn)廠家確定后，就是固定不變的?；诖?，目前攻擊非易失性存儲(chǔ)器中數(shù)據(jù)的一種方式是在已知非易失性存儲(chǔ)器的制造工藝，工作電壓，其中包括擦除操作的源電壓，以及寫擦?xí)r間等器件工作參數(shù)的基礎(chǔ)上，模擬非易失性存儲(chǔ)器的工作過程，并與實(shí)際測(cè)量的非易失性存儲(chǔ)器的閾值電壓值做比對(duì)，從而恢復(fù)非易失性存儲(chǔ)器中的數(shù)據(jù)。

因此，本發(fā)明基于非易失性存儲(chǔ)器的工作過程，使擦除操作中的源電壓大小受控于控制電路，提出防止非易失性存儲(chǔ)器的數(shù)據(jù)恢復(fù)的一種迷惑方法，從而有效保護(hù)非易失性存儲(chǔ)器中的數(shù)據(jù)。

[參考文獻(xiàn)]

1.曾瑩，伍冬，孫磊等；先進(jìn)半導(dǎo)體存儲(chǔ)器——結(jié)構(gòu)、設(shè)計(jì)與應(yīng)用[M]，北京：電子工業(yè)出版社，2005，236-242。

2.劉寅，蘇昱，朱鈞；FLASH存儲(chǔ)單元結(jié)構(gòu)及功能研究[J]，清華大學(xué)學(xué)報(bào)(自然科學(xué)版),1999，39(S1)：91-94。

3.Skorobogatov S.Data remanence in flash memory devices[M].Cryptographic Hardware and Embedded Systems–CHES 2005.Springer Berlin Heidelberg,2005:339-353。

4.Gutmann P.Secure deletion of data from magnetic and solid-state memory[C].Proceedings of the Sixth USENIX Security SympoSium,San Jose,CA.1996,14。

5.Gutmann P.Data remanence in semiconductor devices[C].Proceedings of the 10th conference on USENIX Security SympoSium-Volume 10.USENIX Association,2001:4-4。

技術(shù)實(shí)現(xiàn)要素：

為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在通過使非易失性存儲(chǔ)器的擦除操作中的偏置電壓不固定，進(jìn)而使攻擊者更難采用模擬閾值電壓和存儲(chǔ)數(shù)據(jù)的對(duì)應(yīng)關(guān)系的方法來猜測(cè)存儲(chǔ)的數(shù)據(jù)，即有效地降低恢復(fù)數(shù)據(jù)的概率。本發(fā)明采用的技術(shù)方案是，用于防止非易失性存儲(chǔ)器數(shù)據(jù)恢復(fù)的迷惑裝置，包括高壓泵電路，分壓電阻R1，R2，一個(gè)單刀雙擲控制開關(guān)，控制電路，浮柵器件源端，以及一個(gè)接地端；高壓泵電路經(jīng)串接的分壓電阻R1、R2接地，高壓泵電路與分壓電阻R1連接點(diǎn)為1端，分壓電阻R1、R2之間連接點(diǎn)為2端；高壓泵電路輸出高壓大小為Verase，控制電路控制開關(guān)在擦除操作開始之前隨機(jī)連接1或2端，若控制電路控制開關(guān)連接1，Vsource＝Verase,若控制電路控制開關(guān)連接2，Vsource＝R2/(R1+R2)Verase。

用于防止非易失性存儲(chǔ)器數(shù)據(jù)恢復(fù)的迷惑方法，步驟是，高壓泵電路經(jīng)串接的分壓電阻R1、R2接地，高壓泵電路與分壓電阻R1連接點(diǎn)為1端，分壓電阻R1、R2之間連接點(diǎn)為2端；使非易失性存儲(chǔ)器的擦除操作中的源電壓存在兩種可能，在1個(gè)存儲(chǔ)單元中進(jìn)行3次以內(nèi)編程操作的所有可能編程序列，擦1表示擦除操作且擦除操作中的源電壓為Verase，存儲(chǔ)的數(shù)據(jù)為邏輯“1“；擦2表示擦除操作且擦除操作中的源電壓為R2/(R1+R2)Verase,存儲(chǔ)的數(shù)據(jù)為邏輯“1“；寫表示寫入操作，存儲(chǔ)的數(shù)據(jù)為邏輯“0“；進(jìn)行1次編程操作，其編程序列的位數(shù)為1位，其所有可能的編程序列個(gè)數(shù)為3個(gè)；進(jìn)行2次編程操作，其編程序列的位數(shù)為2位，其所有可能的編程序列個(gè)數(shù)為8個(gè)；進(jìn)行3次編程操作，其編程序列的位數(shù)為3位，其所有可能的編程序列個(gè)數(shù)為22個(gè)，如果設(shè)在1個(gè)存儲(chǔ)單元中進(jìn)行編程操作，編程次數(shù)為j，則第j次編程操作的編程序列位數(shù)為j位，

N_j＝2*N_j-1+2*N_j-2，j≥3 (2)

其中，N_j為第j次編程操作的所有可能編程序列個(gè)數(shù)，N_j-1為第i-1次編程操作的所有可能序列個(gè)數(shù)，N_j-2第i-2次編程操作的所有可能序列個(gè)數(shù)，公式(2)適用于j大于或等于3的情況。

本發(fā)明的特點(diǎn)及有益效果是：

非易失性存儲(chǔ)器中的數(shù)據(jù)殘留是潛在地危害信息安全的重大隱患。由于非易失性存儲(chǔ)器在寫擦過程中的器件參數(shù)固定不變，攻擊者在已知這些器件參數(shù)的基礎(chǔ)上，模擬非易性存儲(chǔ)器的工作過程，依據(jù)非易失性存儲(chǔ)器中表征數(shù)據(jù)殘留的器件參數(shù)，可以恢復(fù)非易失性存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)。本發(fā)明使非易失性存儲(chǔ)器的擦除操作中的源電壓存在兩種可能性，從擦除電壓的角度考慮，使編程序列大大增加，攻擊者測(cè)量的器件參數(shù)值的可能性大大增加，從而使攻擊者猜測(cè)出編程序列的恢復(fù)概率大大降低。

附圖說明：

圖1擦除操作中的源電壓對(duì)閾值電壓的影響。

圖2非易失性存儲(chǔ)單元示意圖。

圖3擦除操作中的源電壓固定時(shí)，在1個(gè)存儲(chǔ)單元中進(jìn)行3次以內(nèi)編程操作的所有可能編程序列。

圖4一種擦除操作中源端高壓可變的迷惑方法示意圖。

圖5擦除操作中的源電壓存在兩種可能時(shí)，在1個(gè)存儲(chǔ)單元中進(jìn)行3次以內(nèi)編程操作的所有可能編程序列。

具體實(shí)施方式

非易失性存儲(chǔ)器中存儲(chǔ)數(shù)據(jù)的基本結(jié)構(gòu)是浮柵單元，如圖2所示。非易失性存儲(chǔ)單元結(jié)構(gòu)中存儲(chǔ)電荷的是浮柵。浮柵位于控制柵和襯底之間，被絕緣層包圍，絕緣層的寬禁帶形成了一個(gè)勢(shì)壘，阻止了電子流入或流出浮柵。非易失性存儲(chǔ)單元的邏輯“0”和邏輯“1”狀態(tài)可依據(jù)浮柵上負(fù)電荷的多少加以區(qū)分，而浮柵上負(fù)電荷的多少由編程操作決定。編程操作分為寫入操作和擦除操作。寫入操作利用溝道熱電子注入效應(yīng)，使電子流入浮柵，浮柵上的負(fù)電荷增多，晶體管的閾值電壓V_th升高，高于讀操作時(shí)所加?xùn)旁措妷篤_GS，晶體管截止，數(shù)據(jù)存為邏輯“0”；擦除操作利用F-N隧穿效應(yīng)，源端加固定的高壓，控制柵接地，漏端懸空，使電子流出浮柵，浮柵上的負(fù)電荷減少，晶體管的閾值電壓V_th降低，低于讀操作時(shí)所加?xùn)旁措妷篤_GS，晶體管導(dǎo)通，數(shù)據(jù)存為邏輯“1”。

以1個(gè)存儲(chǔ)單元為例，如果第1次存儲(chǔ)的數(shù)據(jù)為邏輯“0“，第2次存儲(chǔ)的數(shù)據(jù)為邏輯”1“，基于0.18umFlash EEPROM工藝，利用Silvaco TCAD軟件仿真，對(duì)非易失性存儲(chǔ)單元，即浮柵晶體管，先進(jìn)行一次寫入操作，再進(jìn)行一次擦除操作，其中源電壓為12V，所得到的閾值電壓為2.68V。由于非易失性存儲(chǔ)器的制造工藝，工作電壓，其中包括擦除操作的源電壓，以及寫擦?xí)r間等器件工作參數(shù)固定不變，攻擊者可以檢測(cè)擦除操作中的源電壓大小為12V，并通過檢測(cè)閾值電壓為2.68V，猜測(cè)出原來存儲(chǔ)過的數(shù)據(jù)為“01”。

由非易失性存儲(chǔ)器NAND Flash的數(shù)據(jù)存儲(chǔ)特性，在進(jìn)行寫入操作之前，必須要擦除。如圖3所示，是非易失性存儲(chǔ)器的擦除操作中的源電壓固定時(shí)，在1個(gè)存儲(chǔ)單元中進(jìn)行3次以內(nèi)編程操作的所有可能編程序列，擦表示擦除操作，存儲(chǔ)的數(shù)據(jù)為邏輯“1“；寫表示寫入操作，存儲(chǔ)的數(shù)據(jù)為邏輯“0“。由圖可知，進(jìn)行1次編程操作，其編程序列的位數(shù)為1位，其所有可能的編程序列個(gè)數(shù)為2個(gè)；進(jìn)行2次編程操作，其編程序列的位數(shù)為2位，其所有可能的編程序列個(gè)數(shù)為3個(gè)；進(jìn)行3次編程操作，其編程序列的位數(shù)為3位，其所有可能的編程序列個(gè)數(shù)為5個(gè)。如果設(shè)在1個(gè)存儲(chǔ)單元中進(jìn)行編程操作，編程次數(shù)為i，則第i次編程操作的編程序列位數(shù)為i位，

N_i＝N_i-3+2*N_i-2，i≥4 (1)

其中，N_i為第i次編程操作的所有可能編程序列個(gè)數(shù)，N_i-3為第i-3次編程操作的所有可能序列個(gè)數(shù)，N_i-2第i-2次編程操作的所有可能序列個(gè)數(shù)，公式(1)適用于i大于或等于4的情況。

假設(shè)攻擊者已知1個(gè)非易失性存儲(chǔ)單元的編程次數(shù)i，由公式(1)可知所有可能編程序列個(gè)數(shù)為N_i，每一個(gè)編程序列對(duì)應(yīng)一個(gè)器件參數(shù)，攻擊者測(cè)量得到的所有可能器件參數(shù)值為N_i個(gè)，則攻擊者猜測(cè)出編程序列的恢復(fù)概率為1/N_i。

基于此，本發(fā)明提出一種擦除操作中源端高壓可變的迷惑方法，如圖4，該迷惑方法示意圖包括高壓泵電路，分壓電阻R1，R2，一個(gè)單刀雙擲控制開關(guān)，控制電路，浮柵器件源端，以及一個(gè)接地端。高壓泵電路輸出高壓大小為Verase，控制電路控制開關(guān)在擦除操作開始之前隨機(jī)連接1或2端，若控制電路控制開關(guān)連接1，Vsource＝Verase,若控制電路控制開關(guān)連接2，Vsource＝R2/(R1+R2)Verase。因此，非易失性存儲(chǔ)器的擦除操作中的源電壓存在兩種可能，即Verase或R2/(R1+R2)Verase。

如圖5所示，是非易失性存儲(chǔ)器的擦除操作中的源電壓存在兩種可能時(shí)，在1個(gè)存儲(chǔ)單元中進(jìn)行3次以內(nèi)編程操作的所有可能編程序列，擦1表示擦除操作且擦除操作中的源電壓為Verase，存儲(chǔ)的數(shù)據(jù)為邏輯“1“；擦2表示擦除操作且擦除操作中的源電壓為R2/(R1+R2)Verase,存儲(chǔ)的數(shù)據(jù)為邏輯“1“；寫表示寫入操作，存儲(chǔ)的數(shù)據(jù)為邏輯“0“。其中，擦1和擦2表示除擦除操作中的源電壓大小不同之外，擦除操作的其它工作參數(shù)，例如擦除時(shí)間等都相同。由圖可知，進(jìn)行1次編程操作，其編程序列的位數(shù)為1位，其所有可能的編程序列個(gè)數(shù)為3個(gè)；進(jìn)行2次編程操作，其編程序列的位數(shù)為2位，其所有可能的編程序列個(gè)數(shù)為8個(gè)；進(jìn)行3次編程操作，其編程序列的位數(shù)為3位，其所有可能的編程序列個(gè)數(shù)為22個(gè)。如果設(shè)在1個(gè)存儲(chǔ)單元中進(jìn)行編程操作，編程次數(shù)為j，則第j次編程操作的編程序列位數(shù)為j位，

N_j＝2*N_j-1+2*N_j-2，j≥3 (2)

其中，N_j為第j次編程操作的所有可能編程序列個(gè)數(shù)，N_j-1為第i-1次編程操作的所有可能序列個(gè)數(shù)，N_j-2第i-2次編程操作的所有可能序列個(gè)數(shù)，公式(2)適用于j大于或等于3的情況。

假設(shè)攻擊者已知1個(gè)非易失性存儲(chǔ)單元的編程次數(shù)j，由公式(2)可知所有可能編程序列個(gè)數(shù)為N_j，每一個(gè)編程序列對(duì)應(yīng)一個(gè)器件參數(shù)，攻擊者測(cè)量得到的所有可能器件參數(shù)值為N_j個(gè)，則攻擊者猜測(cè)出編程序列的恢復(fù)概率為1/N_j。

分析公式(1)和公式(2)，當(dāng)攻擊者已知1個(gè)非易失性存儲(chǔ)單元的編程次數(shù)的情況下，編程次數(shù)一定時(shí)，即i＝j(luò)，總存在N_i-3＜N_j-1,則總存在N_i-3＜2*N_j-1，并且總存在N_i-2＜N_j-2，即可推得總存在N_i＜N_j，1/N_i＞1/N_j。綜上所述，當(dāng)攻擊者已知1個(gè)非易失性存儲(chǔ)單元的編程次數(shù)的情況下，編程次數(shù)一定時(shí)，采用本發(fā)明提出的一種擦除操作中源端高壓可變的迷惑方法，使攻擊者猜測(cè)出編程序列的恢復(fù)概率大大降低。

本發(fā)明針對(duì)非易失性存儲(chǔ)器中的數(shù)據(jù)殘留現(xiàn)象，基于擦除操作中的源電壓固定不變，提出一種擦除操作中源端高壓可變的迷惑方法，該方法采用電阻分壓得到兩種電壓，并采用控制開關(guān)對(duì)電壓值進(jìn)行隨機(jī)選取，以達(dá)到迷惑效果，使攻擊者依據(jù)器件參數(shù)來恢復(fù)存儲(chǔ)器中數(shù)據(jù)的概率大大降低。