本申請(qǐng)要求2015年12月9日提交的第10-2015-0175457號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

本公開的實(shí)施例涉及一種半導(dǎo)體器件和包括其的半導(dǎo)體系統(tǒng)，該半導(dǎo)體器件通過激活字線來執(zhí)行刷新操作。

背景技術(shù)：

與靜態(tài)隨機(jī)存取存儲(chǔ)器件(SRAM)或快閃存儲(chǔ)器件相比，半導(dǎo)體器件之中的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)即使在維持該器件的電源時(shí)，隨著時(shí)間流逝也可能丟失儲(chǔ)存在存儲(chǔ)單元中的數(shù)據(jù)。為了防止儲(chǔ)存在DRAM單元中的數(shù)據(jù)丟失，DRAM器件可以具有用于以特定周期重寫來自外部系統(tǒng)的數(shù)據(jù)的操作，其被稱為“刷新操作”。通常，在保持時(shí)間期間進(jìn)行這種刷新操作，保持時(shí)間對(duì)具有區(qū)塊(mat)的存儲(chǔ)單元來說是固有的。可以通過將字線激活至少一次或更多次，以及感測(cè)/放大存儲(chǔ)單元的數(shù)據(jù)來進(jìn)行刷新操作。保持時(shí)間是數(shù)據(jù)被寫入在存儲(chǔ)單元中以后，在無刷新操作的情況下可以保持的時(shí)間。

刷新操作可以被分類為自動(dòng)刷新操作或自刷新操作。自動(dòng)刷新操作可以通過從控制DRAM器件的控制器輸出的刷新命令來執(zhí)行，而自刷新操作可以通過在DRAM器件內(nèi)部產(chǎn)生的自刷新信號(hào)來執(zhí)行。

附圖說明

圖1是圖示根據(jù)實(shí)施例的半導(dǎo)體系統(tǒng)的框圖。

圖2是圖示包括在圖1的半導(dǎo)體系統(tǒng)中的控制電路的電路圖。

圖3是圖示包括在圖1的半導(dǎo)體系統(tǒng)中的第一存儲(chǔ)部的框圖。

圖4是圖示包括在圖3的第一存儲(chǔ)部中的第一主字線驅(qū)動(dòng)器的電路圖。

圖5是圖示包括在圖3的第一存儲(chǔ)部中的第一驅(qū)動(dòng)信號(hào)發(fā)生器的電路圖。

圖6是圖示包括在圖3的第一存儲(chǔ)部中的第一子字線驅(qū)動(dòng)器的電路圖。

圖7是圖示根據(jù)實(shí)施例的半導(dǎo)體系統(tǒng)的操作的時(shí)序圖。

圖8、圖9和圖10是圖示根據(jù)實(shí)施例的半導(dǎo)體系統(tǒng)的操作的示意圖。

圖11是圖示包括圖1至圖10中所示的半導(dǎo)體器件或半導(dǎo)體系統(tǒng)的電子系統(tǒng)的配置的框圖。

具體實(shí)施方式

各種實(shí)施例針對(duì)一種半導(dǎo)體存儲(chǔ)器件和包括其的半導(dǎo)體系統(tǒng)。

根據(jù)實(shí)施例，半導(dǎo)體系統(tǒng)包括半導(dǎo)體器件。半導(dǎo)體器件根據(jù)命令/地址信號(hào)的組合來執(zhí)行激活操作，以儲(chǔ)存被選擇性地激活的區(qū)塊(mat)的位置信息。另外，半導(dǎo)體器件根據(jù)命令/地址信號(hào)的組合而執(zhí)行刷新操作，以響應(yīng)于區(qū)塊控制信號(hào)、根據(jù)儲(chǔ)存在半導(dǎo)體器件中的位置信息來選擇性地激活包括在存儲(chǔ)部中的區(qū)塊。

根據(jù)另一個(gè)實(shí)施例，一種半導(dǎo)體器件包括命令解碼器、地址解碼器、控制電路和內(nèi)部電路。命令解碼器對(duì)命令/地址信號(hào)解碼，以產(chǎn)生被使能來執(zhí)行激活操作的激活信號(hào)以及產(chǎn)生被使能來執(zhí)行刷新操作的自動(dòng)刷新信號(hào)和內(nèi)部刷新信號(hào)。地址解碼器對(duì)命令/地址信號(hào)解碼以產(chǎn)生行地址、列地址和內(nèi)部地址?？刂齐娐讽憫?yīng)于激活信號(hào)或內(nèi)部刷新信號(hào)而接收行地址和列地址，以將位置信息儲(chǔ)存在其中。另外，控制電路從位置信息產(chǎn)生區(qū)塊選擇信號(hào)。此外，控制電路響應(yīng)于自動(dòng)刷新信號(hào)和行地址來輸出列地址作為區(qū)塊選擇信號(hào)。內(nèi)部電路包括第一存儲(chǔ)部和第二存儲(chǔ)部，第一存儲(chǔ)部和第二存儲(chǔ)部中的一個(gè)響應(yīng)于區(qū)塊控制信號(hào)和區(qū)塊選擇信號(hào)而被選擇性地激活。

在下文中，將參照附圖描述本公開的各種實(shí)施例。然而，本文所描述的實(shí)施例僅出于說明的目的，而非意在限制本公開的范圍。

參照?qǐng)D1，根據(jù)實(shí)施例的半導(dǎo)體系統(tǒng)可以包括第一半導(dǎo)體器件1和第二半導(dǎo)體器件2。第二半導(dǎo)體器件2可以包括命令解碼器10、地址解碼器20、控制電路30和內(nèi)部電路40。

第一半導(dǎo)體器件1可以輸出第一命令和地址(命令/地址)信號(hào)至第N命令和地址信號(hào)CA<1:N>以及區(qū)塊控制信號(hào)MCTR。第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>可以經(jīng)由傳送地址、命令和數(shù)據(jù)中的至少一組的線來傳送。可選地，第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>可以經(jīng)由一條線來持續(xù)地傳送。第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的位的數(shù)量可以根據(jù)實(shí)施例而不同地設(shè)置。第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的數(shù)量“N”可以對(duì)應(yīng)于等于或大于2的自然數(shù)。

命令解碼器10可以對(duì)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>解碼，以產(chǎn)生激活信號(hào)RACT、自動(dòng)刷新信號(hào)AREF和內(nèi)部刷新信號(hào)IREF。根據(jù)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的組合，激活信號(hào)RACT可以被使能來執(zhí)行激活操作。根據(jù)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的組合，自動(dòng)刷新信號(hào)AREF可以被使能來執(zhí)行自動(dòng)刷新操作。根據(jù)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的組合，內(nèi)部刷新信號(hào)IREF可以被周期性地使能來執(zhí)行自刷新操作。

地址解碼器20可以對(duì)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>解碼，以產(chǎn)生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>。地址解碼器20可以對(duì)第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的一些位解碼，以產(chǎn)生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>。用于產(chǎn)生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的第一命令/地址信號(hào)至第N命令/地址信號(hào)CA<1:N>的位的數(shù)量可以根據(jù)實(shí)施例而設(shè)置為不同。第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的數(shù)量“M”可以對(duì)應(yīng)于等于或大于2的自然數(shù)。

在激活操作期間，控制電路30可以響應(yīng)于激活信號(hào)RACT或內(nèi)部刷新信號(hào)IREF來儲(chǔ)存關(guān)于由第一行地址和第二行地址RADD<1:2>以及第一列地址和第二列地址CADD<1:2>選中的字線的位置的信息。此外，在激活操作期間，控制電路30可以根據(jù)第一行地址和第二行地址RADD<1:2>以及第一列地址和第二列地址CADD<1:2>來產(chǎn)生第一區(qū)塊選擇信號(hào)至第四區(qū)塊選擇信號(hào)MS<1:4>。在自刷新操作期間，控制電路30可以使用儲(chǔ)存在其中的字線的位置信息來產(chǎn)生第一區(qū)塊選擇信號(hào)至第四區(qū)塊選擇信號(hào)MS<1:4>。在自動(dòng)刷新操作期間，控制電路30可以根據(jù)第一行地址和第二行地址RADD<1:2>和/或第一列地址和第二列地址CADD<1:2>來產(chǎn)生第一區(qū)塊選擇信號(hào)至第四區(qū)塊選擇信號(hào)MS<1:4>。

內(nèi)部電路40可以包括第一存儲(chǔ)部或第一存儲(chǔ)電路41以及第二存儲(chǔ)部或第二存儲(chǔ)電路42。第一存儲(chǔ)部41可以包括多個(gè)區(qū)塊，所述多個(gè)區(qū)塊中的一個(gè)區(qū)塊響應(yīng)于區(qū)塊控制信號(hào)MCTR以及第一區(qū)塊選擇信號(hào)和第二區(qū)塊選擇信號(hào)MS<1:2>而被選擇性地激活。第二存儲(chǔ)部42可以包括多個(gè)區(qū)塊，所述多個(gè)區(qū)塊中的一個(gè)區(qū)塊響應(yīng)于區(qū)塊控制信號(hào)MCTR以及第三區(qū)塊選擇信號(hào)和第四區(qū)塊選擇信號(hào)MS<3:4>而被選擇性地激活。

參照?qǐng)D2，控制電路30可以包括第一開關(guān)信號(hào)發(fā)生器31、第二開關(guān)信號(hào)發(fā)生器32、第一傳輸電路33、鎖存信號(hào)發(fā)生器34和第二傳輸電路35。

在激活操作期間，如果第一行地址RADD<1>產(chǎn)生，則第一開關(guān)信號(hào)發(fā)生器31可以產(chǎn)生被使能的第一開關(guān)信號(hào)SW<1>。第一開關(guān)信號(hào)發(fā)生器31可以對(duì)激活信號(hào)RACT和第一行地址RADD<1>執(zhí)行與運(yùn)算以產(chǎn)生第一開關(guān)信號(hào)SW<1>。如果激活信號(hào)RACT具有邏輯“高”電平并且第一行地址RADD<1>具有邏輯“高”電平，則第一開關(guān)信號(hào)發(fā)生器31可以產(chǎn)生被使能為具有邏輯“高”電平的第一開關(guān)信號(hào)SW<1>。

在激活操作期間，第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被禁止為具有邏輯“低”電平的第二開關(guān)信號(hào)SW<2>。在自刷新操作期間，如果第一行地址RADD<1>產(chǎn)生，則第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被使能為具有邏輯“高”電平的第二開關(guān)信號(hào)SW<2>。在自動(dòng)刷新操作期間，第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被禁止為具有邏輯“低”電平的第二開關(guān)信號(hào)SW<2>。第二開關(guān)信號(hào)發(fā)生器32可以對(duì)自動(dòng)刷新信號(hào)AREF、內(nèi)部刷新信號(hào)IREF和第一行地址RADD<1>執(zhí)行與運(yùn)算，以產(chǎn)生第二開關(guān)信號(hào)SW<2>。在激活操作期間，響應(yīng)于具有邏輯“高”電平的自動(dòng)刷新信號(hào)AREF以及具有邏輯“低”電平的內(nèi)部刷新信號(hào)IREF，第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被禁止為具有邏輯“低”電平的第二開關(guān)信號(hào)SW<2>。在自刷新操作期間，響應(yīng)于具有邏輯“高”電平的自動(dòng)刷新信號(hào)AREF、具有邏輯“高”電平的內(nèi)部刷新信號(hào)IREF以及具有邏輯“高”電平的第一行地址RADD<1>，第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被使能為具有邏輯“高”電平的第二開關(guān)信號(hào)SW<2>。在自動(dòng)刷新操作期間，響應(yīng)于具有邏輯“低”電平的自動(dòng)刷新信號(hào)AREF，第二開關(guān)信號(hào)發(fā)生器32可以產(chǎn)生被禁止為具有邏輯“低”電平的第二開關(guān)信號(hào)SW<2>。

第一傳輸電路33可以使用傳輸門T31來實(shí)現(xiàn)，以及如果第一開關(guān)信號(hào)SW<1>被使能為具有邏輯“高”電平，則第一傳輸電路33可以接收第一列地址CADD<1>以產(chǎn)生至節(jié)點(diǎn)ND31的第一傳輸信號(hào)TS<1>。當(dāng)?shù)谝婚_關(guān)信號(hào)SW<1>被使能為具有邏輯“高”電平時(shí)，第一傳輸電路33可以輸出第一列地址CADD<1>作為第一傳輸信號(hào)TS<1>。

鎖存信號(hào)發(fā)生器34可以包括初始化電路341和鎖存電路342。

初始化電路341可以使用耦接在節(jié)點(diǎn)ND31與接地電壓VSS端子之間的NMOS晶體管N31來實(shí)現(xiàn)。如果重置信號(hào)RST被使能為具有邏輯“高”電平，則初始化電路341可以將節(jié)點(diǎn)ND31驅(qū)動(dòng)至接地電壓VSS。在半導(dǎo)體系統(tǒng)開始操作的初始化操作期間，重置信號(hào)RST可以被使能為具有邏輯“高”電平。

鎖存電路342可以緩沖第一傳輸信號(hào)TS<1>，以產(chǎn)生和儲(chǔ)存第一鎖存信號(hào)LAT<1>，其中，第一列地址CADD<1>作為第一鎖存信號(hào)LAT<1>來儲(chǔ)存。

第二傳輸電路35可以包括傳輸門T32和T33。第二傳輸電路35可以通過傳輸門T32來輸出第一鎖存信號(hào)LAT<1>作為第一區(qū)塊選擇信號(hào)MS<1>，如果第二開關(guān)信號(hào)SW<2>被使能為具有邏輯“高”電平，則傳輸門T32導(dǎo)通。響應(yīng)于激活信號(hào)RACT和第一行地址RADD<1>，第二傳輸電路35可以通過傳輸門T33來輸出第一列地址CADD<1>作為第一區(qū)塊選擇信號(hào)MS<1>，其中，如果第二開關(guān)信號(hào)SW<2>被禁止為具有邏輯“低”電平，則第二傳輸門T33導(dǎo)通。

如上所述，圖2中所示的控制電路30可以被配置為產(chǎn)生第一區(qū)塊選擇信號(hào)MS<1>。即，圖2中所示的控制電路30可以實(shí)際上對(duì)應(yīng)于第一區(qū)塊選擇信號(hào)發(fā)生器或第一區(qū)塊選擇信號(hào)電路。雖然未在圖中示出，但是控制電路30還可以包括第二區(qū)塊選擇信號(hào)發(fā)生器或電路至第四區(qū)塊選擇信號(hào)發(fā)生器或電路，以用于產(chǎn)生第二區(qū)塊選擇信號(hào)至第四區(qū)塊選擇信號(hào)MS<2:4>。第二區(qū)塊選擇信號(hào)發(fā)生器至第四區(qū)塊選擇信號(hào)發(fā)生器還可以實(shí)現(xiàn)為具有與圖2中所示的控制電路30基本相同的配置。因此，在下文中，將省略用于產(chǎn)生第二區(qū)塊選擇信號(hào)至第四區(qū)塊選擇信號(hào)MS<2:4>的第二區(qū)塊選擇信號(hào)發(fā)生器至第四區(qū)塊選擇信號(hào)發(fā)生器的詳細(xì)描述。

參照?qǐng)D3，第一存儲(chǔ)部41可以包括第一主字線驅(qū)動(dòng)器410、第一區(qū)塊420、第一邏輯電路430和第二區(qū)塊440。

第一主字線驅(qū)動(dòng)器410可以根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的解碼組合來激活第一主字線MWL<1>。雖然圖3圖示了其中第一主字線驅(qū)動(dòng)器410激活單個(gè)主字線的示例，但是本公開不局限于此。例如，在一些實(shí)施例中，第一主字線驅(qū)動(dòng)器410可以被配置為根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的組合來激活多個(gè)主字線。

可連接至第一主字線MWL<1>的第一區(qū)塊420可以包括第一驅(qū)動(dòng)信號(hào)發(fā)生器421、第一子字線驅(qū)動(dòng)器422、第一存儲(chǔ)單元陣列423和第一感測(cè)放大器424。

第一驅(qū)動(dòng)信號(hào)發(fā)生器421可以接收第一區(qū)塊選擇信號(hào)MS<1>以產(chǎn)生第一驅(qū)動(dòng)信號(hào)和第二驅(qū)動(dòng)信號(hào)DS<1:2>，第一驅(qū)動(dòng)信號(hào)和第二驅(qū)動(dòng)信號(hào)DS<1:2>中的一個(gè)根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的組合而被選擇性地使能。雖然圖3圖示了其中第一驅(qū)動(dòng)信號(hào)發(fā)生器421被配置為選擇性地產(chǎn)生第一驅(qū)動(dòng)信號(hào)和第二驅(qū)動(dòng)信號(hào)DS<1:2>中的任意一個(gè)的示例，但是本公開不局限于此。例如，在一些實(shí)施例中，第一驅(qū)動(dòng)信號(hào)發(fā)生器421可以被配置為根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的組合來選擇性地產(chǎn)生三個(gè)或更多個(gè)驅(qū)動(dòng)信號(hào)中的任意一個(gè)。

如果第一主字線MWL<1>被激活，則第一子字線驅(qū)動(dòng)器422可以響應(yīng)于第一驅(qū)動(dòng)信號(hào)和第二驅(qū)動(dòng)信號(hào)DS<1:2>來選擇性地激活第一子字線和第二子字線SWL<1:2>中的一個(gè)。

第一存儲(chǔ)單元陣列423可以包括連接至第一子字線和第二子字線SW<1:2>的多個(gè)存儲(chǔ)單元。

第一感測(cè)放大器424可以響應(yīng)于第一區(qū)塊選擇信號(hào)MS<1>來感測(cè)和放大連接至第一子字線和第二子字線SW<1:2>的存儲(chǔ)單元的數(shù)據(jù)。根據(jù)圖3，為了容易和方便解釋，第一感測(cè)放大器424直接連接至第一子字線和第二子字線SW<1:2>。然而，第一感測(cè)放大器424實(shí)際上可以連接至與第一子字線和第二子字線SW<1:2>連接的多個(gè)存儲(chǔ)單元來感測(cè)和放大儲(chǔ)存在多個(gè)存儲(chǔ)單元中的數(shù)據(jù)。

第一邏輯電路430可以響應(yīng)于第一主字線MWL<1>的信號(hào)和區(qū)塊控制信號(hào)MCTR來激活第二主字線MWL<2>。如果第一主字線MWL<1>被激活為具有邏輯“低”電平并且區(qū)塊控制信號(hào)MCTR被禁止為具有邏輯“低”電平，則第一邏輯電路430可以激活第二主字線MWL<2>，使得第二主字線MWL<2>具有邏輯“低”電平。如果區(qū)塊控制信號(hào)MCTR被使能為具有邏輯“高”電平，則第一邏輯電路430可以去激活第二主字線MWL<2>。

可連接至第二主字線MWL<2>的第二區(qū)塊440可以包括第二驅(qū)動(dòng)信號(hào)發(fā)生器441、第二子字線驅(qū)動(dòng)器442、第二存儲(chǔ)單元陣列443和第二感測(cè)放大器444。

第二驅(qū)動(dòng)信號(hào)發(fā)生器441可以接收第二區(qū)塊選擇信號(hào)MS<2>以產(chǎn)生第三驅(qū)動(dòng)信號(hào)和第四驅(qū)動(dòng)信號(hào)DS<3:4>，第三驅(qū)動(dòng)信號(hào)和第四驅(qū)動(dòng)信號(hào)DS<3:4>中的一個(gè)根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的組合而被選擇性地使能。雖然圖3圖示了其中第二驅(qū)動(dòng)信號(hào)發(fā)生器441被配置為選擇性地產(chǎn)生第三驅(qū)動(dòng)信號(hào)和第四驅(qū)動(dòng)信號(hào)DS<3:4>中的任意一個(gè)的示例，但是本公開不局限于此。例如，在一些實(shí)施例中，第二驅(qū)動(dòng)信號(hào)發(fā)生器441可以被配置為根據(jù)第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的組合來選擇性地產(chǎn)生三個(gè)或更多個(gè)驅(qū)動(dòng)信號(hào)中的任意一個(gè)。

如果第二主字線MWL<2>被激活，則第二子字線驅(qū)動(dòng)器442可以響應(yīng)于第三驅(qū)動(dòng)信號(hào)和第四驅(qū)動(dòng)信號(hào)DS<3:4>來選擇性地激活第三子字線和第四子字線SWL<3:4>中的一個(gè)。

第二存儲(chǔ)單元陣列443可以包括連接至第三子字線和第四子字線SW<3:4>的多個(gè)存儲(chǔ)單元。

第二感測(cè)放大器444可以響應(yīng)于第二區(qū)塊選擇信號(hào)MS<2>來感測(cè)和放大連接至第三子字線和第四子字線SW<3:4>的存儲(chǔ)單元的數(shù)據(jù)。根據(jù)圖3，出于容易和方便解釋的目的，第二感測(cè)放大器444直接連接至第三子字線和第四子字線SW<3:4>。然而，第二感測(cè)放大器444實(shí)際上可以連接至與第三子字線和第四子字線SW<3:4>連接的多個(gè)存儲(chǔ)單元，以感測(cè)和放大儲(chǔ)存在多個(gè)存儲(chǔ)單元中的數(shù)據(jù)。

第二存儲(chǔ)部42可以具有與第一存儲(chǔ)部41基本相同的配置和操作。因此，在下文中，將省略第二存儲(chǔ)部42的詳細(xì)描述。

在下文中，將參照?qǐng)D4來更充分地描述第一主字線驅(qū)動(dòng)器410的操作。

如果半導(dǎo)體系統(tǒng)未處于激活操作和刷新操作，則第一主字線驅(qū)動(dòng)器410可以響應(yīng)于被使能的字線斷開信號(hào)WLOFF而將第一主字線MWL<1>驅(qū)動(dòng)至邏輯“高”電平。即，如果半導(dǎo)體系統(tǒng)未處于激活操作和刷新操作，則第一主字線驅(qū)動(dòng)器410可以去激活第一主字線MWL<1>。在激活操作和刷新操作以外的掉電模式和上電模式中，字線斷開信號(hào)WLOFF可以被設(shè)置為被使能為具有邏輯“高”電平。另外，圖4中所示的高電壓VPP可以是比被供應(yīng)至圖1的半導(dǎo)體器件1和2的電源電壓高的泵電壓，而圖4中所示的低電壓VBB可以是比被供應(yīng)至圖1的半導(dǎo)體器件1和2的接地電壓VSS低的泵電壓。

如果在激活操作和刷新操作期間，第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的內(nèi)部地址IADD<K>和IADD<K+1>產(chǎn)生以激活第一主字線MWL<1>，則第一主字線驅(qū)動(dòng)器410可以將第一主字線MWL<1>驅(qū)動(dòng)至邏輯“低”電平。即，如果用于激活第一主字線MWL<1>的內(nèi)部地址IADD<K>和IADD<K+1>在激活操作和刷新操作期間產(chǎn)生，則第一主字線驅(qū)動(dòng)器410可以激活第一主字線MWL<1>。用于激活第一主字線MWL<1>的內(nèi)部地址IADD<K>和IADD<K+1>的位數(shù)“K”可以被設(shè)置為比第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的自然數(shù)“M”小的自然數(shù)，以及內(nèi)部地址IADD<K>和IADD<K+1>可以被設(shè)置為第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的一位或更多位。

在下文中，將參照?qǐng)D5更充分地描述第一驅(qū)動(dòng)信號(hào)發(fā)生器421的操作。

第一驅(qū)動(dòng)信號(hào)發(fā)生器421可以包括與門AD41和與門AD42。

如果第一區(qū)塊選擇信號(hào)MS<1>被使能為具有邏輯“高”電平并且第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的內(nèi)部地址IADD<J>產(chǎn)生以激活第一子字線SWL<1>，則與門AD41可以產(chǎn)生被使能為具有邏輯“高”電平的第一驅(qū)動(dòng)信號(hào)DS<1>。用于產(chǎn)生第一驅(qū)動(dòng)信號(hào)DS<1>的內(nèi)部地址IADD<J>的位數(shù)“J”可以被設(shè)置為比第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的自然數(shù)“M”小的自然數(shù)，以及內(nèi)部地址IADD<J>可以被設(shè)置為第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的一位或更多位。

如果第一區(qū)塊選擇信號(hào)MS<1>被使能為具有邏輯“高”電平并且第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的內(nèi)部地址IADD<J+1>產(chǎn)生以激活第二子字線SWL<2>，則與門AD42可以產(chǎn)生被使能為具有邏輯“高”電平的第二驅(qū)動(dòng)信號(hào)DS<2>。用于產(chǎn)生第二驅(qū)動(dòng)信號(hào)DS<2>的內(nèi)部地址IADD<J+1>的位數(shù)“J+1”可以被設(shè)置為比第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>的自然數(shù)“M”小的自然數(shù)，以及內(nèi)部地址IADD<J+1>可以被設(shè)置為第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>之中的一位或更多位。

參照?qǐng)D6，第一子字線驅(qū)動(dòng)器422可以包括選擇信號(hào)發(fā)生器4221和驅(qū)動(dòng)器4222。

如果字線斷開信號(hào)WLOFF被使能為具有邏輯“高”電平，則選擇信號(hào)發(fā)生器4221可以將第一選擇信號(hào)FX<1>驅(qū)動(dòng)至低電壓VBB，并且可以將第一反相選擇信號(hào)FXB<1>驅(qū)動(dòng)至邏輯“高”電平。

如果第一驅(qū)動(dòng)信號(hào)DS<1>被使能為具有邏輯“高”電平，則選擇信號(hào)發(fā)生器4221可以將第一選擇信號(hào)FX<1>驅(qū)動(dòng)至高電壓VPP，并且可以將第一反相選擇信號(hào)FXB<1>驅(qū)動(dòng)至邏輯“低”電平。

如果第一反相選擇信號(hào)FXB<1>被產(chǎn)生為具有邏輯“高”電平，則驅(qū)動(dòng)器4222可以將第一子字線SWL<1>驅(qū)動(dòng)至低電壓VBB。即，如果第一反相選擇信號(hào)FXB<1>被產(chǎn)生為具有邏輯“高”電平，則驅(qū)動(dòng)器4222可以去激活第一子字線SWL<1>。

如果第一選擇信號(hào)FX<1>被產(chǎn)生為具有高電壓VPP并且第一主字線MWL<1>被激活為具有邏輯“低”電平，則驅(qū)動(dòng)器4222可以將第一子字線SWL<1>驅(qū)動(dòng)至高電壓VPP。即，如果第一選擇信號(hào)FX<1>被產(chǎn)生為具有高電壓VPP并且第一主字線MWL<1>被激活為具有邏輯“低”電平，則驅(qū)動(dòng)器4222可以激活第一子字線SWL<1>。

如果第一主字線MWL<1>被去激活為具有邏輯“高”電平，則驅(qū)動(dòng)器4222可以將第一子字線SWL<1>驅(qū)動(dòng)至低電壓VBB。即，如果第一主字線MWL<1>被去激活為具有邏輯“高”電平，則驅(qū)動(dòng)器4222可以去激活第一子字線SWL<1>。

在下文中，連同其中在第一存儲(chǔ)部41的第一區(qū)塊420被激活之后，第一存儲(chǔ)部41的第二區(qū)塊440被激活的示例，將參照?qǐng)D7描述具有前述配置的半導(dǎo)體系統(tǒng)的操作。

首先，在下文中將描述從時(shí)間點(diǎn)“T1”至?xí)r間點(diǎn)“T2”的用于激活第一存儲(chǔ)部41的第一區(qū)塊420的操作。

在時(shí)間點(diǎn)“T1”處，控制電路30可以接收具有邏輯“高”電平的第一行地址RADD<1>、具有邏輯“低”電平的第二行地址RADD<2>、具有邏輯“高”電平的第一列地址CADD<1>、以及具有邏輯“低”電平的第二列地址CADD<2>，以產(chǎn)生具有邏輯“高”電平的第一區(qū)塊選擇信號(hào)MS<1>以及具有邏輯“低”電平的第二區(qū)塊選擇信號(hào)MS<2>。在這種情況下，第三區(qū)塊選擇信號(hào)和第四區(qū)塊選擇信號(hào)MS<3:4>可以產(chǎn)生為具有邏輯“低”電平。

第一主字線驅(qū)動(dòng)器410可以響應(yīng)于第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>而將第一主字線MWL<1>驅(qū)動(dòng)至邏輯“低”電平。即，第一主字線驅(qū)動(dòng)器410可以激活第一主字線MWL<1>。

響應(yīng)于具有邏輯“高”電平的第一區(qū)塊選擇信號(hào)MS<1>以及第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>，第一驅(qū)動(dòng)信號(hào)發(fā)生器421可以產(chǎn)生具有邏輯“高”電平的第一驅(qū)動(dòng)信號(hào)DS<1>和具有邏輯“低”電平的第二驅(qū)動(dòng)信號(hào)DS<2>。

響應(yīng)于具有邏輯“低”電平的第一主字線MWL<1>和具有邏輯“高”電平的第一驅(qū)動(dòng)信號(hào)DS<1>，第一子字線驅(qū)動(dòng)器422可以將第一子字線SWL<1>驅(qū)動(dòng)至邏輯“高”電平，以及可以將第二子字線SWL<2>驅(qū)動(dòng)至邏輯“低”電平。即，第一子字線驅(qū)動(dòng)器422可以激活第一子字線SWL<1>。

第一感測(cè)放大器424可以感測(cè)和放大連接至第一子字線SWL<1>的存儲(chǔ)單元的數(shù)據(jù)。圖7中所示的數(shù)據(jù)DATA<1>對(duì)應(yīng)于儲(chǔ)存在存儲(chǔ)單元中的數(shù)據(jù)。

接下來，在下文中，將描述從時(shí)間點(diǎn)“T3”至?xí)r間點(diǎn)“T4”的用于激活第一存儲(chǔ)部41的第二區(qū)塊440的操作。

在時(shí)間點(diǎn)“T3”處，控制電路30可以接收具有邏輯“高”電平的第一行地址RADD<1>、具有邏輯“低”電平的第二行地址RADD<2>、具有邏輯“低”電平的第一列地址CADD<1>、以及具有邏輯“高”電平的第二列地址CADD<2>，以產(chǎn)生具有邏輯“低”電平的第一區(qū)塊選擇信號(hào)MS<1>以及具有邏輯“高”電平的第二區(qū)塊選擇信號(hào)MS<2>。在這種情況下，第三區(qū)塊選擇信號(hào)和第四區(qū)塊選擇信號(hào)MS<3:4>可以產(chǎn)生為具有邏輯“低”電平。

第一主字線驅(qū)動(dòng)器410可以響應(yīng)于第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>而將第一主字線MWL<1>驅(qū)動(dòng)至邏輯“低”電平。即，第一主字線驅(qū)動(dòng)器410可以激活第一主字線MWL<1>。

響應(yīng)于具有邏輯“高”電平的第二區(qū)塊選擇信號(hào)MS<2>以及第一內(nèi)部地址至第M內(nèi)部地址IADD<1:M>，第一驅(qū)動(dòng)信號(hào)發(fā)生器421可以產(chǎn)生具有邏輯“低”電平的第一驅(qū)動(dòng)信號(hào)DS<1>和具有邏輯“高”電平的第二驅(qū)動(dòng)信號(hào)DS<2>。

響應(yīng)于具有邏輯“低”電平的第一主字線MWL<1>和具有邏輯“高”電平的第一驅(qū)動(dòng)信號(hào)DS<1>，第一子字線驅(qū)動(dòng)器422可以將第一子字線SWL<1>驅(qū)動(dòng)至邏輯“低”電平，以及可以將第二子字線SWL<2>驅(qū)動(dòng)至邏輯“高”電平。即，第一子字線驅(qū)動(dòng)器422可以激活第二子字線SWL<2>。

第一感測(cè)放大器424可以感測(cè)和放大連接至第二子字線SWL<2>的存儲(chǔ)單元的數(shù)據(jù)。

在下文中，連同其中在激活操作之后執(zhí)行自刷新操作的示例，將參照?qǐng)D8、圖9和圖10來描述具有前述配置的半導(dǎo)體系統(tǒng)的操作。

參照?qǐng)D8，在激活操作期間，如果第一行地址RADD<1>、第二行地址RADD<2>、第一列地址CADD<1>和第二列地址CADD<2>分別產(chǎn)生為具有邏輯“低”電平、邏輯“高”電平、邏輯“低”電平和邏輯“高”電平，則第一鎖存信號(hào)至第三鎖存信號(hào)LAT<1:3>可以產(chǎn)生為具有邏輯“低”電平，而第四鎖存信號(hào)LAT<4>可以產(chǎn)生為具有邏輯“高”電平。另外，第一鎖存信號(hào)至第四鎖存信號(hào)LAT<1:4>可以被儲(chǔ)存在半導(dǎo)體系統(tǒng)的控制電路30中。

即，第二存儲(chǔ)部42的第四區(qū)塊(未示出)可以被激活來執(zhí)行激活操作。

第一鎖存信號(hào)至第四鎖存信號(hào)LAT<1:4>可以包括關(guān)于被單獨(dú)激活的區(qū)塊的位置的儲(chǔ)存信息，以及具有邏輯“高”電平的第四鎖存信號(hào)LAT<4>的產(chǎn)生可以意味著：第二存儲(chǔ)部42的第四區(qū)塊(未示出)被激活。在這種情況下，具有邏輯“低”電平的第一鎖存信號(hào)至第三鎖存信號(hào)LAT<1:3>的產(chǎn)生可以意味著：第一存儲(chǔ)部41的第一區(qū)塊420和第二區(qū)塊440以及第二存儲(chǔ)部42的第三區(qū)塊(未示出)未被激活。

參照?qǐng)D9，在激活操作期間，如果第一行地址RADD<1>、第二行地址RADD<2>、第一列地址CADD<1>和第二列地址CADD<2>分別產(chǎn)生為具有邏輯“低”電平、邏輯“高”電平、邏輯“高”電平和邏輯“低”電平，則第一鎖存信號(hào)和第二鎖存信號(hào)LAT<1:2>可以產(chǎn)生為具有邏輯“低”電平，而第三鎖存信號(hào)和第四鎖存信號(hào)LAT<3:4>可以產(chǎn)生為具有邏輯“高”電平。另外，第一鎖存信號(hào)至第四鎖存信號(hào)LAT<1:4>可以被儲(chǔ)存在半導(dǎo)體系統(tǒng)的控制電路30中。

即，第二存儲(chǔ)部42的第三區(qū)塊(未示出)可以被激活來執(zhí)行激活操作。

具有邏輯“低”電平的第一鎖存信號(hào)和第二鎖存信號(hào)LAT<1:2>的產(chǎn)生可以意味著：第一存儲(chǔ)部41的第一區(qū)塊420和第二區(qū)塊440被去激活。另外，具有邏輯“高”電平的第四鎖存信號(hào)LAT<4>的產(chǎn)生可以意味著：第四鎖存信號(hào)LAT<4>被儲(chǔ)存和產(chǎn)生，如參照?qǐng)D8所描述的。

在下文中，將參照?qǐng)D10來描述在激活操作之后執(zhí)行的自刷新操作。

首先，如果在自刷新操作期間，第一行地址RADD<1>產(chǎn)生為具有邏輯“高”電平以及第一列地址和第二列地址CADD<1:2>順序產(chǎn)生為具有邏輯“高”電平，則第一存儲(chǔ)部41的第一區(qū)塊420和第二區(qū)塊440(基于區(qū)塊420和區(qū)塊440的位置信息而未被選中)可以被去激活而不執(zhí)行刷新操作，因?yàn)榫哂羞壿嫛暗汀彪娖降牡谝绘i存信號(hào)和第二鎖存信號(hào)LAT<1:2>被儲(chǔ)存。

接下來，如果在自刷新操作期間，第二行地址RADD<2>產(chǎn)生為具有邏輯“高”電平以及第一列地址和第二列地址CADD<1:2>順序產(chǎn)生為具有邏輯“高”電平，則第二存儲(chǔ)部42的第三區(qū)塊和第四區(qū)塊(未示出)可以被激活并且執(zhí)行刷新操作，因?yàn)榫哂羞壿嫛案摺彪娖降牡谌i存信號(hào)和第四鎖存信號(hào)LAT<3:4>被儲(chǔ)存。

如上所述，根據(jù)實(shí)施例的半導(dǎo)體系統(tǒng)可以在激活模式中，儲(chǔ)存被激活字線的位置信息，以及可以在刷新模式中，根據(jù)字線的位置信息來執(zhí)行僅與被激活字線有關(guān)的刷新操作。因此，可以降低半導(dǎo)體系統(tǒng)的功耗。

參照?qǐng)D1至圖10所描述的半導(dǎo)體系統(tǒng)或第二半導(dǎo)體器件可以被應(yīng)用至包括存儲(chǔ)系統(tǒng)、圖形系統(tǒng)、計(jì)算系統(tǒng)、移動(dòng)系統(tǒng)等的電子系統(tǒng)。例如，如圖11中所示，根據(jù)實(shí)施例的電子系統(tǒng)1000可以包括數(shù)據(jù)儲(chǔ)存單元1001、存儲(chǔ)器控制器1002、緩沖存儲(chǔ)器1003和I/O接口1004。

根據(jù)從存儲(chǔ)器控制器1002產(chǎn)生的控制信號(hào)，數(shù)據(jù)儲(chǔ)存單元1001可以儲(chǔ)存從存儲(chǔ)器控制器1002輸出的數(shù)據(jù)，或者可以讀取儲(chǔ)存的數(shù)據(jù)并將其輸出至存儲(chǔ)器控制器1002。數(shù)據(jù)儲(chǔ)存單元1001可以包括圖1中所示的第二半導(dǎo)體器件2。數(shù)據(jù)儲(chǔ)存單元1001還可以包括即使在其電源中斷時(shí)也能保持儲(chǔ)存的數(shù)據(jù)的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器可以是諸如或非型快閃存儲(chǔ)器或與非型快閃存儲(chǔ)器的快閃存儲(chǔ)器、相變隨機(jī)存取存儲(chǔ)器(PRAM)、電阻式隨機(jī)存取存儲(chǔ)器(RRAM)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(STTRAM)、磁性隨機(jī)存取存儲(chǔ)器(MRAM)等。

存儲(chǔ)器控制器1002可以經(jīng)由I/O接口1004接收從外部設(shè)備(例如，主機(jī)設(shè)備)輸出的命令，以及可以對(duì)從主機(jī)設(shè)備輸出的命令解碼來控制用于將數(shù)據(jù)輸入至數(shù)據(jù)儲(chǔ)存單元1001或緩沖存儲(chǔ)器1003的操作，或者控制用于輸出儲(chǔ)存在數(shù)據(jù)儲(chǔ)存單元1001或緩沖存儲(chǔ)器1003中的數(shù)據(jù)的操作。存儲(chǔ)器控制器1002可以包括圖1中所示的第一半導(dǎo)體器件1。雖然圖11圖示了作為單個(gè)塊的存儲(chǔ)器控制器，但是存儲(chǔ)器控制器1002可以包括用于控制包括非易失性存儲(chǔ)器的數(shù)據(jù)儲(chǔ)存單元1001的一個(gè)控制器以及用于控制包括易失性存儲(chǔ)器的緩沖存儲(chǔ)器1003的另一個(gè)控制器。

緩沖存儲(chǔ)器1003可以暫時(shí)地儲(chǔ)存由存儲(chǔ)器控制器1002處理的數(shù)據(jù)。即，緩沖存儲(chǔ)器1003可以暫時(shí)地儲(chǔ)存從數(shù)據(jù)儲(chǔ)存單元1001輸出的數(shù)據(jù)或被輸入至數(shù)據(jù)儲(chǔ)存單元1001的數(shù)據(jù)。緩沖存儲(chǔ)器1003可以根據(jù)控制信號(hào)來儲(chǔ)存從存儲(chǔ)器控制器1002輸出的數(shù)據(jù)。緩沖存儲(chǔ)器1003可以讀取儲(chǔ)存的數(shù)據(jù)并將其輸出至存儲(chǔ)器控制器1002。緩沖存儲(chǔ)器1003可以包括諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、移動(dòng)DRAM或靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的易失性存儲(chǔ)器。

I/O接口1004可以將存儲(chǔ)器控制器1002物理連接及電連接至外部設(shè)備(即，主機(jī))。因此，存儲(chǔ)器控制器1002可以經(jīng)由I/O接口1004接收從外部設(shè)備(即，主機(jī))供應(yīng)的控制信號(hào)和數(shù)據(jù)，以及可以經(jīng)由I/O接口1004將從存儲(chǔ)器控制器1002產(chǎn)生的數(shù)據(jù)輸出至外部設(shè)備(即，主機(jī))。即，電子系統(tǒng)1000可以經(jīng)由I/O接口1004與主機(jī)通信。I/O接口1004可以包括諸如通用串行總線(USB)、多媒體卡(MMC)、外圍組件互連快速(PCI-E)、串行連接SCSI(SAS)、串行AT附件(SATA)、并行AT附件(PATA)、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)、增強(qiáng)小型設(shè)備接口(ESDI)和集成驅(qū)動(dòng)電路(IDE)的各種接口協(xié)議中的任意一種。

電子系統(tǒng)1000可以用作主機(jī)的輔助儲(chǔ)存設(shè)備或外部?jī)?chǔ)存設(shè)備。電子系統(tǒng)1000可以包括固態(tài)盤(SSD)、USB存儲(chǔ)器、安全數(shù)字(SD)卡、迷你安全數(shù)字(mSD)卡、微型安全數(shù)字(微型SD)卡、安全數(shù)字大容量(SDHC)卡、記憶棒卡、智能媒體(SM)卡、多媒體卡(MMC)、嵌入式多媒體卡(eMMC)、緊湊型閃存(CF)卡等。