專利名稱：具有雙寫入驅(qū)動器的相變存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及相變存儲器(PCM)，并且更具體地涉及具有雙寫入驅(qū)動器的PCM。
背景技術(shù)：
傳統(tǒng)的相變存儲器(PCM)裝置使用諸如硫族化物的相變材料來存儲數(shù)據(jù)，該材料能夠穩(wěn)定地在非晶相和晶相之間轉(zhuǎn)變。非晶相和晶相(或狀態(tài))顯示出不同的電阻值，該不同的電阻值用于區(qū)分在存儲裝置中的存儲器單元的不同邏輯狀態(tài)。具體地說，非晶相顯示較高的電阻，而晶相顯示較低的電阻。至少一種相變存儲裝置——PRAM——使用非晶態(tài)來表示邏輯“ I ”，并且使用晶態(tài)來表示邏輯“O”。在PRMA裝置中，晶態(tài)被稱為“置位狀態(tài)”，而非晶態(tài)被稱為“復(fù)位狀態(tài)”。因此，在PRAM中的存儲器單元通過將在存儲器單元中的相變材料設(shè)置為晶態(tài)來存儲邏輯“0”，并且存儲器單元通過將相變材料設(shè)置為非晶態(tài)來存儲邏輯“I”。在PRAM中的相變材料通過下述方式來被轉(zhuǎn)換為非晶態(tài)將該材料加熱到大于預(yù)定熔化溫度的第一溫度，然后迅速地冷卻該材料。相變材料通過下述方式被轉(zhuǎn)換為晶態(tài)在低于熔化溫度但是大于結(jié)晶溫度的第二溫度下將該材料加熱持續(xù)的時間段。因此，通過使用如上所述的加熱和冷卻將在PRAM的存儲器單元中的相變材料在非晶態(tài)和晶態(tài)之間轉(zhuǎn)換，來將數(shù)據(jù)編程到在PRAM中的存儲器單元。在PRAM中的相變材料通常包括包含鍺(Ge)、銻(Sb)和碲(Te)的化合物，S卩，“GST”化合物。GST化合物非常適合于PRAM，因為它可以通過加熱和冷卻在非晶態(tài)和晶態(tài)之間迅速轉(zhuǎn)換。除了 GST化合物之外，或作為對于GST化合物的替代，可以在相變材料中使用多種其他材料。其他化合物的示例包括但是不限于'2元素化合物，諸如GaSb、InSb、InSe、Sb2Te3和GeTe ；3元素化合物，諸如GeSbTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe ;或者，4元素化合物，諸如 AglnSbTe、(GeSn) SbTe、GeSb (SeTe)和 Te81Ge15Sb2S2。在PRAM中的存儲器單元被稱為“相變存儲器單元”。相變存儲器單元通常包括上電極、相變材料層、下電極觸點、下電極和存取晶體管。通過測量相變材料層的電阻來對相變存儲器單元執(zhí)行讀取操作，并且，通過如上所述加熱和冷卻相變材料層來對相變存儲器單元執(zhí)行編程操作。圖I是圖示具有MOS 10的傳統(tǒng)相變存儲器(PCM)單元和傳統(tǒng)的二極管PCM單元20的示意電路圖。參見圖I,存儲器單元10包括相變電阻元件11,其包括GST化合物；以及，負金屬氧化物半導(dǎo)體(NMOS)晶體管12。相變電阻元件11連接在位線BL和NMOS晶體管12之間，并且NMOS晶體管12連接在相變電阻元件11和地之間。另外，NMOS晶體管12具有連接到字線WL的柵級。NMOS晶體管12響應(yīng)于被施加到字線WL的字線電壓而被導(dǎo)通。當(dāng)NMOS晶體管12導(dǎo)通時，相變電阻元件11通過位線BL來接收電流。參見圖1，存儲器單元20包括連接到位線BL的相變電阻元件21與在相變電阻元件21和字線WL之間連接的二極管22。通過選擇字線WL和位線BL來存取相變存儲器單元20。為了相變存儲器單元20正確地工作，當(dāng)字線WL被選擇時字線WL優(yōu)選地具有比位線BL低的電壓電平，使得電流可以流過相變電阻元件21。二極管22被正向偏置，使得如果字線WL具有比位線BL高的電壓，則沒有電流流過相變電阻元件21。為了保證字線WL具有比位線BL低的電壓電平，當(dāng)被選擇時字線WL通常被連接到地。

在圖I中，相變電阻元件11和21可以被廣義地稱為“存儲元件”，并且NMOS晶體管12和二極管22可以被廣義地稱為“選擇元件”。下面參考圖2來描述相變存儲器單元10和20的操作。具體地，圖2是圖示在存儲器單元10和20的編程操作期間相變電阻元件11和21的溫度特性的圖形。在圖2中，參考標(biāo)記I表示在向非晶態(tài)轉(zhuǎn)換期間相變電阻元件11和21的溫度特性，并且參考標(biāo)記2表示在向晶態(tài)轉(zhuǎn)換期間相變電阻元件11和21的溫度特性。參見圖2，在向非晶態(tài)的轉(zhuǎn)換期間，向在相變電阻元件11和21中的GST化合物施加電流達到持續(xù)時間Tl，以將GST化合物的溫度增加到大于熔化溫度Tm。在持續(xù)時間Tl后，GST化合物的溫度迅速降低或“驟冷”，并且GST化合物呈現(xiàn)非晶態(tài)。另一方面，在向晶態(tài)的轉(zhuǎn)換中，向在相變電阻元件11和21中的GST化合物施加電流達到間隔T2 (Τ2ΧΓ1)以將GST化合物的溫度增加到大于結(jié)晶溫度Tx (Tx2,GST化合物被緩慢地冷卻得低于結(jié)晶溫度，使得它呈現(xiàn)晶態(tài))。相變存儲器裝置通常包括以存儲器單元陣列布置的多個相變存儲器單元。在存儲器單元陣列內(nèi)，每一個存儲器單元通常連接到對應(yīng)的位線和對應(yīng)的字線。例如，存儲器單元陣列可以包括以列布置的位線和以行布置的字線，并且相變存儲器單元接近列和行的每個相交點。通常，通過向特定的字線施加適當(dāng)?shù)碾妷弘娖絹磉x擇連接到該特定的字線的一行相變存儲器單元。例如，為了選擇與在圖I的左側(cè)中圖示的相變存儲器單元10類似的一行相變存儲器單元，向?qū)?yīng)的字線WL施加較高的電壓電平，以導(dǎo)通NMOS晶體管12。替代地，為了選擇與在圖I的右側(cè)中圖示的相變存儲器單元20類似的一行相變存儲器單元，向?qū)?yīng)的字線WL施加較低的電壓電平，使得電流可以流過二極管22。由于幾乎10至100倍的電阻差，具有PCM的SLC (單電平)單元具有在邏輯“ I”(非晶的復(fù)位狀態(tài))和邏輯“O”(結(jié)晶的置位狀態(tài))之間的許多感測裕量。然而，在MLC (多電平單元)的情況下，在兩個邏輯狀態(tài)之間的顯著差別將不繼續(xù)存在。同樣地，隨著相變存儲器的密度顯著地提高，使得近處單元和遠處單元的寫入特性是要解決的問題之一。在通過引用包含于此的、在2006年9月19日授予Choi等的美國專利7，110，286“PHASE-CHANGE MEMORY DEVICE AND METHOD OF WRITING A PHASECHANGE MEMORYDEVICE”(以下稱為Choi)中，公開了取決于行地址的不同脈沖控制，以補償由位線寄生電阻因素引發(fā)的單元電阻變化。Choi可以解決單元置位和復(fù)位電阻變化，但是它需要使用行地址輸入的更復(fù)雜的控制。而且，其變化差隨著工藝條件和工藝技術(shù)而改變。因此，需要開發(fā)使用PCM的改進的設(shè)備、方法和系統(tǒng)以及利用這樣的改進的PCM的非易失性存儲器裝置和系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明的一個目的是提供使用具有降低的高寫入電流的影響的相變存儲器(PCM)的設(shè)備、方法和系統(tǒng)。根據(jù)本發(fā)明的一個方面，提供了一種設(shè)備，所述設(shè)備包括存儲陣列，其具有位線，所述位線具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位線的、在所述位線的所述第一端和所述第二端之間的PCM單元；第一寫入驅(qū)動器和第二寫入驅(qū)動器，它們分別耦合到所述位線的所述第一端和所述位線的所述第二端，用于當(dāng)向所述PCM單元寫入時同時向所述PCM單元供應(yīng)電流；以及，感測放大器，其耦合到所述位線的所述第二端， 用于當(dāng)從所述PCM單元讀取時感測所述PCM單元的電阻。有益的是，所述第一寫入驅(qū)動器和所述第二寫入驅(qū)動器分別通過第一列選擇器和第二列選擇器耦合到所述位線的所述第一端和所述位線的所述第二端。有益的是，所述存儲陣列包括耦合到所述PCM單元的字線，用于選擇所述PCM單
J Li ο替代地，所述字線通過絕緣柵場效應(yīng)晶體管(IGFET)或二極管來耦合到所述PCM單元。有益地，所述PCM單元是多電平單元(MLC)。根據(jù)本發(fā)明的另一個方面，提供了一種向PCM單元寫入數(shù)據(jù)的方法，所述方法包括從分別耦合到位線的第一端和所述位線的第二端的第一寫入驅(qū)動器和第二寫入驅(qū)動器同時向所述PCM單元供應(yīng)電流。有益的是，所述方法包括使用字線來選擇所述PCM單元。有益的是，從第一寫入驅(qū)動器和第二寫入驅(qū)動器同時向所述PCM單元供應(yīng)電流包括通過第一列選擇器從第一寫入驅(qū)動器和通過第二列選擇器從第二寫入驅(qū)動器同時向所述PCM單元供應(yīng)電流。根據(jù)本發(fā)明的另一個方面，提供了一種系統(tǒng)，包括相變存儲器(PCM)設(shè)備，其具有存儲陣列，所述存儲陣列包括位線，所述位線具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位線的、在所述位線的所述第一端和所述第二端之間的PCM單元；第一寫入驅(qū)動器和第二寫入驅(qū)動器，它們分別耦合到所述位線的所述第一端和所述位線的所述第二端，用于當(dāng)向所述PCM單元寫入時同時向所述PCM單元供應(yīng)電流；以及，感測放大器，其耦合到所述位線的所述第二端，用于當(dāng)從所述PCM單元讀取時感測所述PCM單元的電阻。優(yōu)選的是，所述第一寫入驅(qū)動器和所述第二寫入驅(qū)動器分別通過第一列選擇器和第二列選擇器耦合到所述位線的所述第一端和所述位線的第二端。有益的是，所述存儲陣列包括耦合到所述PCM單元的字線，用于選擇所述PCM單
J Li ο可選地，所述字線通過絕緣柵場效應(yīng)晶體管(IGFET)或二極管耦合到所述PCM單J Li ο優(yōu)選的是，所述PCM單元是多電平單元(MLC)。從而，提供了改進的設(shè)備、方法和系統(tǒng)。


通過結(jié)合附圖進行的下面的詳細描述，本發(fā)明的另外的特征和優(yōu)點將變得清楚，在附圖中
圖I是傳統(tǒng)NMOS開關(guān)PCM (相變存儲器)單元和傳統(tǒng)二極管開關(guān)PCM單元的示意圖；圖2是在傳統(tǒng)PCM單元的置位和復(fù)位操作期間的溫度改變的圖形；圖3是在傳統(tǒng)PCM裝置的單元陣列中的電路的示意圖；圖4是在圖3中所示的位線的等效電路的示意圖；圖5A和5B是在PCM裝置中的多電平單元中的數(shù)據(jù)的分布圖；圖6是根據(jù)本發(fā)明的一個示例實施例的PCM裝置的第一實施例的框圖；圖7A是在圖6中所示的PCM裝置的單元陣列中的電路的示意圖；圖7B是在圖7A中所示的位線的等效電路的示意圖；圖8A和8B分別是用于電壓感測和電流感測的等效電路的示意圖；圖9是根據(jù)本發(fā)明的一個示例實施例的PCM裝置的第二實施例的框圖；圖10是根據(jù)本發(fā)明的一個示例實施例的PCM裝置的第三實施例的框圖；并且圖IlA至IlC分別是包括圖6、9和10中所示的存儲器的電子裝置的圖。注意，所有附圖中，通過相同的參考標(biāo)記來標(biāo)識相同的特征。
具體實施例方式如上所述，由從寫入驅(qū)動器至目的地單元的距離引起的寫入電流變化影響相變存儲器(PCM)單元以及特別是MLC (多電平單元)PCM單元的單元電阻分布。圖3是在傳統(tǒng)PCM裝置的單元陣列302中的電路的示意圖。該陣列包括排列為可由字線306選擇的行和可由位線308選擇的列的多個PCM單元304，以及列選擇器310。箭頭314指示從寫入驅(qū)動器312通過被選擇的單元316至地而進行的寫入電流的路徑。參見圖4，其示意地示出了從寫入驅(qū)動器312至存儲器單元的地412的四個代表性電阻元件，分別為Rsel :列選擇器晶體管溝道電阻402Rbl :寄生位線電阻404R二極管二極管正向偏置電阻408Rgnd :字線電阻(結(jié)電阻)+相關(guān)MOS晶體管溝道電阻410不像具有作為主要功耗因素的寄生電容和性能惡化的DRAM位線那樣，相變存儲器需要流經(jīng)在Vdd和Vss之間的直流路徑的很高的寫入電流。因此，在位線上的電阻因素比電容因素更為重要。為了減小寄生電阻，可以提高位線的寬度或高度。然而，這由于較寬的位線引起單元大小并由布局困難導(dǎo)致低的單元產(chǎn)量。參見圖5A，其示出了 2比特/單元多電平單元(MLC) PCM裝置的數(shù)據(jù)分布圖500。MLC實現(xiàn)方式要求對于每一個邏輯值502的單元電阻分布501的更精確的控制，以確保在比特定義之間的讀取操作裕量504、506、508。當(dāng)向單個單元分配更多的比特時，例如圖5B，在其中示出了用于每一個邏輯值512的3比特/單元MLC PCM裝置的數(shù)據(jù)分布圖510，讀取操作裕量 514、516、518、520、522、524、526 降低。參見圖6，其示出了包括根據(jù)本發(fā)明的第一實施例的PCM存儲器600的框圖，該PCM存儲器600在PCM存儲器單元陣列610的頂部602和底部604處提供了兩個在物理上分離的寫入驅(qū)動器602、604 (本文中也被稱為雙寫入驅(qū)動器)。優(yōu)選的是，在頂部602和底部604側(cè)上的兩個寫入驅(qū)動器同時向同一個所選擇的單元驅(qū)動寫入電流。頂部和底部寫入驅(qū)動器602、604 (本文中也分別被稱為第一和第二寫入驅(qū)動器)通過列選擇器606電連接或耦合到同一位線608。注意，當(dāng)參見附圖時，為了方便和清楚在此使用術(shù)語“頂部”和“底部”。存儲器600可以被定位在任何位置，并且在本發(fā)明的范圍內(nèi)。傳統(tǒng)的行解碼器614和行預(yù)解碼器614控制字線306的選擇。讀取/寫入控制邏輯612控制行解碼器614、行預(yù)解碼器616、列選擇器606、感測放大器604和寫入驅(qū)動器602 的操作。根據(jù)本發(fā)明的一個實施例的雙寫入驅(qū)動器602、604的布置提供了下述優(yōu)點將寄生位線電阻最大降低Rbl的50%，即，相變存儲器單元的中間具有相對于寫入驅(qū)動器的遠端位置；并且，可以通過來自頂部和底部側(cè)寫入驅(qū)動器602、604的等同寫入驅(qū)動器電流來抑制列選擇器溝道電阻效應(yīng)。不像雙寫入驅(qū)動器602、604那樣，讀取感測放大器604優(yōu)選地被布置在位線608的一端處。因為優(yōu)選地不同時在兩側(cè)進行讀取感測并且讀取操作不需要獨立的控制。下面將公開其他優(yōu)選實施例，其示出了讀取感測放大器的位置。本發(fā)明的實施例有效地降低了寄生位線電阻和選擇器晶體管溝道電阻。圖7A示出了位線608上的兩個電阻因素的降低效果。圖7B是對于最差情況單元的在圖7A中所示的位線608的等效電路710的示意圖，該最差情況單元即在雙寫入驅(qū)動器602、604正中間的單元。注意位線電阻和列選擇器溝道電阻712的減半。參見圖8A和8B，電流感測方法800會受到Rg802 (位線寄生電阻)的影響；而電壓感測方法810不會受到Rs^802的影響。從感測值的基本等式得出它們的關(guān)系。電流感測800 I1=V 強制 / (RGst—復(fù)位 +R 寄生)Iq = V 強制/(Rgst—置位+R 寄生)I0-I1 (電流感測裕星)=V* (Rgst—復(fù)位-Rgst—置位)/ (Rgst—復(fù)位*Rgst—置位+R寄生+R寄生(Rgst—復(fù)位+Rgst—置位))電壓感測810 V1 = I 強制 * (Rgst—復(fù)位 +R 寄生)V0 = I 強制 * (RGST—置位+R 寄生)V1 _ V。(電壓感測裕星)=I強制* (Rgst—復(fù)位-Rgst—置位)；不包括R寄生。本發(fā)明的其他實施例可以在多個存儲陣列的情況下提供較小的芯片尺寸?？梢詫⒐蚕淼母袦y放大器和寫入驅(qū)動器布置到存儲陣列的中心。例如，參見圖9，其示出了本發(fā)明的第二實施例的框圖900。在頂部和底部存儲陣列之間，或者更一般地，在相鄰的存儲陣列之間共享感測放大器和寫入驅(qū)動器902。在圖10中所示的第三實施例中，僅在頂部和底部存儲陣列之間共享感測放大器1002。有益地，本發(fā)明的實施例提供了雙寫入驅(qū)動器配置，其具有用于同一位線的兩側(cè)布置(存儲陣列的頂部和底部)。僅在寫入驅(qū)動器的一側(cè)具有讀取感測放大器(頂部或底部)。本發(fā)明的實施例也隨同用于每一個邏輯狀態(tài)的窄單元電阻分布提供了較好的讀取操作感測裕量。存儲陣列的中心具有讀取感測放大器，而存儲陣列的頂側(cè)和底側(cè)具有寫入驅(qū)動器。對于同一位線，同時啟動兩側(cè)的寫入驅(qū)動器。 任何類型的相變存儲器(NM0S選擇器、雙極和二極管)可以被應(yīng)用來實現(xiàn)本發(fā)明的實施例。如上所述，在圖6、9和10中示出的存儲系統(tǒng)也可以被嵌入在電子裝置1100中，如分別在圖IlAUlB和IlC中所示。電子裝置1100可以例如是存儲棒、固態(tài)盤(SSD)、膝上型計算機、臺式計算機、個人數(shù)字助理(PDA)或音頻播放器等，其中，本發(fā)明的實施例的優(yōu)點特別有益。如上所述的本發(fā)明的實施例意欲僅是示例性的。本發(fā)明的范圍因此意欲僅被所附的權(quán)利要求的范圍限制。
權(quán)利要求
1.一種設(shè)備，所述設(shè)備包括 存儲陣列，其包括位線，所述位線具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位線的、在所述位線的所述第一端和所述第二端之間的相變存儲器(PCM)單元；以及 第一寫入驅(qū)動器和第二寫入驅(qū)動器，它們分別耦合到所述位線的所述第一端和所述位線的所述第二端，用于在向所述PCM單元寫入期間同時向所述PCM單元供應(yīng)電流。
2.根據(jù)權(quán)利要求I所述的設(shè)備，還包括感測放大器，其耦合到所述位線的所述第一端或所述第二端，用于在從所述PCM單元讀取期間感測所述PCM單元的電阻。
3.根據(jù)權(quán)利要求I所述的設(shè)備，還包括第一列選擇器和第二列選擇器，用于分別將所述第一寫入驅(qū)動器和所述第二寫入驅(qū)動器耦合到所述位線的所述第一端和所述位線的第~山-~- o
4.根據(jù)權(quán)利要求I所述的設(shè)備，還包括耦合到所述PCM單元的字線，其用于選擇所述PCM單元。
5.根據(jù)權(quán)利要求4所述的設(shè)備，還包括絕緣柵場效應(yīng)晶體管(IGFET)，其用于將所述字線耦合到所述PCM單元。
6.根據(jù)權(quán)利要求4所述的設(shè)備，還包括二極管，其用于將所述字線耦合到所述PCM單J Li o
7.根據(jù)權(quán)利要求I所述的設(shè)備，其中，所述PCM單元是多電平單元(MLC)。
8.根據(jù)權(quán)利要求I所述的設(shè)備，其中，在所述存儲陣列和相鄰的存儲陣列之間共享所述第一寫入驅(qū)動器。
9.一種向相變存儲器(PCM)單元寫入數(shù)據(jù)的方法，所述方法包括 選擇所述PCM單元；以及 從分別耦合到位線的第一端和所述位線的第二端的第一寫入驅(qū)動器和第二寫入驅(qū)動器同時向所選擇的PCM單元供應(yīng)電流。
10.根據(jù)權(quán)利要求9所述的方法，其中，選擇所述PCM單元包括使用字線來選擇所述PCM單元。
11.根據(jù)權(quán)利要求9所述的方法，其中，從第一寫入驅(qū)動器和第二寫入驅(qū)動器同時向所述PCM單元供應(yīng)電流包括 通過第一列選擇器從第一寫入驅(qū)動器和通過第二列選擇器從第二寫入驅(qū)動器同時向所述PCM單元供應(yīng)電流。
12.—種系統(tǒng),包括 相變存儲器(PCM)設(shè)備，其具有存儲陣列； 所述存儲陣列包括位線，所述位線具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位線的、在所述位線的所述第一端和所述第二端之間的PCM單元； 第一寫入驅(qū)動器和第二寫入驅(qū)動器，它們分別耦合到所述位線的所述第一端和所述位線的所述第二端，用于在向所述PCM單元寫入期間同時向所述PCM單元供應(yīng)電流。
13.根據(jù)權(quán)利要求12所述的系統(tǒng)，還包括感測放大器，其耦合到所述位線的所述第一端或所述第二端，用于在從所述PCM單元讀取期間感測所述PCM單元的電阻。
14.根據(jù)權(quán)利要求12所述的系統(tǒng)，還包括第一列選擇器和第二列選擇器，用于分別將所述第一寫入驅(qū)動器和所述第二寫入驅(qū)動器耦合到所述位線的所述第一端和所述位線的A-Ap ~ 上山弟一觸。
15.根據(jù)權(quán)利要求12所述的系統(tǒng)，還包括耦合到所述PCM單元的字線，其用于選擇所述PCM單元。
16.根據(jù)權(quán)利要求15所述的系統(tǒng)，還包括絕緣柵場效應(yīng)晶體管(IGFET)，其用于將所述字線耦合到所述PCM單元。
17.根據(jù)權(quán)利要求15所述的系統(tǒng)，還包括二極管，其用于將所述字線耦合到所述PCM單J Li o
18.根據(jù)權(quán)利要求12所述的系統(tǒng)，其中，所述PCM單元是多電平單元(MLC)。
19.根據(jù)權(quán)利要求12所述的系統(tǒng)，其中，在所述存儲陣列和相鄰的存儲陣列之間共享所述第一寫入驅(qū)動器。
全文摘要
一種具有雙寫入驅(qū)動器的相變存儲器(PCM)。PCM設(shè)備包括存儲陣列，其具有位線，所述位線具有第一端和第二端，所述第一端和第二端用于存取耦合到所述位線的、在所述位線的所述第一端和所述第二端之間的PCM單元；第一寫入驅(qū)動器和第二寫入驅(qū)動器，它們分別耦合到所述位線的所述第一端和所述位線的所述第二端，用于當(dāng)向所述PCM單元寫入時同時向所述PCM單元供應(yīng)電流；以及，感測放大器，其耦合到所述位線的所述第二端，用于當(dāng)從所述PCM單元讀取時感測所述PCM單元的電阻。本發(fā)明的實施例提供了具有降低的寫入電流要求的設(shè)備、方法和系統(tǒng)。
文檔編號G11C7/12GK102859602SQ201180019148
公開日2013年1月2日 申請日期2011年3月30日 優(yōu)先權(quán)日2010年4月13日
發(fā)明者潘弘柏 申請人:莫塞德技術(shù)公司