專利名稱：用于減小存儲器中的編程噪聲的鋸齒形多脈沖編程的制作方法
技術(shù)領(lǐng)域：
本技術(shù)涉及非易失性存儲器。
背景技術(shù)：
半導(dǎo)體存儲器已經(jīng)變得越來越普遍地用于各種電子設(shè)備中。例如，將非易失性半導(dǎo)體存儲器用于蜂窩電話、數(shù)碼相機、個人數(shù)字助理、移動計算設(shè)備、非移動計算設(shè)備以及其它設(shè)備中。電可擦除可編程只讀存儲器(EEPROM)及閃速存儲器屬于最流行的非易失性半導(dǎo)體存儲器。相比于傳統(tǒng)的完全特征化EEPR0M，對于也是EEPROM類型的閃速存儲器，整個存儲器陣列的內(nèi)容或者存儲器一部分的內(nèi)容可在一個步驟中擦除。傳統(tǒng)EEPROM和閃速存儲器都使用半導(dǎo)體襯底中位于溝道區(qū)上方并與該溝道區(qū)絕·緣的浮置柵極。該浮置柵極位于源極區(qū)和漏極區(qū)之間?？刂茤艠O被設(shè)置在浮置柵極上并與之絕緣。如此形成的晶體管的閾值電壓(Vth)因而由浮置柵極上保留的電荷量來控制。也就是說，在晶體管導(dǎo)通以允許在晶體管的源極和漏極之間的傳導(dǎo)之前必須施加給控制柵極的最小電壓量由浮置柵極上的電荷電平控制。一些EEPROM及閃速存儲器設(shè)備包括具有用于存儲兩個范圍的電荷的浮置柵極的存儲元件或單元，因此，存儲元件可在兩個狀態(tài)(例如，擦除狀態(tài)和編程狀態(tài))之間被編程/擦除。這樣的閃速存儲器設(shè)備有時被稱為二進制閃速存儲器設(shè)備，因為每個存儲器元件可存儲一位數(shù)據(jù)。多狀態(tài)(也稱為多電平)閃速存儲器設(shè)備通過識別多個(例如，四個或更多)不同的允許/有效的編程閾值電壓范圍來實現(xiàn)。每個不同的閾值電壓范圍與存儲器設(shè)備中編碼的數(shù)據(jù)位集合的預(yù)定值對應(yīng)。例如，每個存儲元件在其可處于與四個不同閾值電壓范圍對應(yīng)的四個離散電荷帶之一時能夠存儲兩位數(shù)據(jù)。通常，在編程操作期間施加給控制柵極的編程電壓Vpgm是作為幅度隨時間增加的一系列脈沖而施加的。編程電壓可被施加到被選的字線上。在一個可能的方法中，脈沖的幅度隨著每個連續(xù)脈沖而增加預(yù)定步長，例如O. 2-0. 4V。Vpgm可被施加給閃速存儲器元件的控制柵極。在編程脈沖之間的時間段中，可以執(zhí)行驗證操作。也就是說，在連續(xù)編程脈沖之間讀取被并行編程的一組存儲元件中的每個元件的編程電平，以確定該編程電平是否等于或大于該元件正被編程到的驗證電平。對于多狀態(tài)閃速存儲器元件的陣列，可以針對元件的每個狀態(tài)執(zhí)行驗證步驟以確定該元件是否已經(jīng)達(dá)到了其數(shù)據(jù)關(guān)聯(lián)驗證電平。例如，能夠以四個狀態(tài)存儲數(shù)據(jù)的多狀態(tài)存儲元件可能需要針對三個比較點執(zhí)行驗證操作。此外，當(dāng)編程EEPROM或閃速存儲器設(shè)備(例如NAND串中的NAND閃速存儲器設(shè)備)時，通常向控制柵極施加Vpgm并將位線接地，以使來自存儲元件的溝道的電子注入浮置柵極中。當(dāng)電子在浮置柵極中累積時，浮置柵極變?yōu)閹ж?fù)電，并且存儲元件的閾值電壓升高以使得其被認(rèn)為是處于編程狀態(tài)。然而，隨著存儲器設(shè)備尺寸的縮小，準(zhǔn)確的編程變得更加困難。


圖Ia是NAND串的俯視圖。圖Ib是圖Ia的NAND串的等效電路圖。圖Ic是圖Ia的NAND串的橫截面圖。圖2示出NAND閃速存儲器單元的塊，其中，該塊由例如圖Ia-Ic中描述的NAND串組成。圖3示出包括多個塊(例如圖2的塊)的存儲器陣列。圖4是包括圖3的存儲器陣列并且使用單個行/列解碼器和讀/寫電路的非易失性存儲器系統(tǒng)的框圖。圖5示出閾值電壓分布的示例集合和單趟次編程。圖6示出閾值電壓分布的示例集合和雙趟次編程。圖7a_c示出不同閾值電壓分布并且描述用于對非易失性存儲器進行編程的處理。圖8示出圖5的閾值電壓分布的示例集合，以及由編程噪聲引起的加寬閾值電壓分布。圖9a示出包括在編程操作中施加至被選字線的次脈沖集合的示例編程波形，以 實現(xiàn)減小如圖8所示的編程噪聲。圖9b更加詳細(xì)地示出圖9a的次脈沖集合910。圖9c示出可替選的次脈沖集合，以作為對圖9a的次脈沖集合的可替選方式。圖9d示出另一可替選的次脈沖集合，以作為對圖9a的次脈沖集合的可替選方式。圖10是描述用于通過使用例如圖9a中提供的次脈沖集合來編程非易失性存儲器的方法的一個實施例的流程圖。具體實現(xiàn)方式提供了一種通過提供使用了次脈沖集合的編程波形來減小編程噪聲的方法和非易失性存儲系統(tǒng)。在存儲器系統(tǒng)中，在編程操作中編程波形例如通過字線而施加至被選非易失性存儲元件集合。編程波形包括具有鋸齒形的次脈沖集合。例如，每個集合可包括多個相鄰的次脈沖，其中，在集合中的次脈沖之間不執(zhí)行驗證操作。初始次脈沖從例如OV的初始電平步升至峰值電平，并隨后步降至在初始電平之上的中間電平。集合中的一個或多個后續(xù)的次脈沖可從中間電平步升至峰值電平，并隨后步降至中間電平。集合中的最后次脈沖可從中間電平步升至峰值電平，并隨后步降至初始電平。在施加次脈沖集合之后執(zhí)行驗證操作。重復(fù)的次脈沖的使用可減少編程噪聲，同時最小化由于通過從在初始電平之上的中間電平步升和步降來實現(xiàn)的時間節(jié)省而造成的性能影響。此外，在相繼集合中，每集合的次脈沖的數(shù)量可減少，直到朝編程操作結(jié)束施加孤立脈沖為止。這是可以接受的，因為編程噪聲對于朝編程操作結(jié)束而完成編程的更高狀態(tài)存儲元件而言是可容忍的。用于適合于實現(xiàn)本發(fā)明的存儲器系統(tǒng)的一個示例使用NAND閃速存儲器結(jié)構(gòu)，該結(jié)構(gòu)在兩個選擇柵極之間串聯(lián)布置多個晶體管。串聯(lián)的晶體管及選擇柵極被稱為NAND串。圖Ia是示出一個NAND串的俯視圖。圖Ib是圖Ia的NAND串的等效電路圖。圖Ia和圖Ib中示出的NAND串包括四個晶體管100、102、104和106，其串聯(lián)且夾在第一選擇柵極120和第二選擇柵極122之間。選擇柵極120將NAND串連接至位線126。選擇柵極122將NAND串連接至源極線128。通過向控制柵極120CG施加合適的電壓來控制選擇柵極120。通過向控制柵極122CG施加合適的電壓來控制選擇柵極122。晶體管100、102、104和106中的每一個均具有控制柵極和浮置柵極。晶體管100具有控制柵極100CG和浮置柵極100FG。晶體管102包括控制柵極102CG和浮置柵極102FG。晶體管104包括控制柵極104CG和浮置柵極104FG。晶體管106包括控制柵極106CG和浮置柵極106FG?？刂茤艠O100CG連接至字線WL3，控制柵極102CG連接至字線WL2，控制柵極104CG連接至字線WLl，并且控制柵極106CG連接至字線WL0。在一個實施例中，晶體管100、102、104和106均為存儲器單元。在其它實施例中，存儲器單元可以包括多個晶體管或者可以與示出的不同。選擇柵極120連接至選擇線S⑶。選擇柵極122連接至選擇線SGS。
圖Ic是圖Ia的NAND串的橫截面圖。NAND串的晶體管形成在P阱區(qū)140中。而該P阱區(qū)可以在P型襯底144的η阱區(qū)142內(nèi)。每個晶體管包括堆疊柵極結(jié)構(gòu)，該堆疊柵極結(jié)構(gòu)包括控制柵極(100CG、102CG、104CG和106CG)及浮置柵極(100FG、102FG、104FG和106FG)。浮置柵極被形成于氧化物或其它介電薄膜頂部的P阱的表面上?？刂茤艠O在浮置柵極上方，其中，內(nèi)部多晶硅電介質(zhì)層將控制柵極與浮置柵極分離。存儲器單元(100、102、104和106)的控制柵極形成字線。N+摻雜層130、132、134、136和138在鄰近單元之間共享，由此這些單元彼此串聯(lián)連接以形成NAND串。這些N+摻雜層形成每個單元的源極和漏極。例如，N+摻雜層130用作晶體管122的漏極及晶體管106的源極，N+摻雜層132用作晶體管106的漏極及晶體管104的源極，N+摻雜層134用作晶體管104的漏極及晶體管102的源極，N+摻雜層136用作晶體管102的漏極及晶體管100的源極，并且，N+摻雜層138用作晶體管100的漏極及晶體管120的源極。N+摻雜層126連接至NAND串的位線，而N+摻雜層128連接至多個NAND串的公共源極線。注意到，盡管圖Ia至圖Ic示出NAND串中的四個存儲器單元，但是僅作為示例來提供四個晶體管的使用。用于本文中描述的技術(shù)的NAND串可少于四個存儲器單元或多于四個存儲器單元。例如，一些NAND串將包括多達(dá)64個或更多的存儲器單元。每一存儲器單元可存儲以模擬或數(shù)字形式表示的數(shù)據(jù)。當(dāng)存儲一位數(shù)字?jǐn)?shù)據(jù)時，存儲器單元的可能閾值電壓的范圍劃分為兩個范圍，給這兩個范圍分配邏輯數(shù)據(jù)“I”和“O”。在NAND型閃速存儲器的一個示例中，在存儲器單元被擦除之后，閾值電壓是負(fù)值，并且定義為邏輯“I”。在編程操作之后，閾值電壓是正值，并且定義為邏輯“O”。當(dāng)閾值電壓是負(fù)值并且通過向控制柵極施加O伏而嘗試讀取時，存儲器單元會導(dǎo)通，以表示存儲了邏輯“I”。當(dāng)閾值電壓是正值并且通過向控制柵極施加O伏而嘗試讀取操作時，存儲器單元不會導(dǎo)通，這表示存儲了邏輯“O”。存儲器單元也可存儲多個狀態(tài)，從而存儲多位數(shù)字?jǐn)?shù)據(jù)。在存儲多個數(shù)據(jù)狀態(tài)的情況下，閾值電壓窗口被劃分為狀態(tài)的數(shù)量。例如，如果使用四個狀態(tài)，則將存在分配給數(shù)據(jù)值“11”、“10”、“01”和“00”的四個閾值電壓范圍。在NAND型存儲器的一個示例中，在擦除操作之后閾值電壓是負(fù)值，并且定義為“11”。正的閾值電壓用于“10”、“01”和“00”狀態(tài)。在一些實現(xiàn)方式中，通過使用格雷碼(Gray code)分配，數(shù)據(jù)值(例如邏輯狀態(tài))被分配給閾值范圍，以使得如果浮置柵極的閾值電壓錯誤偏移至其相鄰物理狀態(tài)，將只有一位被影響。被編程到存儲器單元的數(shù)據(jù)與該存儲器單元的閾值電壓范圍之間的特定關(guān)系取決于存儲器單元采用的數(shù)據(jù)編碼方案。除了 NAND閃速存儲器之外的其它類型的非易失性存儲器也可以用于本發(fā)明?？捎糜陂W速EEPROM系統(tǒng)中的另一類型的存儲器單元利用非導(dǎo)電介電材料代替導(dǎo)電浮置柵極來以非易失性方式存儲電荷。由氧化硅、氮化硅和氧化硅(“0N0”)形成的三層電介質(zhì)夾在導(dǎo)電的控制柵極與存儲器單元溝道上方的半導(dǎo)電襯底的 表面之間。通過將電子從單元溝道注入到氮化物中對該單元進行編程，在該氮化物中，電子被捕獲并存儲在有限區(qū)域中。這種存儲的電荷隨后以可檢測的方式改變該單元的一部分溝道的閾值電壓。通過將熱空穴注入氮化物中來擦除存儲器單元。可在分離柵極式結(jié)構(gòu)中設(shè)置類似單元，在該結(jié)構(gòu)中，摻雜的多晶硅柵極在存儲器單元溝道的一部分內(nèi)延伸以形成單獨的選擇晶體管。在另一方法中，在每個NROM單元中存儲兩個位，其中，ONO介電層跨越源極和漏極擴散區(qū)之間的溝道。一個數(shù)據(jù)位的電荷集中在與漏極鄰近的介電層中，并且其它數(shù)據(jù)位的電荷集中在與源極鄰近的介電層中。通過分別讀取介電層內(nèi)空間上分開的電荷存儲區(qū)的二進制狀態(tài)，而獲得多狀態(tài)數(shù)據(jù)存儲。圖2示出NAND閃速存儲器的塊，其中，塊由例如圖Ia-Ic示出的NAND串組成。塊
包括許多NAND串以及相應(yīng)的位線，例如BL0、BL1........每個NAND串的一端連接到漏極選
擇柵極(SOT)，并且漏極選擇柵極的控制柵極經(jīng)由公共S⑶線相連。NAND串的另一端連接到源極選擇柵極，該源極選擇柵極進而連接到公共源極線。包括可選偽字線的多個字線在
源極選擇柵極和漏極選擇柵極之間延伸。在一個示例塊中，存在與位線BLO、BLl........
BL8511對應(yīng)的8，512列。圖3示出包括多個塊(例如圖2的塊)的存儲器陣列300。作為一個示例，描述被劃分為M = 1，024個塊的NAND閃速EEPR0M。每一塊中存儲的數(shù)據(jù)可被同時擦除。在一個實施例中，塊是同時擦除的存儲元件的最小單位。通過將P阱提升到擦除電壓(例如14-22V)并且在源極和位線浮置的同時將被選塊的字線接地，可擦除存儲元件。可以對整個存儲器陣列、單獨的塊或為一部分存儲器設(shè)備的另一單位的存儲元件執(zhí)行擦除。在擦除期間，電子從存儲元件的浮置柵極傳送至P阱區(qū)，以使得存儲元件的Vth(閾值電壓)變?yōu)樨?fù)值。向被選存儲元件的隧道氧化物層施加強電場，并且隨著浮置柵極的電子通常通過Fowler-Nordheim隧穿機制被發(fā)射到襯底側(cè),被選存儲元件的數(shù)據(jù)被擦除。隨著電子從浮置柵極傳送到P阱區(qū)，被選存儲元件的閾值電壓降低。圖4是使用單個行/列解碼器及讀/寫電路的非易失性存儲器系統(tǒng)的框圖。根據(jù)一個實施例，該圖示出了存儲器設(shè)備496，其具有用于對存儲元件的頁進行并行讀取及編程的讀/寫電路。存儲器設(shè)備496可包括一個或多個存儲器管芯498。存儲器管芯498包括二維存儲元件陣列300 (例如在圖3中示出)、控制電路410及讀/寫電路465。在一些實施例中，存儲元件陣列可以為三維的。存儲元件陣列300可經(jīng)由行解碼器430通過字線以及經(jīng)由列解碼器460通過位線來尋址。讀/寫電路465包括多個感測塊400并允許存儲元件的頁被并行讀取或編程。通常，在與一個或多個存儲器管芯498相同的存儲器設(shè)備496 (例如，可拆卸存儲卡)中包括控制器450。經(jīng)由線420而在主機和控制器450之間以及經(jīng)由線418而在控制器和一個或多個存儲器管芯498之間傳送指令和數(shù)據(jù)?？刂破麟娐?10與讀/寫電路465協(xié)作，以對存儲器陣列300執(zhí)行存儲器操作?？刂齐娐?10包括狀態(tài)機412、片上地址解碼器414及功率控制模塊416。狀態(tài)機412提供存儲器操作的芯片級控制。片上地址解碼器414在主機或存儲器控制器使用的地址與解碼器430和460使用的硬件地址之間提供地址接口。功率控制模塊416在存儲器操作期間對供應(yīng)給字線和位線的功率和電壓進行控制。在一些實現(xiàn)方式中，圖4的一些組件可結(jié)合。在不同設(shè)計中，除了存儲元件陣列300之外的一個或多個組件(單獨或組合)可被看作管理或控制電路。例如，一個或多個管理或控制電路可包括控制電路410、狀態(tài)機412、解碼器414/460、功率控制416、感測塊400、讀/寫電路465及控制器450等等中的任一個或組合。一個或多個管理或控制電路可提供本文如下論述的擦除操作。在另一個實施例中，非易失性存儲 器系統(tǒng)使用雙行/列解碼器及讀/寫電路。在陣列的相對側(cè)，以對稱方式可由各種外圍電路實現(xiàn)對存儲器陣列300的訪問，以使得每一側(cè)的存取線路和電路的密度減少一半。因此，行解碼器被分成兩個行解碼器，而列解碼器被分成兩個列解碼器。類似地，讀/寫電路被分成與來自陣列300的底部的位線相連的讀/寫電路、以及與來自陣列300的頂部的位線相連的讀/寫電路。以這種方式，讀/寫模塊的密度可大致減小一半。圖5示出閾值電壓分布的示例集合和單趟次編程。為每個存儲元件存儲兩位數(shù)據(jù)的情況提供存儲元件陣列的示例閾值電壓分布。為擦除(狀態(tài)E)的存儲元件提供第一閾值電壓分布500。三個閾值電壓分布502、504和506分別表示編程狀態(tài)A、B和C。在一個實施例中，在E分布中的閾值電壓為負(fù)值，并且在A、B和C分布中的閾值電壓為正值?？赏ㄟ^保持其閾值電壓被確定為超過對應(yīng)驗證電平的存儲元件的計數(shù)來確定特定狀態(tài)中的存儲元件的數(shù)量。每個不同閾值電壓范圍對應(yīng)于數(shù)據(jù)位集合的預(yù)定值。被編程到存儲元件的數(shù)據(jù)與該存儲元件的閾值電壓電平之間的特定關(guān)系取決于存儲元件采用的數(shù)據(jù)編碼方案。在一個實施例中，通過使用格雷碼(Gray code)分配，數(shù)據(jù)值被分配給閾值電壓范圍，以使得如果浮置柵極的閾值電壓錯誤偏移至其相鄰物理狀態(tài)，將只有一位被影響。一個示例將“11”分配給閾值電壓范圍E (狀態(tài)E)，將“10”分配給閾值電壓范圍A (狀態(tài)A)，將“00”分配給閾值電壓范圍B (狀態(tài)B)，并且將“01”分配給閾值電壓范圍C(狀態(tài)C)。然而，在其它實施例中，沒有使用格雷碼。盡管示出了四個狀態(tài)，但是也可使用包括多于或少于四個狀態(tài)的其它多狀態(tài)結(jié)構(gòu)。還提供三個讀取參考電壓Vra、Vrb和Vrc以從存儲元件讀取數(shù)據(jù)。通過測試給定存儲元件的閾值電壓高于還是低于Vra、Vrb和Vrc，系統(tǒng)可確定存儲元件所處的狀態(tài)(例如，編程狀態(tài))。進一步，提供三個驗證參考電壓Vva、Vvb和Vvc。當(dāng)將存儲元件編程到狀態(tài)A時，系統(tǒng)將測試那些存儲元件是否具有大于或等于Vva的閾值電壓。當(dāng)將存儲元件編程到狀態(tài)B時，系統(tǒng)將測試存儲元件是否具有大于或等于Vvb的閾值電壓。當(dāng)將存儲元件編程到狀態(tài)C時，系統(tǒng)將確定存儲元件是否具有大于或等于Vvc的閾值電壓。通常，甚至當(dāng)少量存儲元件沒有達(dá)到目標(biāo)數(shù)據(jù)狀態(tài)時，也可認(rèn)為驗證操作通過了給定的目標(biāo)數(shù)據(jù)狀態(tài)(例如A、B或C)。這些被稱為“位忽略存儲元件”，并且分別由分布502、504、506的區(qū)域501、503、505表示。該控制可確定針對數(shù)據(jù)狀態(tài)的位忽略存儲元件的數(shù)量是否小于特定水平并且聲明驗證通過。或者，該控制可確定針對數(shù)據(jù)狀態(tài)的位忽略存儲元件的數(shù)量是否大于另一特定水平并且聲明驗證通過。此外，不與特定數(shù)據(jù)狀態(tài)關(guān)聯(lián)的驗證電平可用于觸發(fā)特定控制行為。例如，可基于特定數(shù)量的存儲元件的Vth超過或沒有超過驗證電平來設(shè)置不同編程模式。在被稱為全序列編程的一個實施例中，存儲元件可從擦除狀態(tài)E被直接編程到編程狀態(tài)A、B或C中的任何一個。例如，待編程的存儲元件群體可首先被擦除，以使得該群體中所有的存儲元件皆處于擦除狀態(tài)E。然后，使用諸如在圖9a中所示的一系列編程脈沖來將存儲元件直接編程到狀態(tài)A、B或C。在一些存儲元件從狀態(tài)E被編程到狀態(tài)A的同時，其它存儲元件從狀態(tài)E被編程到狀態(tài)B和/或從狀態(tài)E被編程到狀態(tài)C。當(dāng)在WLn上從狀態(tài)E編程到狀態(tài)C時，對WLn-I之下的相鄰浮置柵極的寄生耦合達(dá)到最大值，這是因為在WLn之下的浮置柵極上的電荷量的改變與當(dāng)從狀態(tài)E編程到狀態(tài)A或從狀態(tài)E編程到狀態(tài)B時的電荷改變相比，為最大。當(dāng)從狀態(tài)E編程到狀態(tài)B時，與相鄰浮置柵極的耦合量較小。當(dāng)從狀態(tài)E編程到狀態(tài)A時，耦合量進一步減小。此外，可使用全位線編程或奇偶編程。對于全位線編程，使用編程脈沖的同一脈沖序列來同時編程被選字線(例如所有位線)的所有存儲元件。對于奇偶編程，與奇數(shù)位線 關(guān)聯(lián)的被選字線的存儲元件和與耦數(shù)位線關(guān)聯(lián)的被選字線的存儲元件分開編程。圖6示出對多狀態(tài)存儲元件進行編程的雙趟次技術(shù)的示例，該多狀態(tài)存儲元件存儲了下頁和上頁這兩個不同頁的數(shù)據(jù)。通過重復(fù)來自圖5的閾值電壓分布500、502、504和506而示出四個狀態(tài)。這些狀態(tài)以及它們所表示的位是狀態(tài)E(Il)、狀態(tài)A(IO)、狀態(tài)B(OO)和狀態(tài)C(01)。對于狀態(tài)E，兩個頁都存儲“I”。對于狀態(tài)A，下頁存儲“O”而上頁存儲“I”。對于狀態(tài)B，兩個頁都存儲“O”。對于狀態(tài)C，下頁存儲“I”而上頁存儲“O”。注意到，盡管為每個狀態(tài)分配了特定的位模式，但是也可分配不同的位模式。在第一編程趟次中，根據(jù)要被編程到下邏輯頁中的位而設(shè)置存儲元件的閾值電壓電平。如果該位是邏輯“1”，則不改變閾值電壓，這是因為其由于已在先前被擦除而處于合適的狀態(tài)。然而，如果待編程位是邏輯“0”，則將存儲元件的閾值電平增加到狀態(tài)A，如由箭頭900所示。第一編程趟次就此結(jié)束。在第二編程趟次中，根據(jù)正被編程到上邏輯頁中的位而設(shè)置存儲元件的閾值電壓電平。如果上邏輯頁位要存儲邏輯“ I ”，則不進行編程，這是因為存儲元件處于取決于對下頁位的編程的狀態(tài)E或狀態(tài)A中之一，狀態(tài)E和狀態(tài)A兩者均攜帶上頁位“ I ”。如果上頁位要成為邏輯“0”，則改變閾值電壓。如果第一趟次導(dǎo)致存儲元件保持在擦除狀態(tài)E，則該存儲元件在第二階段被編程，由此閾值電壓被增加到狀態(tài)C內(nèi)，如由箭頭620所示。如果作為第一編程趟次的結(jié)果存儲元件已經(jīng)被編程到狀態(tài)A，則存儲元件在第二趟次中被進一步編程，由此閾值電壓被增加到狀態(tài)B內(nèi)，如由箭頭610所示。第二趟次的結(jié)果是在不改變下頁的數(shù)據(jù)的情況下，將存儲元件編程到指示對上頁存儲邏輯“O”的狀態(tài)。在圖5和圖6中，與相鄰字線上的浮置柵極的耦合量取決于最終狀態(tài)。在一個實施例中，如果寫入足夠的數(shù)據(jù)以填滿整個頁，則系統(tǒng)可被建立為執(zhí)行全序列寫入。如果對于全頁而言未寫入足夠的數(shù)據(jù)，則編程處理能夠?qū)ο马撨M行編程以使該頁編程有接收到的數(shù)據(jù)。當(dāng)接收到后續(xù)數(shù)據(jù)時，系統(tǒng)此時將對上頁編程。在又一個實施例中，如果后續(xù)接收到足夠的數(shù)據(jù)以填滿整個(或者，大部分的)字線的存儲元件，則系統(tǒng)能夠以對下頁進行編程的模式開始寫入，并且轉(zhuǎn)換到全序列編程模式。在圖6中，沒有示出位忽略存儲元件。
圖7a_c公開了用于對非易失性存儲器進行編程的另一處理，在該處理中，對于任何特定存儲元件，通過在寫入在先頁的相鄰存儲元件之后寫入特定頁的該特定存儲元件，而減小浮置柵極對浮置柵極耦合的影響。在一個示例實現(xiàn)方式中，非易失性存儲元件使用四個數(shù)據(jù)狀態(tài)在每個存儲元件存儲兩位數(shù)據(jù)。例如，假設(shè)狀態(tài)E是擦除狀態(tài)，且狀態(tài)A、B和C是編程狀態(tài)。狀態(tài)E存儲數(shù)據(jù)11。狀態(tài)A存儲數(shù)據(jù)01。狀態(tài)B存儲數(shù)據(jù)10。狀態(tài)C存儲數(shù)據(jù)00。這是非格雷編碼的示例，因為在相鄰狀態(tài)A與B之間兩位均發(fā)生變化。也可以使用將數(shù)據(jù)編碼至物理數(shù)據(jù)狀態(tài)的其它編碼方式。每一存儲元件存儲兩個數(shù)據(jù)頁。為了參照的目的，這些數(shù)據(jù)頁將被稱為上頁和下頁；然而，它們可以被給予其它標(biāo)記。關(guān)于狀態(tài)A，上頁存儲位0，下頁存儲位I。關(guān)于狀態(tài)B，上頁存儲位1，下頁存儲位O。關(guān)于狀態(tài)C，兩個頁皆存儲位數(shù)據(jù)O。編程處理為兩步處理。在第一步驟中，對下頁編程。如果下頁要保持?jǐn)?shù)據(jù)“ I ”，則存儲元件狀態(tài)保持在狀態(tài)E (分布700)。如果該數(shù)據(jù)要被編程到“0”，則存儲元件的閾值電壓被升高，使得存儲元件被編程到狀態(tài)B’(步驟710)。圖7a因而示出存儲元件從狀態(tài)E到狀態(tài)B’的編程。狀態(tài)B’是中間狀態(tài)B ;因此，驗證點被示出為低于Vvb的Vvb’。·在一個實施例中，在存儲元件從狀態(tài)E被編程到狀態(tài)B’之后，其在NAND串中的相鄰存儲元件(WLn+Ι)隨后關(guān)于其下頁進行編程。這將具有將狀態(tài)B’的閾值電壓分布加寬為如圖7b的閾值電壓分布712所示那樣的作用。當(dāng)對上頁編程時，閾值電壓分布的這種明顯加寬將被補償。狀態(tài)E還可以加寬為如分布702示出的那樣。圖7c示出對上頁進行編程的處理。如果存儲元件處于擦除狀態(tài)E而上頁要保持在“ I ”，則該存儲元件將保持在狀態(tài)E (分布702)。如果存儲元件處于狀態(tài)E而其上頁數(shù)據(jù)要編程到“0”，則存儲元件的閾值電壓將被升高，使得存儲元件處于狀態(tài)A (分布704)。如果存儲元件處在中間閾值電壓分布712中且上頁數(shù)據(jù)要保持在“1”，則存儲元件將被編程到最終狀態(tài)B(分布706)。如果存儲元件處于中間編程電壓分布712中且上頁數(shù)據(jù)要變成數(shù)據(jù)“0”，則存儲元件的閾值電壓將被升高，使得存儲元件處于狀態(tài)C (分布708)。由圖7a-c示出的處理減小了浮置柵極對浮置柵極耦合的影響，這是因為只有相鄰存儲元件的上頁編程對給定存儲元件的閾值電壓有明顯影響。替選狀態(tài)編碼的示例是當(dāng)上頁數(shù)據(jù)為I時，從分布712移動至狀態(tài)C，并且當(dāng)上頁數(shù)據(jù)為O時從分布712移動至狀態(tài)B。盡管圖7a_c提供了關(guān)于四個數(shù)據(jù)狀態(tài)以及兩個數(shù)據(jù)頁的示例，但是所教授的構(gòu)思可應(yīng)用到具有多于或少于四個狀態(tài)以及多于或少于兩頁的其它實現(xiàn)方式中。例如，通常設(shè)計或生成每存儲元件具有八個或十六個狀態(tài)的存儲器設(shè)備。在圖7a_c中，沒有示出位忽略存儲元件。圖8示出圖5的閾值電壓分布的示例集合，以及編程噪聲引起的加寬的閾值電壓分布。相似標(biāo)號的組件與圖5中的組件相同。還分別示出了編程噪聲引起的、狀態(tài)A、B和C的加寬的分布802、804、806。通常，隨著NAND閃速存儲器繼續(xù)縮小尺寸，編程噪聲逐漸變得更加難以控制。編程噪聲的一個重要起因是浮置柵極至控制柵極的電容減少，該電容確定了每個電子的Vth偏移。當(dāng)電容變小時，在每個編程脈沖期間注入浮置柵極的電子的平均數(shù)量將會減小(針對相同Vth的增加)。結(jié)果，AVth變化(例如編程噪聲)將在編程期間變大。較大的編程噪聲會引起更寬的Vth分布寬度，如加寬的Vth分布802、804和806所示出的那樣。這會嚴(yán)重限制在多電平存儲元件的數(shù)據(jù)狀態(tài)之間的Vth裕量。以下詳細(xì)描述的多脈沖編程技術(shù)可顯著減少編程噪聲，尤其是對于尺寸較小的存儲器設(shè)備。圖9a示出在編程操作中向被選字線施加的、包括次脈沖集合的示例編程波形，以實現(xiàn)如圖8所示的減小的編程脈沖。對于多脈沖編程技術(shù)，在每個編程編程電壓(Vpgm)電平處，不使用一個編程脈沖，而是重復(fù)施加多個編程脈沖或次脈沖集合。大體上，每一集合使用的次脈沖越多，則越可致使編程噪聲減小，結(jié)果，使Vth分布收緊。然而，當(dāng)在每一集合使用了超過特定數(shù)量的次脈沖時，收益可能飽和。在一些實現(xiàn)方式中，當(dāng)每一集合使用了超過大約五個次脈沖時,收益將飽和。
例如，編程波形900可以施加至在存儲元件集合(例如存儲器陣列或塊)中的被選非易失性存儲元件(例如與公共字線關(guān)聯(lián)的存儲元件)。編程波形900包括連續(xù)的集合910、920、930、940、950和960，其中，每個集合是兩個或更多個相鄰次脈沖的集合。例如，集合910和920各自包括四個次脈沖，集合930和940各自包括三個次脈沖，并且集合950和960各自包括兩個次脈沖。具體地，集合910包括次脈沖912、914、916和918，并且集合920包括次脈沖922、924、926和928。集合930包括次脈沖932、934和936，并且集合940包括次脈沖942、944和946。集合950包括次脈沖952和954，并且集合960包括次脈沖962和964。每一集合包括初始次脈沖、最后次脈沖以及在初始次脈沖和最后次脈沖之間的可選的一個或多個中間次脈沖。因此，至少一個編程次脈沖集合包括整數(shù)N > I個次脈沖，并且后續(xù)至少一個其它編程次脈沖集合包括整數(shù)M個次脈沖，其中I < M < N。例如，當(dāng)N = 4時，M=2或3，并且當(dāng)N = 3時，M = 2。在編程操作中，每個編程次脈沖集合中的次脈沖的數(shù)量隨著時間遞減。大體上，一個編程次脈沖集合可以為集合910、920、930、940、950和960中的任意集合，并且另一個編程次脈沖集合可以為集合910、920、930、940、950和960中的任意其他
集合。在一些實施例中，只使用了一個編程次脈沖集合。每個集合之后可跟著對一個或多個目標(biāo)數(shù)據(jù)狀態(tài)(例如在四狀態(tài)存儲器設(shè)備中的A、B和C狀態(tài))的驗證操作。例如，集合910后跟著驗證電壓919。可以在至少一個次脈沖集合之后施加一個或多個孤立脈沖970、980和990。孤立脈沖可以為如下所述的單一編程脈沖，所述單一編程脈沖開始于初始電平處，、步升至峰值電平并再次步降至初始電平，并且不在任何中間電平處停留。孤立編程電壓后也可跟著驗證電壓。在一些情況中，僅針對較低的數(shù)據(jù)狀態(tài)(例如狀態(tài)A)而以較早的次脈沖集合執(zhí)行驗證操作，僅針對較低和中間的數(shù)據(jù)狀態(tài)(例如狀態(tài)A和狀態(tài)B)而以中間的次脈沖集合執(zhí)行驗證操作，并且僅針對中間和較高的數(shù)據(jù)狀態(tài)(例如狀態(tài)B和狀態(tài)C)而以較高的次脈沖集合及孤立脈沖執(zhí)行驗證操作。注意到，在某些情況下，可以在施加孤立脈沖之前完成編程操作。示例實現(xiàn)方式在第一集合中使用四個或五個次脈沖。在集合內(nèi)，不存在驗證電壓。因此，在集合的第一次脈沖和最后次脈沖之間不執(zhí)行驗證操作。為了節(jié)省編程時間，次脈沖不需要斜降至初始電平例如0V。而是，在次脈沖之后，編程電壓可放電或步降至中間電平，并且從該處立即再次斜升或步升。在使用這個方案以后，每個次脈沖集合將變?yōu)殇忼X形，其中，每個次脈沖顯現(xiàn)為鋸齒。編程電壓900可以被最佳地定制，從而通過當(dāng)編程操作行進時隨時間遞減集合中次脈沖的數(shù)量來使溝道升壓足夠，同時使編程干擾最小化。遞減可以為單調(diào)減小，以使得在沒有提供減少的多個集合之后再提供減少。具體地，當(dāng)編程脈沖持續(xù)了相對長時，溝道升壓將變?nèi)?，結(jié)果，由不足的升壓造成的編程干擾變得相對更加可能發(fā)生。然而，當(dāng)編程電壓幅值相對低時，編程干擾將不會構(gòu)成威脅。因此，即使每集合中的多個次脈沖的使用在一定程度上可能會削弱升壓，在編程電壓達(dá)到較高幅值之前，對于編程操作中的在先的較低幅值脈沖，這也是可以接受的。一個選擇方式是，當(dāng)在編程操作中已施加特定數(shù)量的編程次脈沖集合時，過渡到具有更少次脈沖的集合。例如，可以決定在第四集合處從每集合四個次脈沖過渡到每集合三個次脈沖，以及在第八集合處從每集合三個次脈沖過渡到每集合兩個次脈沖。此外，對孤立脈沖的過渡可發(fā)生在當(dāng)編程操作中已施加特定數(shù)量的編程次脈沖集合時。例如，每次過渡可使集合減少一個次脈沖。具體地，在編程操作期間過渡到具有更少次脈沖的集合的一個示例實現(xiàn)方式使用了固定編程集合(脈沖)數(shù)量。對于四狀態(tài)實施例(狀態(tài)E、A、B和C)，假設(shè)步長或AVpgm= 0.3V。這是在連續(xù)次脈沖集合之間的步升增量。例如，每一集合可從在前集合步升。因此，在編程操作中，每一編程次脈沖集合中的次脈沖的幅值隨著時間遞增。又假設(shè)需要約20至24個次脈沖集合以在上頁編程期間完成所有四個狀態(tài)的編程。在這種情況下，從更多次脈沖至更少次脈沖的過渡可設(shè)計為如下。使用具有四個次脈沖的集合開始編程。在第八集合處，切換為具有三個次脈沖的集合。在第十四集合處，切換為具有兩個次脈沖的集合。在第二十集合處，切換為孤立脈沖。在第八集合處和第十四集合處的過渡，可被認(rèn)為是當(dāng)在編程操作中已施加特定數(shù)量的編程次脈沖集合時，從至少一個編程次脈沖集合過渡到至少一個其它編程次脈沖集合。在第二十集合處的過渡可被認(rèn)為是從至少一個編程次脈沖集合過渡到至少一個孤立脈沖。另一個選擇方式是提供了到具有更少次脈沖的集合或到孤立脈沖的自適應(yīng)過渡。例如，自適應(yīng)過渡可以基于已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)的程度。隨著編程操作的進行，一般通過提高關(guān)聯(lián)的位線電壓，許多存儲元件或位將通過驗證并變?yōu)殒i定或禁止進一步編程?；谕ㄟ^驗證的存儲元件的數(shù)量，到更少數(shù)量的次脈沖或到孤立脈沖的過渡可被觸發(fā)?？商孢x地，當(dāng)沒有通過驗證的存儲元件的數(shù)量小于位忽略水平或其它特定水平時，可觸發(fā)該過渡。具體地，用于在編程操作期間過渡到具有更少次脈沖的集合的一個示例實現(xiàn)方式使用了與固定編程集合(脈沖)數(shù)量的過渡結(jié)合的自適應(yīng)過渡。同樣，對于四狀態(tài)實施例(狀態(tài)E、A、B和C),假設(shè)步長或Δ Vpgm = O. 3V。在這種情況下,從更多次脈沖至更少次脈沖的過渡可設(shè)計為如下。使用具有四個次脈沖的集合開始編程。在第八集合處，切換至具有三個次脈沖的集合。在所有A狀態(tài)存儲元件(例如，除了 A狀態(tài)位忽略存儲元件之外的所有A狀態(tài)存儲元件)或A狀態(tài)存儲元件的一些其它特定部分在Vva處通過驗證后，切換至具有兩個次脈沖的集合。在所有B狀態(tài)存儲元件(例如，除了 B狀態(tài)位忽略存儲元件之外的所有B狀態(tài)存儲元件)或B狀態(tài)存儲元件的一些其它特定部分在Vvb處通過驗證后，切換至孤立脈沖。當(dāng)所有A狀態(tài)存儲元件已經(jīng)通過相應(yīng)的驗證電平時，過渡可被認(rèn)為是基于已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)(A狀態(tài))的程度，從至少一個編程次脈沖集合到至少一個其它編程次脈沖集合的過渡。當(dāng)所有B狀態(tài)存儲元件已經(jīng)通過相應(yīng)的驗證電平時，過渡可被認(rèn)為是基于已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)(B狀態(tài))的程度，從至少一個編程次脈沖集合到至少一個孤立編程脈沖的過渡。通過跟蹤存儲元件而觸發(fā)過渡到具有更少次脈沖的集合或過渡到孤立脈沖，是將可在存儲器設(shè)備中隨時間引起的不同性能改變考慮在內(nèi)的自適應(yīng)方法。例如，隨著存儲器裝置積累了更多的編程擦除周期，存儲元件可以例如使用更少的編程脈沖來更快地編程，以使得過渡更早的發(fā)生。此外，不同的存儲器設(shè)備，或在存儲器陣列中的存儲元件的不同的塊，或者甚至是不同的字線，能以不同的速度進行編程。自適應(yīng)過渡可自動地將此類變化考慮在內(nèi)。大體上，均勻地分布與被選字線通信的存儲元件的目標(biāo)數(shù)據(jù)狀態(tài)。例如，針對四個數(shù)據(jù)狀態(tài)，大約四分之一的存儲元件將保持在E狀態(tài)，大約四分之一的存儲元件將被編程到A狀態(tài)，大約四分之一的存儲元件將被編程到B狀態(tài)，并且大約四分之一的存儲元件將被編程到C狀態(tài)。因此，如果狀態(tài)B是觸發(fā)狀態(tài)，并且Vvb是對應(yīng)的目標(biāo)驗證電平，則預(yù)期達(dá)到B狀態(tài)的存儲元件的數(shù)量是已知的。可基于觸發(fā)狀態(tài)存儲元件的任何期望部分來進行過·渡。此外，為了在編程操作中更早地觸發(fā)過渡，可使用更小部分的觸發(fā)狀態(tài)存儲元件。類似地，為了在編程操作中更晚地觸發(fā)過渡，可使用更大部分的觸發(fā)狀態(tài)存儲元件。此外，也可以將不與數(shù)據(jù)狀態(tài)關(guān)聯(lián)的觸發(fā)驗證電平用作觸發(fā)，以過渡到具有更少次脈沖的集合或過渡到孤立脈沖。這可提供確定何時過渡開始的額外靈活性。此外，在從每個集合N個次脈沖到每個集合N-I個或更少次脈沖的過渡中，原始穩(wěn)定狀態(tài)將被打破。在過渡期間，Vth的變化(AVth)將略小于從一個集合到下一個集合的步進增加(AVpgm)。該更小的AVth趨于確保在過渡期間沒有發(fā)生過編程。大體上，每個集合中的次脈沖的幅值可隨著編程操作進行的時間按集合逐漸增加?？墒褂霉潭ǖ幕蜃兓牟介L。從過渡點，可逐漸實現(xiàn)每集合更小數(shù)量的次脈沖。此外，在編程操作的結(jié)束階段處，可以進行到孤立脈沖的過渡。在這個階段，在最高狀態(tài)處只有某些少量位仍然沒有被鎖定。即使通過使用孤立脈沖編程而使編程噪聲更高，在這個時候大多也僅僅是使最高狀態(tài)略寬。此外，當(dāng)達(dá)到高Vpgm時，對于更強的升壓優(yōu)選更短的編程持續(xù)時間，因此在編程結(jié)束處使用孤立脈沖可幫助降低編程干擾的風(fēng)險?？傮w而言，多脈沖編程的使用可在沒有過度增加編程時間的情況下減少編程噪聲。此外，存儲元件不會變得更易遭受不足的升壓干擾。圖9b更加詳細(xì)地示出了圖9a的次脈沖集合910。集合910包括初始次脈沖912，該次脈沖912從公共起始電平或初始電平(例如，0V)過渡到相應(yīng)的峰值電平(例如，Vpgm =Vpeak)，隨后過渡到在初始電平與相應(yīng)的峰值電平之間的相應(yīng)的中間電平(例如，Vint)，而不返回到初始電平。該集合還包括最后次脈沖918，該最后次脈沖918從相應(yīng)的中間電平過渡到相應(yīng)的峰值電平并且隨后過渡到公共起始電平。在一個方法中，初始和最后次脈沖的相應(yīng)的中間電平是相同的。集合還包括在初始次脈沖912和最后次脈沖918之間的至少一個額外次脈沖。額外次脈沖從相應(yīng)的中間電平(Vint)過渡到相應(yīng)的峰值電平(Vpeak)，隨后返回到額外次脈沖的相應(yīng)的中間電平(Vint)。
圖9c示出了可替選的次脈沖集合，以作為的圖9a的次脈沖集合的可替選方式。圖9a的示例編程波形900的一方面在于在集合中的每個次脈沖的峰值及中間幅值是相同的。另外，每個次脈沖的持續(xù)時間是相同的。在另一可選方式中，在集合中的次脈沖的持續(xù)時間可變化。例如，在圖9c中，次脈沖991可具有最長的持續(xù)時間，而次脈沖922具有接下來最長的持續(xù)時間，而次脈沖993具有最短的持續(xù)時間。圖9d示出了另一可替選的次脈沖集合，以作為的圖9a的次脈沖集合的可替選方式。此處，在集合中的每個次脈沖的峰值及中間幅值是不同的。例如，次脈沖995可具有最低的幅值(Vpeakl)，而次脈沖996有更高的幅值(Vpeak2)，而次脈沖997具有最高的幅值(Vpeak3)。此外,次脈沖995從Vinitial步升到Vpeakl,隨后降到相應(yīng)的中間電平Vintl。次脈沖996從相應(yīng)的中間電平Vintl步升到Vpeak2，隨后降到另一相應(yīng)的中間電平Vint2。次脈沖997從相應(yīng)的中間電平Vint2步升到Vpeak3，隨后降至Vinitial。其它變化可以例 如Vintl = Vint2的情況。圖10是描述用于通過使用例如圖9a中提供的次脈沖集合來編程非易失性存儲器的方法的一個實施例的流程圖。在步驟1000中，由控制器發(fā)出“數(shù)據(jù)加載”命令并且由控制電路410(圖4)接收輸入。在步驟1002中，指定頁地址的地址數(shù)據(jù)從控制器或主機輸入到解碼器414。在步驟1004中，將關(guān)于被尋址頁的編程數(shù)據(jù)頁輸入到數(shù)據(jù)緩沖器以進行編程。該數(shù)據(jù)被鎖存在合適的鎖存器集合中。在步驟1006中，由控制器向狀態(tài)機412發(fā)出“編程”命令。由“編程”命令進行觸發(fā)，通過使用例如施加至合適的被選字線的、圖9a的編程波形900的階梯式編程脈沖集合，在步驟1004中鎖存的數(shù)據(jù)將被編程到由狀態(tài)機412控制的被選存儲元件中。在步驟1008中，編程電壓Vpgm被初始化為初始值(例如，12V或其它值)，并且由狀態(tài)機412維系的編程計數(shù)器(PC)被初始化為零。PC是已施加的次脈沖集合和孤立脈沖的總數(shù)。在步驟1010中，設(shè)置每集合的次脈沖的初始數(shù)量。在圖9a的示例中，每集合為四個次脈沖。步驟1016將編程次脈沖集合施加至被選字線以開始編程與該被選字線關(guān)聯(lián)的存儲元件。如果特定數(shù)據(jù)鎖存器中存儲表示應(yīng)對對應(yīng)的存儲元件進行編程的邏輯“0”，則對應(yīng)的位線接地。另一方面，如果特定鎖存器中存儲表示對應(yīng)的存儲元件應(yīng)保持在其當(dāng)前數(shù)據(jù)狀態(tài)的邏輯“1”，則對應(yīng)的位線連接到I. 5-3V以禁止編程。在步驟1020中，在驗證操作中驗證被選存儲元件的狀態(tài)。如果檢測出被選存儲元件的目標(biāo)閾值電壓已達(dá)到合適的驗證電平，則在對應(yīng)的數(shù)據(jù)鎖存器中存儲的數(shù)據(jù)變?yōu)檫壿嫛癐”。如果檢測出閾值電壓沒有達(dá)到合適的驗證電平，則不改變對應(yīng)的數(shù)據(jù)鎖存器中存儲的數(shù)據(jù)。以這種方式，在其對應(yīng)的數(shù)據(jù)鎖存器中存儲有邏輯“I”的位線不需要進行編程。當(dāng)所有數(shù)據(jù)鎖存器存儲有邏輯“I”時，狀態(tài)機獲知所有被選存儲元件均已被編程。步驟1022跟蹤已經(jīng)達(dá)到目標(biāo)數(shù)據(jù)狀態(tài)的存儲元件。如所提到的，這可能出現(xiàn)于用于觸發(fā)到具有更少次脈沖的集合的過渡和/或到孤立脈沖的過渡的一個或多個觸發(fā)數(shù)據(jù)狀態(tài)。例如，步驟1022可以基于被驗證達(dá)到觸發(fā)驗證電平的額外存儲元件的數(shù)量，或者基于未被驗證達(dá)到觸發(fā)驗證電平的額外存儲元件的數(shù)量，而更新計數(shù)。以這種方式，確定了已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)的程度。步驟1023確定是否已滿足自適應(yīng)標(biāo)準(zhǔn)，該自適應(yīng)標(biāo)準(zhǔn)基于步驟1022來觸發(fā)每集合中次脈沖的數(shù)量的改變或到孤立脈沖的切換，如結(jié)合圖9a論述的那樣。這可能包括，例如，在四狀態(tài)實現(xiàn)方式中通過驗證電平的A狀態(tài)或B狀態(tài)存儲元件的數(shù)量。
在步驟1024中，檢查所有數(shù)據(jù)鎖存器是否存儲了邏輯“I”。如果所有數(shù)據(jù)鎖存器存儲了邏輯“1”，則因為所有被選存儲元件已被編程和驗證，所以編程處理完成并且成功。在步驟1026中報告“通過”狀態(tài)。在一些實現(xiàn)方式中，如與圖5中的位忽略區(qū)域結(jié)合而提出的，即使不是所有被選存儲元件被驗 證為編程，編程處理也被認(rèn)為完成并且成功。在這種情況下，由于不充分編程的存儲元件而能造成后續(xù)讀取操作期間發(fā)生錯誤。然而，這些錯誤可由ECC糾正。如果在步驟1024中確定出并非所有數(shù)據(jù)鎖存器都存儲邏輯“1”，則繼續(xù)編程處理。在一些實施例中，即使并非所有數(shù)據(jù)鎖存器都存儲邏輯“1”，也停止編程處理。在決定步驟1028中，針對編程限制值PCmax檢查編程計數(shù)器PC。編程限制值的一個示例為二十；然而，也可使用其它值。如果編程計數(shù)器PC大于或等于PCmax，則編程操作失敗，并且在步驟1030中報告“失敗”狀態(tài)。如果編程計數(shù)值PC小于PCmax，則執(zhí)行步驟1032，在該步驟中，編程計數(shù)器PC遞增I，并且Vpgm遞增步長AVpgm。處理繼續(xù)到步驟1011處，其確定PC是否觸發(fā)每集合中次脈沖的數(shù)量的改變或到孤立脈沖的切換。注意到，步驟1011和步驟1022/1023可以結(jié)合使用，以使得一起使用固定標(biāo)準(zhǔn)和自適應(yīng)標(biāo)準(zhǔn)，或者可以只使用固定標(biāo)準(zhǔn)，或者可以只使用自適應(yīng)標(biāo)準(zhǔn)，從而確定何時切換到每集合更少的次脈沖和/或何時切換到孤立脈沖。決定步驟1012確定是施加次脈沖集合還是施加孤立編程脈沖。例如，這個步驟可響應(yīng)于步驟1011和/或步驟1022/1023。如果決定步驟1012確定要施加另一次脈沖集合，則步驟1014設(shè)置集合中的次脈沖的數(shù)量。例如，集合中的次脈沖的數(shù)量可從最后循環(huán)保持恒定，或被改變。步驟1016施加下一個次脈沖集合。如果決定步驟1012確定要施加孤立脈沖，則步驟1018向被選字線施加孤立脈沖。在任一情況中，在步驟1020處再次執(zhí)行驗證操作。因此，在一個實施例中，提供了一種用于在非易失性存儲系統(tǒng)中編程的方法。該方法包括與涉及非易失性存儲元件集合中的被選非易失性存儲元件的編程操作結(jié)合，而將多個編程次脈沖集合施加至被選非易失性存儲元件。非易失性存儲元件集合與字線集合通信，并且多個編程次脈沖集合經(jīng)由字線集合的被選字線而施加至被選非易失性存儲元件。每個編程次脈沖集合包括初始次脈沖，該初始次脈沖從公共起始電平(OV)過渡到相應(yīng)峰值電平，并隨后過渡到在初始電平與相應(yīng)峰值電平之間的相應(yīng)中間電平，而不返回到初始電平；以及最后次脈沖，該最后次脈沖從相應(yīng)中間電平過渡到相應(yīng)峰值電平，并隨后過渡到公共起始電平。該方法還包括在編程操作期間，在至少一個編程次脈沖集合之后，對至少一個被選非易失性存儲元件執(zhí)行驗證操作。在另一個實施例中，非易失性存儲系統(tǒng)包括非易失性存儲元件集合，以及與該非易失性存儲元件集合通信的字線集合，該字線集合包括與非易失性存儲元件集合中的被選非易失性存儲元件通信的被選字線。至少一個控制電路與字線集合通信。該至少一個控制電路，與涉及被選非易失性存儲元件的編程操作結(jié)合，而經(jīng)由被選字線將多個編程次脈沖集合施加至被選非易失性存儲元件，其中，每個編程次脈沖集合包括初始次脈沖，該初始次脈沖從公共起始電平(OV)過渡到相應(yīng)峰值電平，并隨后過渡到在初始電平與相應(yīng)峰值電平之間的相應(yīng)中間電平，而不返回到初始電平；以及最后次脈沖，該最后次脈沖從相應(yīng)中間電平過渡到相應(yīng)峰值電平，并隨后過渡到公共起始電平。此外，至少一個控制電路在編程操作期間，在至少一個編程次脈沖集合之后，對至少一個被選非易失性存儲元件執(zhí)行驗證操作。在另一實施例中，在非易失性存儲系統(tǒng)中編程的方法包括將一個編程次脈沖集合施加至非易失性存儲元件集合中的被選非易失性存儲元件。該一個編程次脈沖集合包括具有相應(yīng)幅值的多個次脈沖，所述多個次脈沖包括初始次脈沖，該初始次脈沖從公共起始電平(OV)過渡到相應(yīng)峰值電平，并隨后過渡到在初始電平與相應(yīng)峰值電平之間的相應(yīng)中間電平，而不返回到初始電平；以及最后次脈沖，該最后次脈沖從相應(yīng)中間電平過渡到相應(yīng)峰值電平，并隨后過渡到公共起始電 平。隨后，該方法包括將另一個編程次脈沖集合施加至被選非易失性存儲元件。該另一個編程次脈沖集合包括具有相應(yīng)幅值的多個次脈沖，而該另一個集合具有的次脈沖少于該一個集合具有的次脈沖。該另一編程次脈沖集合的多個次脈沖包括初始次脈沖，該初始次脈沖從公共起始電平(OV)過渡到相應(yīng)峰值電平，并隨后過渡到在初始電平與相應(yīng)峰值電平之間的相應(yīng)中間電平，而不返回到初始電平；以及最后次脈沖，該最后次脈沖從相應(yīng)中間電平過渡到相應(yīng)峰值電平，并隨后過渡到公共起始電平。該方法還包括在編程操作期間，在該一個編程次脈沖集合和該另一個編程次脈沖集合之間對至少一個被選非易失性存儲元件執(zhí)行驗證操作。提供了用于執(zhí)行本文中提供的方法的對應(yīng)方法、系統(tǒng)和計算機或處理器可讀的存儲設(shè)備。上面已經(jīng)提供了具體描述以用于進行闡述和說明。但并不意圖窮舉或者限于所公開的精確形式。根據(jù)以上教導(dǎo)，可實現(xiàn)很多修改和變型。選取上述實施例以最佳地解釋技術(shù)的原理及其實際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員能夠以不同的實施例并利用適于特定補充用途的不同變型來最佳地利用該技術(shù)。該技術(shù)的范圍旨在由所附權(quán)利要求來定義。
權(quán)利要求
1.一種用于在非易失性存儲系統(tǒng)中編程的方法，包括 與涉及非易失性存儲元件集合(300)中的被選非易失性存儲元件的編程操作結(jié)合，而將編程次脈沖(912、914、916、918 ;922、924、926、928 ;932、934、936 ;942、944、946 ;952、954 ;962、964)的多個編程次脈沖集合(910、920、930、940、950和960)施加至所述被選非易失性存儲元件，所述非易失性存儲元件集合與字線(WL0-WL63)集合通信，并且所述多個編程次脈沖集合經(jīng)由所述字線集合的被選字線而施加至所述被選非易失性存儲元件，每個編程次脈沖集合包括初始次脈沖(912、922、952、962)，所述初始次脈沖從公共起始電平(Vinitial)過渡到相應(yīng)峰值電平(Vpeak)，并隨后過渡到在所述公共起始電平與所述相應(yīng)峰值電平之間的相應(yīng)中間電平(Vint)，而不返回到所述公共起始電平；以及最后次脈沖(918、928、946、954、964)，所述最后次脈沖從相應(yīng)中間電平(Vint)過渡到相應(yīng)峰值電平(Vpeak),并隨后過渡到所述公共起始電平(Vinitial),并且 在所述編程操作期間，在至少一個編程次脈沖集合之后，對至少一個被選非易失性存儲元件執(zhí)行驗證操作。
2.根據(jù)權(quán)利要求I所述的方法，其中 在每個編程次脈沖集合的所述初始次脈沖與所述最后次脈沖之間不對所述被選非易失性存儲元件執(zhí)行驗證操作。
3.根據(jù)權(quán)利要求I或2所述的方法，其中 至少一個編程次脈沖集合包括在所述初始次脈沖和所述最后次脈沖之間的額外次脈沖(914、916 ;924、926 ；934 ;944)，所述額外次脈沖從相應(yīng)中間電平過渡到相應(yīng)峰值電平，并隨后返回到所述額外次脈沖的所述相應(yīng)中間電平。
4.根據(jù)權(quán)利要求I至3中的任一項所述的方法，其中 至少一個編程次脈沖集合包括整數(shù)N > I個次脈沖(914、916 ;924、926)，并且后續(xù)至少一個其它編程次脈沖集合包括整數(shù)M個次脈沖(934 ；944)，其中，I < M < N。
5.根據(jù)權(quán)利要求I至4中的任一項所述的方法，還包括 基于已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)(VVa、VVb、VVC)的程度，從所述至少一個編程次脈沖集合過渡到所述至少一個其它編程次脈沖集合。
6.根據(jù)權(quán)利要求I至5中的任一項所述的方法，還包括 當(dāng)在所述編程操作中已施加特定數(shù)量的次脈沖集合時，從所述至少一個編程次脈沖集合過渡到所述至少一個其它編程次脈沖集合。
7.根據(jù)權(quán)利要求I至6中的任一項所述的方法，其中 在所述編程操作中，每個編程次脈沖集合中的次脈沖的數(shù)量隨時間遞減。
8.根據(jù)權(quán)利要求I至7中的任一項所述的方法，其中 在所述編程操作中，每個編程次脈沖集合中的次脈沖的幅值(Vpeakl、Vpeak2、Vpeak3)隨時間遞增。
9.根據(jù)權(quán)利要求I至8中的任一項所述的方法，與所述編程操作結(jié)合還包括 從將多個編程次脈沖集合施加至所述被選非易失性存儲元件，過渡到施加至少一個孤立脈沖；并且 在所述至少一個孤立脈沖之后，對所述至少一個被選非易失性存儲元件執(zhí)行驗證操作。
10.根據(jù)權(quán)利要求9所述的方法，其中 所述過渡的出現(xiàn)基于已完成編程到目標(biāo)數(shù)據(jù)狀態(tài)的程度。
11.根據(jù)權(quán)利要求9所述的方法，其中 所述過渡的出現(xiàn)基于已施加的多個編程次脈沖集合。
12.—種非易失性存儲系統(tǒng)，包括 非易失性存儲元件集合(300)； 與所述非易失性存儲元件集合通信的字線(WL0-WL63)集合，所述字線集合包括與所述非易失性存儲元件集合中的被選非易失性存儲元件通信的被選字線；以及 與所述字線集合通信的至少一個控制電路(410)，所述至少一個控制電路，與涉及所述被選非易失性存儲元件的編程操作結(jié)合，而經(jīng)由所述被選字線將編程次脈沖(912、914、916、918 ;922、924、926、928 ;932、934、936 ;942、944、946 ;952、954 ;962、964)的多個編程次脈沖集合(910、920、930、940、950和960)施加至所述被選非易失性存儲元件，每個編程次脈沖集合包括初始次脈沖(912、922、952、962)，所述初始次脈沖從公共起始電平(Vinitial)過渡到相應(yīng)峰值電平(Vpeak)，并隨后過渡到在所述公共起始電平與所述相應(yīng)峰值電平之間的相應(yīng)中間電平(Vint)，而不返回到所述公共起始電平；以及最后次脈沖(918、928、946、954、964)，所述最后次脈沖從相應(yīng)中間電平(Vint)過渡到相應(yīng)峰值電平(Vpeak)，并隨后過渡到公共起始電平(Vinitial)，并且在所述編程操作期間，在至少一個編程次脈沖集合之后，對至少一個被選非易失性存儲元件執(zhí)行驗證操作。
13.根據(jù)權(quán)利要求12所述的非易失性存儲系統(tǒng)，其中 在每個編程次脈沖集合的所述初始次脈沖與所述最后次脈沖之間不對所述被選非易失性存儲元件執(zhí)行驗證操作。
14.根據(jù)權(quán)利要求12或13所述的非易失性存儲系統(tǒng)，其中 在所述編程操作中，每個編程次脈沖集合中的次脈沖的數(shù)量隨時間遞減。
15.根據(jù)權(quán)利要求12至14中的任一項所述的非易失性存儲系統(tǒng)，其中 在所述編程操作中，每個編程次脈沖集合中的次脈沖的幅值(Vpeakl、Vpeak2、Vpeak3)隨時間遞增。
全文摘要
在存儲器系統(tǒng)中，編程波形通過使用具有鋸齒形的多個相鄰次脈沖集合而減小了編程噪聲。在集合中，初始次脈沖從例如0V的初始電平步升至峰值電平，隨后步降至在初始電平之上的中間電平。集合中的一個或多個后續(xù)的次脈沖可從中間電平步升至峰值電平，并隨后步降至中間電平。集合中的最后次脈沖可從中間電平步升至峰值電平，并隨后步降至初始電平。在次脈沖集合之后執(zhí)行驗證操作。在相繼集合中的每集合次脈沖的數(shù)量可減少，直到朝編程操作結(jié)束施加孤立脈沖為止。
文檔編號G11C16/10GK102959634SQ201180018326
公開日2013年3月6日 申請日期2011年4月6日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者董英達(dá), 玉平·K·方, 赫里特·揚·海明克 申請人:桑迪士克科技股份有限公司