專利名稱：非易失性存儲器件及其高速緩存編程方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及一種非易失性存儲器件，且更具體而言，涉及一種非易失性存儲器件的高速緩存(cache)編程操作。
背景技術(shù)：
根據(jù)當(dāng)切斷電源時是否保持?jǐn)?shù)據(jù)，將存儲器件劃分成易失性存儲器件和非易失性存儲器件。當(dāng)斷電時，易失性存儲器件會丟失數(shù)據(jù)，其中動態(tài)隨機存取存儲器(DRAM)器件和靜態(tài)隨機存取存儲器(SRAM)器件為示例性的易失性存儲器件。另一方面，即使斷電，非易失性存儲器件也保留儲存在其中的數(shù)據(jù)，其中快閃存儲器件為示例性的非易失性存儲器件?？扉W存儲器件可以使用高速緩存編程方法來提高編程速率。根據(jù)高速緩存編程方法，在執(zhí)行編程操作時，提前接收下一個編程操作的數(shù)據(jù)且將所述數(shù)據(jù)儲存在寄存器(例如，頁緩沖器中可用的鎖存器)中，且在完成當(dāng)前編程操作之后，對已儲存在寄存器中的下一個編程操作的數(shù)據(jù)依次進行編程。由于在當(dāng)前編程操作期間應(yīng)接收下一個編程操作的數(shù)據(jù)，所以高速緩存編程操作的電流峰值會增加。此外，當(dāng)電流峰值超過使用非易失性存儲器件的系統(tǒng)可供應(yīng)的電流量時，可能會發(fā)生不穩(wěn)定的操作或操作故障。因此，一種在高速緩存編程操作期間防止電流峰值增加的技術(shù)是有幫助的。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及一種可在高速緩存編程操作期間防止電流峰值增加的高速緩存編程方法。根據(jù)本發(fā)明的一個實施例，一種非易失性存儲器件的高速緩存編程方法包括以下步驟將當(dāng)前編程操作的數(shù)據(jù)編程到存儲器單元陣列中；判斷當(dāng)前編程操作是否已執(zhí)行到編程完成的閾值點；以及在當(dāng)前編程操作已執(zhí)行到編程完成的閾值點時接收下一個編程操作的數(shù)據(jù)。根據(jù)本發(fā)明的另一個實施例，一種非易失性存儲器件，包括單元陣列，所述單元陣列包括多個存儲器單元；第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器被配置為儲存當(dāng)前編程操作的數(shù)據(jù)和下一個編程操作的數(shù)據(jù)；以及控制器，所述控制器被配置為在當(dāng)前編程操作執(zhí)行到編程完成的閾值點之后儲存下一個編程操作的數(shù)據(jù)。


圖1說明的是在非易失性存儲器件的編程操作期間，在施加編程脈沖的編程脈沖持續(xù)時間內(nèi)和在為編程操作執(zhí)行驗證操作的編程驗證持續(xù)時間內(nèi)位線的電壓電平的移位。圖2示出當(dāng)在編程操作期間重復(fù)地施加編程脈沖時被編程的存儲器單元數(shù)目上的增加以及電流峰值的變化。圖3是描述根據(jù)本發(fā)明的一般性實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖4是描述根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖5是描述根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖6是描述根據(jù)本發(fā)明的第三實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖7是描述根據(jù)本發(fā)明的第四實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖8示出在基于多電平單元(MLC)的最低有效位(LSB)編程操作中閾值電壓A和 B的分布，以及在最高有效位(MSB)編程操作中閾值電壓C、D、E和F的分布。圖9是根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的框圖。圖10是說明根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的操作的時序圖。
具體實施例方式下面將參照附圖更加詳細(xì)地描述本發(fā)明的示例性實施例。然而，本發(fā)明可以用不同的方式來實施，并且不應(yīng)當(dāng)被理解為限于本文所提出的實施例。確切地說，提供這些實施例是為了使本說明書清楚且完整，并且將會向本領(lǐng)域技術(shù)人員完全傳達本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的各個附圖和實施例中表示相同的部件。圖1說明的是在非易失性存儲器件的編程操作期間，在施加編程脈沖的編程脈沖持續(xù)時間內(nèi)和在為編程操作執(zhí)行驗證操作的編程驗證持續(xù)時間內(nèi)位線電壓電平的移位。非易失性存儲器件的編程操作主要劃分成編程脈沖持續(xù)時間101和編程驗證持續(xù)時間102。在編程脈沖持續(xù)時間101期間，在位線加載持續(xù)時間Tl和泵浦持續(xù)時間(未圖示)中出現(xiàn)電流峰值，所述位線加載持續(xù)時間Tl用于設(shè)置和恢復(fù)位線。當(dāng)已知位線加載持續(xù)時間Tl中位線的電容(CBL1 在施加編程脈沖時因位線之間的交叉耦合而導(dǎo)致的電容與位線的固有電容之和)、且已知位線加載持續(xù)時間Tl中位線的電壓變化(AVBLl)時，可基于等式I = CX △ V/T來檢測位線加載持續(xù)時間Tl的電流峰值。簡言之，編程脈沖持續(xù)時間101的電流峰值Il可表示如下Il = CBLlX AVBL1/T1 等式 1基于相同的原理，編程驗證持續(xù)時間102的電流峰值12可表示如下12 = CBL2X Δ VBL2/T2 等式 2其中CBL2表示在執(zhí)行預(yù)充電操作(Τ2)時由于位線之間的交叉耦合所導(dǎo)致的電容與位線的固有電容之和；ΔνΒ 2表示在預(yù)充電操作(Τ2)期間位線的電壓變化。如圖1所示，由于位線加載持續(xù)時間Tl的電壓變化(AVBLl)比預(yù)充電操作持續(xù)時間T2期間位線的電壓變化△ VBL2大，因此非易失性存儲器件的編程操作中的最大電流峰值出現(xiàn)在位線加載持續(xù)時間Tl期間。在位線加載持續(xù)時間Tl期間位線電容(CBLl)與要編程的存儲器單元的數(shù)目密切相關(guān)。在編程操作的初始階段中，要對大量的存儲器單元進行編程。因此，位線電容CBLl 大。然而，在重復(fù)執(zhí)行編程操作時，隨著要編程的存儲器單元的剩余數(shù)目減少而禁止編程的存儲器單元的數(shù)目增加，位線電容CBLl減小。圖2示出在編程操作期間當(dāng)重復(fù)地施加編程脈沖時，被編程的存儲器單元數(shù)目上的增加以及電流峰值的變化。參見圖2的上部部分，當(dāng)?shù)谝淮问┘泳幊堂}沖時，少量的存儲器單元被編程脈沖編程，但被編程脈沖編程的存儲器單元的數(shù)目(即，被編程的存儲器單元數(shù)目上的增加)響應(yīng)于后續(xù)的編程脈沖而逐步地變多。接著，在被編程的存儲器單元數(shù)目上的增加達到峰值之后，所述增加響應(yīng)于編程脈沖而逐步地變小。簡言之，被編程的存儲器單元數(shù)目上的增加可以通過高斯(Gaussian)分布來描述，在所述高斯分布中，隨著編程脈沖的施加，被編程的存儲器單元數(shù)目上的增加逐步地變大，且在達到峰值之后逐步地變小。參見圖2的下部部分，由于在編程操作的初始階段中要編程的存儲器單元的數(shù)目多(即，當(dāng)已施加的編程脈沖的總數(shù)目相對小時)，故電流峰值高。然而，隨著編程操作繼續(xù)進行，電流峰值逐步地降低。具體而言，例如，響應(yīng)于編程脈沖的施加，電流峰值大約在點 201處急劇地降低，在所述點201處被編程的存儲器單元數(shù)目上的增加最大。如上所描述的，隨著編程操作繼續(xù)進行，電流峰值逐步地減少。此處，如果在當(dāng)前的高速緩存編程操作期間控制何時接收和儲存下一個編程操作的數(shù)據(jù)(例如，高速緩存數(shù)據(jù))，則可以防止電流峰值由于高速緩存編程操作而增加，如下文詳細(xì)描述的。圖3是描述根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的高速緩存編程方法的流程圖。參看圖3，在步驟S310中將當(dāng)前編程操作的數(shù)據(jù)編程到存儲器單元陣列中。在存儲器單元陣列的當(dāng)前編程操作期間，在步驟S320中檢查當(dāng)前編程操作是否執(zhí)行到至少編程完成的閾值點。以施加編程脈沖若干次的方式來執(zhí)行步驟S310的當(dāng)前編程操作?？梢栽诿看问┘泳幊堂}沖時執(zhí)行步驟S320的檢查過程，或可以在執(zhí)行步驟S310 的當(dāng)前編程操作時以預(yù)定的周期周期性地執(zhí)行步驟S320的檢查過程。在步驟S320中，可以基于電流峰值是否充分地減少來進行關(guān)于當(dāng)前編程操作是否已執(zhí)行到超過編程完成的閾值點的判斷。舉例而言，當(dāng)判斷是在與圖2的點201相對應(yīng)的時間點之前進行時，可以確定編程操作尚未執(zhí)行到編程完成的閾值點。然而，在與圖2的點201相對應(yīng)的時間之后，可以確定編程操作已經(jīng)執(zhí)行到至少編程完成的閾值點。稍后將詳細(xì)地描述用于判斷編程操作是否已經(jīng)執(zhí)行到至少編程完成的閾值點的標(biāo)準(zhǔn)。當(dāng)步驟S320的檢查過程的結(jié)果是確定當(dāng)前編程操作尚未執(zhí)行到編程完成的閾值點時(即，當(dāng)確定電流峰值尚未充分減少時)，重復(fù)步驟S310中的將當(dāng)前編程操作的數(shù)據(jù)編程到存儲器單元陣列中的編程過程。此處，在步驟S310的編程過程期間以周期性的方式重復(fù)地執(zhí)行步驟S320，以判斷當(dāng)前編程操作是否已執(zhí)行到編程完成的閾值點。當(dāng)步驟S320的結(jié)果是確定當(dāng)前編程操作已執(zhí)行到編程完成的閾值點時(即，當(dāng)確定電流峰值充分減少時)，在當(dāng)前編程操作的執(zhí)行期間輸入下一個編程操作的數(shù)據(jù)。因而，在步驟S330中同時執(zhí)行當(dāng)前編程操作和下一個編程操作的數(shù)據(jù)的接收。在完成步驟S330 的過程之后(即，當(dāng)完成當(dāng)前編程操作且輸入了下一個編程操作的數(shù)據(jù)時)，對在步驟S330 中所輸入的數(shù)據(jù)進行編程(未示出)。此處，在步驟S330中可以響應(yīng)于非易失性存儲器件的被使能的高速緩存就緒信號CACHE RB#(圖9所示)來接收下一個編程操作的數(shù)據(jù)。高速緩存就緒信號CACHE RB#是非易失性存儲器件傳送給存儲控制器的標(biāo)志信號。被使能的高速緩存就緒信號CACHE RB# 指示非易失性存儲器件就緒以接收下一個編程操作的數(shù)據(jù)。另一方面，被禁止的高速緩存就緒信號CACHE 1 #指示編程操作對于接收下一個編程操作的數(shù)據(jù)尚未就緒。圖4是描述根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的高速緩存編程方法的流程圖。參見圖4，示出了步驟S320的一個具體實例，其中在步驟S3201進行關(guān)于施加編程脈沖的次數(shù)是否超過預(yù)定數(shù)目M的判斷。隨著多次施加編程脈沖至選中的字線來執(zhí)行當(dāng)前編程操作。此處，基于已施加編程脈沖的次數(shù)來進行編程操作程度的判斷?？梢曰陔娏飨牧匡@著減少時的時間點來確定數(shù)目M。例如，當(dāng)假定平均施加 10次編程脈沖直到完成編程操作，且在已施加了編程脈沖達七次之后編程操作的電流消耗量減少時，可將預(yù)定次數(shù)M設(shè)定為等于7。在此情況下，在已施加編程脈沖達7次之后輸入下一個編程操作的數(shù)據(jù)。圖5是描述根據(jù)本發(fā)明的第二實施例的非易失性存儲器件的高速緩存編程方法的流程圖。參見圖5，示出了步驟S320的另一個具體實例，其中在步驟S320_2進行關(guān)于編程失敗的存儲器單元的數(shù)目是否小于指定數(shù)目N的判斷。隨著逐步地執(zhí)行編程操作，編程失敗的單元的數(shù)目減少。此處，基于編程失敗的單元的數(shù)目來進行編程操作程度的判斷?？梢曰陔娏飨牧匡@著減少時的時間點來確定所述數(shù)目N。例如，假定在一個頁——頁可以是編程操作的存儲器單元的單位——中存在4000個存儲器單元，且在編程失敗的存儲器單元的數(shù)目減少到小于1000之后編程操作的電流消耗量顯著減少，則可將數(shù)目N設(shè)定為1000。在此情況下，在編程失敗的單元的數(shù)目已減少到小于1000之后輸入下一個編程操作的數(shù)據(jù)。圖6是描述根據(jù)本發(fā)明的第三實施例的非易失性存儲器件的高速緩存編程方法的流程圖。參見圖6，示出了步驟S320的另一個具體實例，其中在步驟S320_3進行關(guān)于完成編程的存儲器單元的數(shù)目是否超過指定數(shù)目X的判斷。隨著逐步執(zhí)行編程操作，完成編程的存儲器單元的數(shù)目增加。此處，基于完成編程的單元的數(shù)目來進行編程操作程度的判斷?？梢曰陔娏飨牧匡@著減少時的時間點來確定所述數(shù)目X。例如，假定在一個頁中存在4000個存儲器單元且在完成編程的存儲器單元的數(shù)目增加到多于3000之后編程操作的電流消耗量減少，可將數(shù)目X設(shè)定為3000。在此情況下，在完成編程的存儲器單元的數(shù)目已增加到多于3000之后輸入下一個編程操作的數(shù)據(jù)。圖7是描述根據(jù)本發(fā)明的第四實施例的非易失性存儲器件的高速緩存編程方法的流程圖。圖8示出在多電平單元(MLC)的最低有效位(LSB)編程操作中閾值電壓A和B 的分布，以及在最高有效位(MSB)編程操作中閾值電壓C、D、E和F的分布。
結(jié)合圖3至圖6所描述的高速緩存編程方法可以應(yīng)用于單電平單元(SLC)編程方法和多電平單元(MLC)編程方法兩者。而且，在MLC編程方法之中，可將上述高速緩存編程方法應(yīng)用于最低有效位(LSB)編程方法和最高有效位(MSB)編程方法。簡言之，可將結(jié)合圖3至圖6所描述的高速緩存編程方法應(yīng)用于所有的高速緩存編程方法。參見圖7，描述可應(yīng)用于示例性的MSB編程方法的高速緩存編程方法。在圖7中，在步驟S320_4對MSB編程方法之中的針對多個目標(biāo)閾值電壓電平D、E 和F中的至少一個目標(biāo)閾值電壓電平D的編程操作(例如，MPVl編程操作)是否已完成進行檢查。當(dāng)執(zhí)行MSB編程操作時，首先完成針對第一目標(biāo)閾值電壓電平的MPVl編程操作，接著完成針對第二目標(biāo)閾值電壓電平的MPV2編程操作和針對第三目標(biāo)閾值電壓電平的MPV3 編程操作。因此，當(dāng)完成MPVl編程操作時，可以看出編程操作已執(zhí)行到編程完成的閾值點。雖然圖7說明的是在完成MPVl編程操作之后輸入下一個編程操作的數(shù)據(jù)的情況， 但其僅是示例性的，且也可以其它方式來設(shè)計系統(tǒng)，例如，被設(shè)計成在完成MPV2編程操作之后輸入下一個編程操作數(shù)據(jù)的系統(tǒng)。圖9是根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的框圖。參見圖9，非易失性存儲器件包括單元陣列910，所述單元陣列910包括多個存儲器單元；第一寄存器920_1和第二寄存器920_2，所述第一寄存器920_1和所述第二寄存器920_2被配置為儲存當(dāng)前編程操作的數(shù)據(jù)以及下一個編程操作的數(shù)據(jù)；控制器930，所述控制器930被配置為在當(dāng)前編程操作執(zhí)行到編程完成的閾值點之后儲存下一個編程操作的數(shù)據(jù)；輸入/輸出(10)電路940，所述輸入/輸出(IO)電路940被配置為輸入/輸出數(shù)據(jù)；以及標(biāo)志輸出電路950，所述標(biāo)志輸出電路950被配置為輸出高速緩存就緒信號CACHE RB#。第一寄存器920_1和第二寄存器920_2儲存當(dāng)前編程操作的數(shù)據(jù)以及下一個編程操作的數(shù)據(jù)。例如，當(dāng)?shù)谝患拇嫫?20_1儲存當(dāng)前編程操作的數(shù)據(jù)時，第二寄存器920_2儲存下一個編程操作的數(shù)據(jù)。根據(jù)另一個實例，當(dāng)?shù)诙拇嫫?202儲存當(dāng)前編程操作的數(shù)據(jù)時，第一寄存器920_1儲存下一個編程操作的數(shù)據(jù)。換言之，當(dāng)將當(dāng)前編程操作的數(shù)據(jù)儲存在第一寄存器920_1和第二寄存器920_2之中的任一寄存器中時，可將下一個編程操作的數(shù)據(jù)儲存在另一個寄存器中?？刂破?30檢查將當(dāng)前編程操作的數(shù)據(jù)儲存到第一寄存器920_1和第二寄存器 920_2之中的任一寄存器(例如，第一寄存器920_1)中且編程到單元陣列910中的當(dāng)前編程操作進行到何種程度，且在當(dāng)前編程操作已進行到至少編程完成的閾值點時，控制器930 將高速緩存就緒信號CACHE RB#使能以將其輸出至標(biāo)志輸出電路950，使得下一個編程操作的數(shù)據(jù)可被儲存到另一個寄存器(例如，第二寄存器920_2)中?？梢曰谏衔慕Y(jié)合圖4 至圖7所描述的方法來確定當(dāng)前編程操作是否已執(zhí)行到編程完成的閾值點。當(dāng)高速緩存就緒信號CACHE RB#被使能時，經(jīng)由IO電路940將下一個編程操作的數(shù)據(jù)——高速緩存數(shù)據(jù)——輸入至非易失性存儲器件，且將輸入的數(shù)據(jù)儲存到寄存器(例如，第二寄存器9202)中。圖10是說明根據(jù)本發(fā)明的一個實施例的非易失性存儲器件的操作的時序圖。參見圖10，將當(dāng)前編程操作的數(shù)據(jù)編程到單元陣列910中。在當(dāng)前編程操作已進行到編程完成的閾值點時(即，在當(dāng)前編程操作經(jīng)過點1002時)，高速緩存就緒信號
8CACHERB#被使能，接著經(jīng)由IO電路940輸入下一個編程操作的數(shù)據(jù)——高速緩存數(shù)據(jù)，且將數(shù)據(jù)儲存到寄存器中。圖10所示“INTERNAL RB#”為內(nèi)部忙碌信號。在內(nèi)部忙碌信號INTERNAL RB# 處于邏輯低電平的持續(xù)時間期間，非易失性存儲器件執(zhí)行編程操作，而在內(nèi)部忙碌信號 INTERNAL RB#處于邏輯高電平的持續(xù)時間期間，非易失性存儲器件不執(zhí)行編程操作。當(dāng)高速緩存就緒信號CACHE 1 #被使能的時刻與內(nèi)部忙碌信號INTERNAL RB#被使能的時刻之間的時間比輸入下一個編程操作的數(shù)據(jù)所花費的時間(此時間為數(shù)據(jù)輸入時間)長時，可在不影響高速緩存編程操作的執(zhí)行的同時減少電流峰值。根據(jù)本發(fā)明的技術(shù)，在當(dāng)前編程操作執(zhí)行到編程完成的閾值點之后輸入下一個編程的數(shù)據(jù)。因此，在不大量消耗電流的當(dāng)前編程操作的持續(xù)時間期間輸入下一個編程的數(shù)據(jù)。結(jié)果是，可在高速緩存編程操作期間防止電流峰值增加。雖然已結(jié)合具體的實施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員而言明顯的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的主旨和范圍的情況下，可以進行各種變化和修改。
權(quán)利要求
1.一種非易失性存儲器件的高速緩存編程方法，包括以下步驟將當(dāng)前編程操作的數(shù)據(jù)編程到存儲器單元陣列中；判斷所述當(dāng)前編程操作是否已執(zhí)行到編程完成的閾值點；以及在所述當(dāng)前編程操作已執(zhí)行到所述編程完成的閾值點時接收下一個編程操作的數(shù)據(jù)。
2.如權(quán)利要求1所述的高速緩存編程方法，其中，通過檢測已重復(fù)施加編程脈沖的次數(shù)來執(zhí)行判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點的步驟。
3.如權(quán)利要求1所述的高速緩存編程方法，其中，通過檢測編程失敗的單元的數(shù)目來執(zhí)行判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點的步驟。
4.如權(quán)利要求1所述的高速緩存編程方法，其中，通過檢測完成編程的單元的數(shù)目來執(zhí)行判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點的步驟。
5.如權(quán)利要求1所述的高速緩存編程方法，其中，所述當(dāng)前編程操作是最高有效位編程操作，并且通過判斷所述最高有效位編程操作中的針對多個目標(biāo)閾值電壓電平之中的至少一個目標(biāo)閾值電壓電平的編程操作是否已完成，來執(zhí)行關(guān)于判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點的步驟。
6.如權(quán)利要求1所述的高速緩存編程方法，其中，當(dāng)編程操作執(zhí)行到所述編程完成的閾值點時，高速緩存就緒信號被使能以輸入所述下一個編程操作的數(shù)據(jù)。
7.如權(quán)利要求1所述的高速緩存編程方法，其中，在輸入所述下一個編程操作的數(shù)據(jù)時，將所述當(dāng)前編程操作的數(shù)據(jù)編程到所述存儲器單元陣列中直到完成所述當(dāng)前編程操作。
8.如權(quán)利要求1所述的高速緩存編程方法，其中，所述編程完成的閾值點是這樣的點 在響應(yīng)于所述當(dāng)前編程操作期間所施加的各個編程脈沖而被編程的存儲器單元數(shù)目上的增加之中，響應(yīng)于所述當(dāng)前編程操作期間所施加的編程脈沖而被編程的存儲器單元數(shù)目上的增加在所述點處最大。
9.如權(quán)利要求1所述的高速緩存編程方法，其中，在所述編程完成的閾值點之后，被編程的存儲器單元在數(shù)目上的增加響應(yīng)于在所述當(dāng)前編程操作期間施加的各個編程脈沖而逐步地減少。
10.一種非易失性存儲器件，包括單元陣列，所述單元陣列包括多個存儲器單元；第一寄存器和第二寄存器，所述第一寄存器和所述第二寄存器被配置為儲存當(dāng)前編程操作的數(shù)據(jù)和下一個編程操作的數(shù)據(jù)；以及控制器，所述控制器被配置為在所述當(dāng)前編程操作執(zhí)行到編程完成的閾值點之后儲存所述下一個編程操作的數(shù)據(jù)。
11.如權(quán)利要求10所述的非易失性存儲器件，其中，所述控制器被配置為在所述當(dāng)前編程操作已執(zhí)行到所述編程完成的閾值點之后將高速緩存就緒信號使能。
12.如權(quán)利要求10所述的非易失性存儲器件，其中，所述控制器被配置為通過判斷已施加編程脈沖的次數(shù)來判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點。
13.如權(quán)利要求10所述的非易失性存儲器件，其中，所述控制器被配置為通過判斷編程失敗的單元的數(shù)目來判斷所述當(dāng)前編程操作是否已執(zhí)行到至少所述編程完成的閾值點。
14.如權(quán)利要求10所述的非易失性存儲器件，其中，所述控制器被配置為通過判斷完成編程的單元的數(shù)目來確定所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點。
15.如權(quán)利要求10所述的非易失性存儲器件，其中，所述當(dāng)前編程操作為最高有效位編程操作，并且所述控制器被配置為通過判斷所述最高有效位編程操作中的針對多個目標(biāo)電平之中的至少一個目標(biāo)電平的編程操作是否已完成，來判斷所述當(dāng)前編程操作是否已執(zhí)行到所述編程完成的閾值點。
全文摘要
本發(fā)明提供一種非易失性存儲器件的高速緩存編程方法，包括以下步驟將當(dāng)前編程操作的數(shù)據(jù)編程到存儲器單元陣列中；判斷當(dāng)前編程操作是否已執(zhí)行到編程完成的閾值點；以及在當(dāng)前編程操作已執(zhí)行到編程完成的閾值點時接收下一個編程操作的數(shù)據(jù)。
文檔編號G11C16/34GK102568569SQ20111042628
公開日2012年7月11日 申請日期2011年12月19日 優(yōu)先權(quán)日2010年12月21日
發(fā)明者樸世泉, 金有聲 申請人:海力士半導(dǎo)體有限公司