專利名稱：具有垂直位線的可重編程非易失性存儲器元件的三維陣列的制作方法
技術領域：
本申請的主題是可重編程非易失性存儲器單元陣列的結構、使用和制造，更具體地是在半導體基板上形成的存儲器存儲元件的三維陣列。
背景技術：
利用閃存的可重編程非易失性海量數(shù)據(jù)存儲系統(tǒng)的使用廣泛用于存儲計算機文件數(shù)據(jù)、相機圖片以及由其他類型的主機產(chǎn)生和/或使用的數(shù)據(jù)。閃存的流行形式是通過連接器可移除地連接到主機的卡。存在許多不同的商業(yè)上可得的閃存卡，例子是以商標 CompactFlash (CF)>MultiMediaCard(MMC)、Secure Digital (SD) >miniSD>microSD>Memory Stick, Memory Stick Micro、xD-Picture Card、SmartMedia 和 TransFlash 銷售的那些閃存卡。這些卡根據(jù)其規(guī)范具有特有的機械插頭和/或電接口，并且插入到被提供為主機的一部分或者與主機連接的配對插座中。廣泛使用的閃存系統(tǒng)的另一形式是閃存驅動(flash drive)，其是具有通過將其插入主機的USB插孔中而與主機連接的通用串行總線(USB)插頭的小型延長包裝中的手持存儲器系統(tǒng)。本申請的受讓人桑迪士克公司銷售在其Cruzer、Ultra和Extreme Contour 商標下的閃存驅動。在閃存系統(tǒng)的另一形式中，大量存儲器被永久地安裝在主機系統(tǒng)內，比如筆記本型計算機內，代替通常的盤驅動海量數(shù)據(jù)存儲系統(tǒng)。這三種形式的海量數(shù)據(jù)存儲系統(tǒng)中的每一種通常包括相同類型的閃存陣列。它們每個通常還包含其自己的存儲器控制器和驅動器，但是也有一些代替地至少部分由存儲器所連接到的主機執(zhí)行的軟件控制的唯存儲器系統(tǒng)(memory only system)。閃存通常形成在一個或多個集成電路芯片上，并且控制器形成在另一電路芯片上。但是在包括控制器的某些存儲器系統(tǒng)中、尤其是在嵌入在主機內的存儲器系統(tǒng)中，存儲器、控制器和驅動器通常形成在單個集成電路芯片上。存在在主機和閃存系統(tǒng)之間傳輸數(shù)據(jù)的兩種主要技術。在其之一中，由系統(tǒng)產(chǎn)生或接收的數(shù)據(jù)文件的地址被映射到為系統(tǒng)建立的連續(xù)邏輯地址空間的不同范圍中。地址空間的廣度通常足以覆蓋系統(tǒng)能夠處理的地址的全部范圍。作為一個例子，磁盤存儲驅動器通過這樣的邏輯地址空間與計算機或其他主機系統(tǒng)通信。主機系統(tǒng)通過文件分配表(FAT) 保持跟蹤分配給其文件的邏輯地址，并且存儲器系統(tǒng)維持那些邏輯地址到存儲數(shù)據(jù)的物理存儲器地址的映射。商業(yè)上可得的大多數(shù)存儲卡和閃存盤利用這種類型的接口，因為其模仿主機普遍與之接口連接(interface)的磁盤驅動器的接口。在這兩種技術的第二種中，唯一地標識電子系統(tǒng)產(chǎn)生的數(shù)據(jù)文件，且其數(shù)據(jù)由文件內的偏移邏輯地尋址。然后在存儲器系統(tǒng)內將這些文件標識符直接映射到物理存儲器位置。在別處、比如專利申請公開no. US2006/0184720A1中描述和對比了這兩種類型的主機
/存儲器系統(tǒng)接口。閃存系統(tǒng)通常利用具有存儲器單元(cell)的陣列的集成電路，該存儲器單元根據(jù)存儲在其中的數(shù)據(jù)個別地儲存控制存儲器單元的閾值水平的電荷。導電的浮置柵極最普遍地提供為存儲器單元的用于存儲電荷的一部分，但是替換地使用介電電荷俘獲材料。對于用于大容量海量存儲系統(tǒng)的存儲器單元陣列，通常優(yōu)選NAND架構。對于小容量存儲器，代替地通常使用諸如NOR的其他架構。可以通過參考美國專利no. 5570315,5774397, 6046935，6373746，6456528，6522580，6643188，6771536，6781877 和 7342279 來得到作為閃存系統(tǒng)的一部分的NAND閃存陣列及其操作的例子。近年來，存儲在存儲器單元陣列中的數(shù)據(jù)的每位所需的集成電路面積量已經(jīng)顯著減小，并且目標仍是進一步將其降低。因此閃存系統(tǒng)的成本和尺寸正在減小。NAND陣列架構的使用有助于此，但是也已采用其他方法來減小存儲器單元陣列的尺寸。這些其他方法之一是在半導體基板上形成在不同平面上彼此疊加的多個二維存儲器單元陣列，而不是更典型的單個陣列。在美國專利no. 7023739和7177191中給出了具有多個堆疊的NAND閃存單元陣列平面的集成電路的例子。另一類型的可再編程非易失性存儲器單元使用可變電阻存儲器元件，該可變電阻存儲器元件可以被設置為導電或不導電狀態(tài)(或者替換地，分別是低阻或高阻狀態(tài))，并且另外一些可以被設置到部分導電狀態(tài)并且維持在該狀態(tài)直到隨后被復位到初始狀況?？勺冸娮柙€別地連接在以二維陣列彼此交叉的兩個正交延伸導體(通常是位線和字線)之間。通常通過置于相交導體上的適當電壓來改變這種元件的狀態(tài)。由于這些電壓還必須施加到大量其他未選電阻元件一一這是因為當所選元件的狀態(tài)被編程或讀取時，這些未選電阻元件沿著相同的導體連接一一所以通常將二極管與可變電阻元件串聯(lián)以便降低可流經(jīng)其的泄漏電流。期望針對大量存儲器單元并行地進行數(shù)據(jù)讀取和編程操作導致讀取或編程電壓被施加到很大量的其他存儲器單元。在專利申請公開no.US2009/0001344 Al中給出了可變電阻存儲器元件的陣列以及相關二極管的例子。

發(fā)明內容
本申請針對存儲器元件的三維陣列，其中該陣列的位線垂直地定向。即，代替僅在公共的半導體基板上堆疊多個現(xiàn)有二維陣列(其中每個二維陣列具有其自己的位線)，在分開的平面中彼此疊加地堆疊多個無位線二維陣列，但該多個無位線二維陣列然后共享穿過平面向上延伸的公共位線。這些位線是其電壓或電流依賴于正從存儲器讀取或正被編程到存儲器中的數(shù)據(jù)的位線。在該三維存儲器陣列中使用的存儲器元件優(yōu)選是可變電阻存儲器元件。S卩，個別存儲器元件的電阻(以及因此相反的電導)通常因跨越該元件所連接到的正交相交導體所置放的電壓而改變。依賴于可變電阻元件的類型，狀態(tài)可以響應于跨越其的電壓、經(jīng)過其的電流水平、跨越其的電場量、施加到其的熱度水平等而改變。對于一些可變電阻元件材料， 正是電壓、電流、電場、熱度等施加到該元件的時間量確定其導電狀態(tài)何時改變以及改變發(fā)生所沿的方向。在這些狀態(tài)改變操作之間，存儲器元件的電阻保持不變，因此是非易失性的。以上概括的三維陣列架構可以用從具有不同屬性和工作特性的各種這樣的材料中選擇的存儲器元件材料來實現(xiàn)?？梢灾貜偷貙⒋鎯ζ髟碾娮枰约耙虼似淇蓹z測的存儲狀態(tài)從初始水平設置到另一水平然后復位回到初始水平。對于某些材料，施加以在一個方向上改變其狀態(tài)的電壓、電流、電場、熱度等的量或持續(xù)時間不同于施加以在另一方向上改變的量或時間(不對稱的)。利用兩個可檢測狀態(tài)，每個存儲器元件存儲一位數(shù)據(jù)。利用某些材料，通過指定多于兩個穩(wěn)定電阻水平作為存儲器元件的可檢測狀態(tài)，可將多于一位數(shù)據(jù)存儲在每個存儲器元件中。在此的三維陣列架構在其可以工作的方式方面非常通用。此三維架構還允許限制未被尋址(未選擇的)電阻存儲器元件的廣度和數(shù)量，其中在其他被尋址(選擇的)存儲器元件上進行讀取和編程操作期間，跨越該未被尋址電阻存儲器元件施加了不期望的電壓水平。干擾未被尋址存儲器元件的狀態(tài)的風險以及經(jīng)過未被尋址存儲器元件的泄漏電流的水平可以從在使用相同存儲器元件材料的其他陣列中已經(jīng)歷的那些顯著減小。泄漏電流是不期望的，因為它們可以更改從被尋址存儲器元件讀取的表觀電流，由此使得難以準確地讀取被尋址(選擇的)存儲器元件的狀態(tài)。泄漏電流是不期望的還因為它們增加了陣列汲取的整體功率，因此不期望地導致必須使得電力供應比所期望的更大。由于在被尋址存儲器元件的編程和讀取期間已經(jīng)被施加了電壓的未被尋址存儲器元件的相對小的范圍，因此具有本文的三維架構的陣列可制作為包括更大量的存儲器元件而不在讀取時引入誤差以及超過合理的電力供應性能。另外，本文的三維架構允許可變電阻存儲器元件在位線和字線導體的正交交叉點處連接而不需要二極管或其他非線性元件與可變電阻元件串聯(lián)。在可變電阻存儲器元件的現(xiàn)有陣列中，二極管通常與每個存儲器元件串聯(lián)以便在該元件未被選擇不過仍具有跨越其放置的電壓差(比如這可能在未選存儲器元件連接到位線或字線、該位線或字線攜帶用于與相同的這些線連接的所選存儲器元件的電壓時發(fā)生)時降低經(jīng)過該元件的泄漏電流。不存在對二極管的需要顯著降低了陣列的復雜性以及因此減少了制造其所需的處理步驟的數(shù)目。實際上，本文的存儲器元件的三維陣列的制造比使用相同類型的存儲器元件的其他三維陣列簡單得多。具體地，需要更少數(shù)量的掩膜(mask)來形成陣列的每個平面的元件。形成具有三維陣列的集成電路所需的處理步驟的總數(shù)因此減少，且得到的集成電路的成本也降低。創(chuàng)新性的三維可變電阻元件存儲器系統(tǒng)的各個方面、優(yōu)點、特征和細節(jié)被包括在接下來的其示例例子的描述中，該描述應結合附圖考慮。為了所有目的將在此參考的所有專利、專利申請、論文、其他出版物、文獻和事物通過對其全部引用合并于此。對于在任何所并入的出版物、文獻或事物與本申請之間的術語的定義或使用的任何不一致或沖突的程度，應該以本申請的為準。


圖1是可變電阻存儲器元件的三維陣列的一部分的等效電路，其中該陣列具有垂直位線，圖2是利用圖1的存儲器單元陣列的可重編程非易失性存儲器系統(tǒng)的示意框圖， 并且其指示存儲器系統(tǒng)與主機系統(tǒng)的連接；圖3提供圖1的添加有某結構的三維陣列的兩個平面和基板的平面圖；圖4是圖3的平面之一的一部分的放大圖，經(jīng)注釋以示出在其中編程數(shù)據(jù)的影響；圖5是圖3的平面之一的一部分的放大圖，經(jīng)注釋以示出從其讀取數(shù)據(jù)的影響；圖6例示示例的存儲器存儲元件；
圖7是根據(jù)其實現(xiàn)方式的第一具體例子圖1所示的三維陣列的一部分的等距視圖；圖8是根據(jù)其實現(xiàn)方式的第二具體例子圖1所示的三維陣列的一部分的截面；圖9-14例示形成圖8的三維陣列例子的過程；以及圖15是根據(jù)其實現(xiàn)方式的第三具體例子圖1所示的三維陣列的一部分的截面。
具體實施例方式首先參考圖1，三維存儲器10的架構以這樣的存儲器的一部分的等效電路的形式示意并概括地例示。這是以上概述的三維陣列的具體例子。標準三維矩形坐標系統(tǒng)11用于參照，向量X、y和ζ的每個的方向與其他兩個正交。優(yōu)選在半導體基板13中形成用于將內部存儲器元件選擇性地與外部數(shù)據(jù)電路連接的電路。在此具體例子中，利用選擇或切換器件Ay的二維陣列，其中χ給出器件在χ方向上的相對位置，y給出其在y方向上的相對位置。作為例子，個別器件Qxy可以是選擇門或者選擇晶體管。全局位線(GBLx)在y方向上延長，并且具有在χ方向上的由下標指示的相對位置。全局位線(GBLx)可個別地與在χ方向上具有相同位置的選擇器件Q的源極或漏極連接，但在讀取以及亦通常在編程期間，一次僅一個與特定全局位線連接的選擇器件導通。 個別選擇器件Q的源極或漏極中的另一個與局部位線(LBLxy)之一連接。局部位線在ζ方向上垂直地延長，并且在χ(行)和y (列)方向上形成規(guī)則的二維陣列。為了將一組(在此例子中指定為一行)局部位線與相應的全局位線連接，控制柵極線SGy在χ方向上延長并且與在y方向上具有共同位置的單個行的選擇器件Qxy的控制端 (柵極)連接。因此，依賴于哪個控制柵極線SGy接收將其連接到的選擇器件導通的電壓， 選擇器件Qxy—次將跨越χ方向的(在Y方向上具有相同位置的)一行局部位線(LBLxy)連接到全局位線(GBLx)中的相應全局位線。其余的控制柵極線接收將其所連接的選擇器件保持截止的電壓。可以注意到，因為僅一個選擇器件(Qxy)與每個局部位線(LBLxy) —起使用，因此可以使得該陣列跨越半導體基板的在χ和y兩個方向上的間距非常小，因此存儲器存儲元件的密度大。在位于基板13以上在ζ方向上的不同距離處的多個平面中形成存儲器存儲元件 Mzxy0在圖1中例示了兩個平面1和2，但是通常將存在更多的平面，比如4個、6個或甚至更多。在距離ζ處的每個平面中，字線WLzy在χ方向上延長并且在y方向上在局部位線(LBLxy) 之間間隔開。每個平面的字線WLzy個別地與字線的任一側的局部位線LBLxy中的毗鄰兩個交叉。個別存儲器存儲元件Mzxy連接在與這些個別的交差點毗鄰的一個局部位線LBLxy和一個字線WLzy之間。因此個別存儲器元件Mzxy可以通過在存儲器元件連接于其間的局部位線LBLxy和字線WLzy上放置適當?shù)碾妷簛韺ぶ?。該電壓被選擇以提供致使存儲器元件的狀態(tài)從現(xiàn)有狀態(tài)改變到期望的新狀態(tài)所需的電刺激(electrical stimulus)。這些電壓的電平、持續(xù)時間和其他特性依賴于對該存儲器元件使用的材料。三維存儲器單元結構的每個“平面”通常由至少兩層形成，其中定位有導電字線 WLzy的一層，以及將平面彼此電隔離的電介質材料的另一層。依賴于例如存儲器元件Mzxy的結構，每個平面中也可以存在另外的層。在半導體基板上一個在一個上地堆疊各平面，局部位線LBLxy與該局部位線延伸穿過的每個平面的存儲元件Mzxy連接。
圖2是可以使用圖1的三維存儲器10的示例存儲器系統(tǒng)的框圖。連接數(shù)據(jù)輸入-輸出電路21以在圖1的全局位線GBLx上并行地提供(在編程期間)和接收(在讀取期間)表示存儲在被尋址的存儲元件Mzxy中的數(shù)據(jù)的模擬電量。電路21通常包含感測放大器，用于在讀取期間將這些電量轉換成數(shù)字數(shù)據(jù)值，該數(shù)字數(shù)據(jù)值然后通過線路23傳送到存儲器系統(tǒng)控制器25。相反，要被編程到陣列10中的數(shù)據(jù)由控制器25發(fā)送到輸入-輸出電路21，然后該輸入-輸出電路21通過在全局位線GBLx上放置適當?shù)碾妷簛韺⒃摂?shù)據(jù)編程到被尋址的存儲器元件中。對于二進制操作，一個電壓電平通常被放置在全局位線GBLx 上以表示二進制“ 1 ”，并且另一電壓電平被放置在全局位線GBLx上以表示二進制“0”。存儲器元件通過由相應的字線選擇電路27和局部位線電路四放置在字線WLzy和選擇柵極控制線SGy上的電壓而被尋址以用于讀取或編程。在圖1的具體三維陣列中，位于所選字線和在一個實例中通過選擇器件Qxy連接到全局位線GBLx的局部位線LBLxy中的任意一個之間的存儲器元件可以由經(jīng)過選擇電路27和四施加的適當電壓而被尋址以用于編程或讀取。存儲器系統(tǒng)控制器25通常從主機系統(tǒng)31接收數(shù)據(jù)和向其發(fā)送數(shù)據(jù)?？刂破?5 經(jīng)常包含用于臨時存儲這樣的數(shù)據(jù)和操作信息的若干隨機存取存儲器(RAM) 34。還在控制器25和主機31之間交換命令、狀態(tài)信號和正被讀取或編程的數(shù)據(jù)的地址。存儲器系統(tǒng)與各種主機系統(tǒng)一起工作。它們包括計算機(PC)、膝上型和其他便攜計算機、蜂窩電話、個人數(shù)字助理(PDA)、數(shù)字相機、數(shù)字攝像機和便攜式音頻播放器。主機通常包括接受存儲器系統(tǒng)的配合存儲器系統(tǒng)插頭35的用于一種或多種類型的存儲卡或閃存盤的內置插座33，但是一些主機需要使用存儲卡被插入到其中的適配器，并且其他的主機需要在其之間使用線纜?；蛘?，存儲器系統(tǒng)可以被置于主機系統(tǒng)中作為其集成部分。存儲器系統(tǒng)控制器25將從主機接收到的命令傳送到解碼器/驅動器電路37。類似地，將存儲器系統(tǒng)產(chǎn)生的狀態(tài)信號從電路37傳輸?shù)娇刂破?5。在控制器控制幾乎所有存儲器操作的情況下，電路37可以是簡單的邏輯電路，或者電路37可以包括狀態(tài)機，以控制實行給定命令所需的重復存儲器操作中的至少一些。從電路37施加由解碼命令得到的控制信號到字線選擇電路27、局部位線選擇電路四和數(shù)據(jù)輸入-輸出電路21。攜帶陣列10 內的要被存取的存儲器元件的物理地址的地址線39也自控制器連接到電路27和四以便實行來自主機的命令。該物理地址對應于從主機系統(tǒng)31接收的邏輯地址，由控制器25和 /或解碼器/驅動器37進行轉換。結果，電路四通過在選擇器件Qxy的控制元件上放置適當?shù)碾妷阂詫⑺x的位線(LBLxy)與全局位線(GBLx)連接來部分地尋址陣列10內的指定的存儲元件。尋址通過電路27向陣列的字線WLzy施加適當?shù)碾妷憾瓿伞１M管圖2的存儲器系統(tǒng)利用圖1的三維存儲器元件陣列10，但是該系統(tǒng)不限于僅使用該陣列架構。給定的存儲器系統(tǒng)可以替換地將此類型的存儲器與包括閃存(比如具有 NAND存儲器單元陣列架構的閃存)、磁盤驅動器或者某些其他類型的存儲器的另一其他類型相組合。其他類型的存儲器可以具有其自己的控制器或者在某些情況下可以與三維存儲器單元陣列10共享控制器25，特別是如果處于一操作級的兩種類型的存儲器之間存在兼容性。盡管圖1的陣列中的每個存儲器元件Mzxy可以個別被尋址用于根據(jù)到來的數(shù)據(jù)改變其狀態(tài)或者用于讀取其現(xiàn)有的存儲狀態(tài)，但是當然優(yōu)選以多個存儲器元件為單位并行編程和讀取該陣列。在圖1的三維陣列中，在一個平面上的一行存儲器元件可以并行被編程和讀取。并行操作的存儲器元件的數(shù)量依賴于連接到所選字線的存儲器元件的數(shù)量。在一些陣列中，字線可以被分段(未在圖1中示出)以使得沿著存儲器元件的長度連接的存儲器元件的總數(shù)量中的僅一部分——即連接到所選一段的存儲器元件——可以被尋址用于并行操作。其數(shù)據(jù)已變?yōu)閺U棄(obsolete)的先前編程的存儲器元件可以被尋址和從其中它們先前被編程的狀態(tài)重新編程。因此，正被并行地重新編程的存儲器元件的狀態(tài)將通常在其之間具有不同的開始狀態(tài)。這對于許多存儲器元件材料是可接受的，但是通常優(yōu)選地在重新編程一群組存儲器元件之前將其復位到共同狀態(tài)。出于此目的，可以將存儲器元件分組為塊，其中每塊存儲器元件同時被復位到公共狀態(tài)、優(yōu)選是被編程狀態(tài)之一，以準備隨后用于對每塊存儲器元件編程。如果正使用的存儲器元件材料特征在于從第一狀態(tài)改變到第二狀態(tài)的時間比其從第二狀態(tài)改變回第一狀態(tài)花費的時間少得多，則優(yōu)選選擇復位操作以致使進行花費更長時間的轉變。然后編程比復位進行得快。更長的復位時間通常不是問題，因為復位除了廢棄的數(shù)據(jù)什么都不包含的存儲器元件的塊在較高比例的情況下通常在后臺中完成，因此不會不利地影響存儲器系統(tǒng)的編程性能。通過使用存儲器元件的塊復位，可以以與當前閃存單元陣列類似的方式操作可變電阻存儲器元件的三維陣列。將存儲器元件的塊復位到共同狀態(tài)對應于將閃存單元的塊擦除到已擦除狀態(tài)。本文中存儲器元件的個別塊可以進一步被劃分為多頁存儲器元件，其中一頁存儲器元件被一起編程和讀取。這類似于閃存中頁的使用。個別頁的存儲器元件被一起編程和讀取。當然，當編程時，要存儲由復位狀態(tài)表示的數(shù)據(jù)的那些存儲器元件不從復位狀態(tài)改變。一頁中需要改變到另一狀態(tài)以便表示正存儲的數(shù)據(jù)的那些存儲器元件通過編程操作來改變其狀態(tài)。在圖3中例示了使用這種塊和頁的例子，圖3提供了圖1的陣列的平面1和2的平面示意圖。以二維示出跨越每個平面延伸的不同字線穿過各平面延伸的局部位線 LBLxy。個別塊由在這些平面的單個平面中連接到一個字線或者如果字線被分割則是字線的一段的兩側的存儲器元件構成。因此在陣列的每個平面中存在非常大量的這種塊。在圖3 所示的塊中，連接到一個字線WL12的兩側的每個存儲器元件M114、M124、M134、M115、M1m和M135形成該塊。當然，將存在沿著字線的長度連接的更多的存儲器元件，但是為了簡化僅例示了其中的一些。每個塊的存儲器元件連接在單個字線和不同的局部位線之間，即，對于圖3所示的塊，連接在字線札12和各自的局部位線LBL12、LBL22, LBL32> LBL13、LBL23和LBL33之間。還在圖3中例示了頁。在所述的具體實施例中，每個塊存在兩頁。一頁由沿著該塊的字線的一側的存儲器元件形成，另一頁由沿著字線的相對側的存儲器元件形成。在圖 3中標記的示例頁由存儲器元件M114、M1M和M134形成。當然，一頁通常將具有非常大數(shù)量的存儲器元件以便能夠一次編程和讀取大量的數(shù)據(jù)。為了說明的簡化，僅包括了圖3的頁的存儲器元件中的一些。現(xiàn)在將描述當作為圖2的存儲器系統(tǒng)中的陣列10工作時圖1和3的存儲器陣列的示例復位、編程和讀取操作。對于這些例子，每個存儲器元件Mzxy被認為包括非易失性存儲器材料，非易失性存儲器材料可以通過跨越存儲器元件施加不同極性的電壓(或電流) 或者具有相同極性但不同量值和/或持續(xù)時間的電壓來在不同電阻水平的兩個穩(wěn)定狀態(tài)之間切換。例如可以通過使電流在一個方向上流經(jīng)元件而將一類材料置于高阻狀態(tài)，并且
12通過使電流在另一方向上流經(jīng)元件而將其置于低阻狀態(tài)。或者，在使用相同的電壓極性切換的情況下，一個元件可能需要較高電壓和較短時間來切換到高阻狀態(tài)，并需要較低電壓和較長時間來切換到較低電阻狀態(tài)。這些是指示一位數(shù)據(jù)的存儲的個別存儲器元件的兩個存儲器狀態(tài)，依賴于存儲器元件的狀態(tài)，其是“0”或“ 1 ”。為了復位(擦除)一塊存儲器元件，該塊中的存儲器元件被置于其高阻狀態(tài)。遵循在當前閃存陣列中使用的慣例，該狀態(tài)將被指定為邏輯數(shù)據(jù)狀態(tài)“ 1 ”，但是替換地其可以被指定為“0”。如圖3中的例子所示，一塊包括電連接到一個字線WL或其片段的所有存儲器元件。塊是陣列中被一起復位的存儲器元件的最小單位。其可以包括數(shù)千個存儲器元件。如果在字線的一側上的一行存儲器元件包括其中的例如1000個存儲器元件，則一塊將具有來自字線的任一側的兩行的2000個存儲器元件。使用圖3所示的塊作為例子，可以采取以下步驟來復位一塊的所有存儲器元件1.通過圖2的電路21將所有全局位線(圖1和3的陣列中的GBLpGBL2和GBL3) 設置到0伏。2.將該塊的一個字線的任一側上的至少兩個選擇柵極線設置到H’伏，使得y方向上的字線的每側上的局部位線通過其選擇器件連接到其各自的全局位線并因此達到0伏。 使得電壓H’足夠高——像在1-3伏的范圍中的某個電壓，通常是2伏——以導通選擇器件 Qxy。圖3所示的塊包括字線WL12,使得該字線的任一側上的選擇柵極線S(i2和(圖1)被圖2的電路四設置到H’伏，以便導通選擇器件Q12、Q22、Q32、Q13、Qu和Q33。這致使在χ方向上延伸的兩個毗鄰行中的局部位線LBL12、LBL22、LBL32、LBL13、LBL23和LBL33中的每個連接到全局位線GBI^GBL2和GBL3中的相應全局位線。在y方向上彼此毗鄰的局部位線中的兩個連接到單個全局位線。那些局部位線然后被設置到全局位線的0伏。其余的局部位線優(yōu)選保持未連接并且其電壓浮置。3.將正被復位的塊的字線設置到H伏。此復位電壓值依賴于存儲器元件中的切換材料，并且可以在一伏的一小部分到幾伏之間。該陣列的所有其他字線——包括所選平面1的其他字線和其他未選平面上的所有字線——被設置到0伏。在圖1和3的陣列中， 字線WL12被置于H伏，而陣列中的所有其他字線全部通過圖2的電路27被置于0伏。結果是跨越該塊的每個存儲器元件放置H伏。在圖3的示例塊中，這包括存儲器元件M114、M124、M134、M115、M1m和M1:35。對于正被用作例子的存儲器材料類型，經(jīng)過這些存儲器元件的得到的電流將還沒有處于高阻狀態(tài)的其任意一個置于該復位狀態(tài)?？梢宰⒁獾?，因為僅一個字線具有非0電壓，所以將沒有雜散電流流動。該塊的該一個字線上的電壓可以致使電流僅經(jīng)過該塊的存儲器元件流到地。也沒有可以將任何未選和電浮置的局部位線驅動到H伏的任何東西，因此將不存在跨越該塊以外的陣列的任何其他存儲器元件的電壓差。因此，沒有跨越其他塊中的未選存儲器元件施加可以致使它們被不注意地干擾或復位的電壓。還可以注意到，可以通過將字線和毗鄰選擇柵極的任意組合分別設置到H或者H’ 來同時復位多個塊。在此情況下，這樣做的唯一代價是同時復位增加的數(shù)量的存儲器元件所需的電流量增加。這影響了所需的電力供應的大小。優(yōu)選同時編程一頁存儲器元件以便增加存儲器系統(tǒng)操作的并行性。在圖4中提供了圖3所示的頁的擴展版本，其添加注釋以例示編程操作。該頁的各個存儲器元件初始處于其復位狀態(tài)，這是因為其塊的所有存儲器元件先前已經(jīng)被復位。在此采用該復位狀態(tài)來表示邏輯數(shù)據(jù)“1”。對于根據(jù)正被編程到該頁中的到來的數(shù)據(jù)而要存儲邏輯數(shù)據(jù)“0”的這些存儲器元件中的任意存儲器元件，這些存儲器元件被切換到其低阻狀態(tài)即其設置狀態(tài) (set state)，而該頁的其余的存儲器元件保持在復位狀態(tài)。為了編程一頁，僅導通一行選擇器件，導致僅一行局部位線連接到全局位線。該連接交替地允許該塊的兩頁的存儲器元件在兩個相繼的編程周期中被編程，然后這使得在復位和編程單元中的存儲器元件的數(shù)量相等。參考圖3和圖4，描述在所指示的一頁存儲器元件M114、Mm和Mim內的示例編程操作，如下1.置于全局位線上的電壓是根據(jù)存儲器系統(tǒng)接收的用于編程的數(shù)據(jù)的樣式。在圖4的例子中，GBL1攜帶邏輯數(shù)據(jù)位“1”，GBL2攜帶邏輯位“0”，GBL3攜帶邏輯位“1”。這些位線分別被設置到相應的電壓Μ、Η和Μ，如所示，其中M電平電壓高但不足以編程存儲器元件，H電平足夠高以使存儲器元件進入編程狀態(tài)。M電平電壓可以是在0伏和H之間約為H 電平電壓的一半。例如，M電平可以是0.7伏，H電平可以是1.5伏。用于編程的H電平不必與用于復位或讀取的H電平相同。在此情況下，根據(jù)接收的數(shù)據(jù)，存儲器元件M114和M134 將仍處于其復位狀態(tài)，而存儲器元件Mm正被編程。因此，通過以下步驟，編程電壓僅施加到此頁的存儲器元件M124。2.將正被編程的頁的字線設置到0伏，在此情況下是所選字線WL12。這是該頁的存儲器元件連接到的唯一字線。所有平面上的其他字線的每個被設置到M電平。通過圖2 的電路27施加這些字線電壓。3.將在所選字線以下以及任一側的選擇柵極線之一設置到H電壓電平，以便選擇一頁用于編程。對于圖3和圖4所示的頁，H電壓被置于選擇柵極線以便導通選擇器件仏2、(^2和932 (圖1)。所有其他選擇柵極線、此例子中即線SG1 被設置到0伏以便保持其選擇器件截止。通過圖2的電路四施加選擇柵極線電壓。這將一行局部位線連接到全局位線，并且使所有其他局部位線浮置。在此例子中，該行局部位線LBL12、LB“2和 LBL32通過被導通的選擇器件連接到各自的全局位線GBLp GBL2和GBL3,而該陣列的所有其他局部位線(LBL)被保持浮置。對于上述的示例存儲器元件材料，此操作的結果是，發(fā)送編程電流Irare通過 (through)存儲器元件M124，由此致使該存儲器元件從復位改變到設置(編程)狀態(tài)。相同情形將發(fā)生于連接在所選字線WL12和已被施加了編程電壓電平H的局部位線(LBL)之間的其他存儲器元件(未示出)。施加以上列出的編程電壓的相對時序的例子是首先將在一頁上的所有全局位線 (GBL)、所選的選擇柵極線(SG)、所選字線和在所選字線的任一側的兩個毗鄰字線全部設置到電壓電平M。在此之后，在編程周期(cycle)的持續(xù)時間，根據(jù)被編程的數(shù)據(jù)，所選的GBL 升高到電壓電平H，而同時所選字線的電壓降到0伏。平面1中的除了所選字線WL12以外的字線以及未選的其他平面中的所有字線可以被弱驅動到M、某個較低電壓或者被允許浮置以便降低必須由作為圖2的電路27的部分的字線驅動器所傳遞的電力。通過使除了所選行之外的所有局部位線(在此例子中除了 LBL12、LBL22和LBL32之外的所有局部位線)浮置，可以通過連接在浮置位線和毗鄰字線之間的處于其低阻狀態(tài)的(編程的)存儲器元件將電壓松散地耦合到被允許浮置的所選平面1的靠外側的字線以及其他平面的字線。這些所選平面的靠外側的字線和未選平面中的字線盡管被允許浮置，但是可以最終通過編程的存儲器元件的組合被驅動上升至電壓M。在編程操作期間通常存在寄生電流，該寄生電流可以增加必須通過所選字線和全局位線提供的電流。在編程期間，存在兩個寄生電流源，一個到不同塊中的毗鄰頁，另一個到相同塊中的毗鄰頁。第一個的例子是圖4所示的來自在編程期間已經(jīng)升高到電壓電平H 的局部位線LBL22的寄生電流IP1。存儲器元件Mim連接在該電壓和在其字線WL11上的電壓電平M之間。該電壓差可以致使寄生電流-Ipi流動。因為在局部位線LBL12或者LBh2與字線WL11之間沒有這樣的電壓差，所以沒有這樣的寄生電流流經(jīng)存儲元件M113或M133的任一個，結果這些存儲器元件根據(jù)正被編程的數(shù)據(jù)保持在復位狀態(tài)。其他寄生電流可以類似地從相同的局部位線LBL22流到其他平面中的毗鄰字線。 這些電流的存在可能限制在存儲器系統(tǒng)中可以包括的平面的數(shù)量，這是因為總電流可能隨著平面的數(shù)量而增加。對于編程的限制是在存儲器電力供應的電流容量，因此平面的最大數(shù)量是電力供應的大小和平面的數(shù)量之間的折衷。在大多數(shù)情況下通?？梢允褂?-8個平面的數(shù)量。在編程期間的另一寄生電流源是到相同塊中的毗鄰頁。被使得浮置的局部位線 (除了連接到被編程的行的存儲器元件的局部位線之外的所有局部位線)將趨向于通過任意平面上的任意編程的存儲器元件被驅動到未選字線的電平電壓M。這又可以致使寄生電流在所選平面中從處于M電壓電平的這些局部位線流到處于0伏的所選字線。對于此的例子由圖4中所示的電流IP2、‘和Ip4給出。通常，這些電流將比以上討論的另一寄生電流 Ipi小得多，這是因為這些電流僅流經(jīng)處于其導電狀態(tài)的與所選平面中的所選字線毗鄰的那些存儲器元件。上述編程技術確保所選頁被編程(局部位線處于H，所選字線處于0)，并且毗鄰的未選字線處于M。如之前所述，其他未選字線可以被弱驅動到M或者初始被驅動到M然后使其浮置。或者，也可以使在遠離所選字線(例如離開5個字線以上)的任意平面中的字線未充電(處于地)或者浮置，這是因為流向它們的寄生電流是如此低以致與已識別的寄生電流相比可以忽略，因為它們必須流經(jīng)五個或更多導通的器件(處于其低阻狀態(tài)的器件) 的一串聯(lián)組合。這可以降低通過對大量字線充電引起的電力消耗。盡管以上描述假設被編程的頁的每個存儲器元件將藉助編程脈沖的一次施加而達到其期望的導通值，但是替換地也可以使用在NOR或NAND閃存技術中常用的編程-驗證技術。在此過程中，對于給定頁的完整編程操作包括一系列個別的編程操作，其中在每個編程操作內出現(xiàn)導通電阻方面的較小改變。在每個編程操作之間散布的是驗證(讀取)操作，其確定各個存儲器元件是否已經(jīng)達到與正在存儲器元件中被編程的數(shù)據(jù)一致的電阻或電導(conductance)的期望的編程水平。對于每個存儲器元件，當其被驗證達到電阻或電導的期望值時，針對其的編程/驗證的序列終止。在所有被編程的存儲器元件被驗證已經(jīng)達到其期望的編程值時，則該頁存儲器元件的編程完成。在美國專利No. 5172338中描述了此技術的例子。主要參考圖5，描述對一頁存儲器元件、比如存儲器元件M114、M124和M134的狀態(tài)的并行讀取。示例的讀取過程的步驟如下
1.將所有全局位線GBL和所有字線WL設置到電壓VK。電壓Vk僅是方便的基準電壓，并且可以是任意數(shù)量的值，但是通常將在0和1伏之間。通常，對于發(fā)生重復讀取的操作模式，將陣列中的所有字線設置到Vk以便降低寄生讀取電流是方便的，即使這需要對所有字線充電。但是，作為替換，僅需要將所選字線(圖5中的WL12)、處于與所選字線相同位置的每個其他平面中的字線以及所有平面中緊接毗鄰的字線升高到VK。2.通過在與所選字線毗鄰的控制線上放置電壓來導通一行選擇器件以便界定要讀取的頁。在圖1和圖5的例子中，電壓被施加到控制線S(i2以便導通選擇器件仏2、Q22和 Q32。這將一行局部位線LBL12、LBL22和LBL32連接到其各自的全局位線GBL1. GBL2和GBL3。 這些局部位線然后連接到存在于圖2的電路21中的各個感測放大器(SA)，并且采取它們連接到的全局位線的電勢VK。允許所有其他局部位線LBL浮置。3.將所選字線(WL12)設置到電壓VK±VSenSe。基于感測放大器選擇Vsense的符號(sign)，并且其具有大約0.5伏的量值。所有其他字線上的電壓保持相同。4.對于時間T，感測流入(VK+VSenSe)或流出(VfVsense)每個感測放大器的電流。這些是示出為正流經(jīng)圖5的例子的被尋址的存儲器元件的電流IK1、IK2和Ik3，它們與各個存儲器元件M114、M124和Mim的編程狀態(tài)成比例。然后通過連接到相應的全局位線GBLp GBL2和GBL3的電路21內的感測放大器的二進制輸出給出存儲器元件M114、M124和Mim的狀態(tài)。然后這些感測放大器輸出經(jīng)過線23(圖幻發(fā)送到控制器25，控制器25然后將讀取的數(shù)據(jù)提供給主機31。5.通過從選擇柵極線(SG2)移除電壓來截止選擇器件0!12、Q22和仏2)，以便將局部位線與全局位線斷開，并且將所選字線(WL12)返回到電壓VK。在這樣的讀操作期間的寄生電流具有兩個不期望的效果。如像編程那樣，寄生電流使得對存儲器系統(tǒng)電力供應的需求增加。另外，可能存在寄生電流，其錯誤地包含于經(jīng)過正被讀取的尋址的存儲器元件的電流中。因此，如果這樣的寄生電流足夠大，則這可能導致錯誤的讀取結果。如在編程情況中那樣，除了所選行(圖5的例子中的LB12、LB22和LB32)之外的所有局部位線是浮置的。但是浮置的局部位線的電勢可能通過任意平面中的處于其編程(低阻)狀態(tài)并連接在浮置位線和處于Vk的字線之間的任意存儲器元件驅動到VK。在數(shù)據(jù)讀取期間不存在與編程情況下(圖4)的Ipi相當?shù)募纳娏?，這是因為所選局部位線和毗鄰的未選擇的字線兩者都處于\。但是，寄生電流可能流經(jīng)連接在浮置局部位線和所選字線之間的低電阻存儲器元件。這些電流可與編程期間的電流IP2、IP3* IP4(圖4)相當，在圖5 中示出為IP5、Ire和IP7。這些電流的每個可以在量值上等于經(jīng)過尋址的存儲器元件的最大讀取電流。但是，這些寄生電流正從處于電壓Vk的字線流到處于電壓VK±Vsense的所選字線而不流經(jīng)感測放大器。這些寄生電流將不流經(jīng)感測放大器所連接到的所選局部位線(圖 5中的LB12、LBa和LB32)。盡管它們對功率消耗有貢獻，但是這些寄生電流并不因此引入感測誤差。盡管鄰近的字線應該處于Vr以最小化寄生電流，但是如在編程情況下那樣，可期望弱驅動這些字線或甚至允許它們浮置。在一個變型中，所選字線和鄰近字線可以被預充電到Vk然后被允許浮置。當感測放大器被通電(energized)時，其可以將它們充電到 Vk使得這些線上的電勢由來自感測放大器的基準電壓(與來自字線驅動器的基準電壓相
16反)準確地設置。這可以在將所選字線充電到vK±vsense之前發(fā)生，但是直到此充電瞬變 (transient)完成之前不測量感測放大器電流。在存儲器陣列10內還可以包括參考單元以促進任何或所有的公共數(shù)據(jù)操作(擦除、編程或讀取)。參考單元是其中電阻被設置到特定值的結構上幾乎盡可能與數(shù)據(jù)單元一致的單元。它們可用于去除或跟蹤與溫度、工藝非均勻性、重復編程、時間或者在存儲器的操作期間可能變化的其他單元屬性相關聯(lián)的數(shù)據(jù)單元的電阻漂移。通常它們被設置為具有高于存儲器元件在一個數(shù)據(jù)狀態(tài)中的最高可接受低阻值(比如導通電阻)、以及低于存儲器元件在另一數(shù)據(jù)狀態(tài)中的最低可接受高阻值(比如截止電阻)的電阻。參考單元可以對于平面或者整個陣列是“全局的”，或者可以被包含在每個塊或頁內。在一個實施例中，在每頁內可以包含多個參考單元。這種單元的數(shù)量可以是僅幾個(少于10個)，或者可以高達每頁內的單元的總數(shù)的百分之幾。在此情況下，通常在與頁內的數(shù)據(jù)獨立的單獨操作中復位和寫參考單元。例如，它們可以在工廠中被設置一次，或者可以在存儲器陣列的操作期間被設置一次或多次。在上述的復位操作期間，所有的全局位線被設置為低，但是這可以修改為僅將與正被復位的存儲器元件相關聯(lián)的全局位線設置到低值，而將與參考單元相關聯(lián)的全局位線設置到中間值，因此防止它們被復位?；蛘撸瑸榱藦臀唤o定塊內的參考單元，與參考單元相關聯(lián)的全局位線被設置為低值，而與數(shù)據(jù)單元相關聯(lián)的全局位線被設置到中間值。在編程期間，反轉此過程，并且將與參考單元相關聯(lián)的全局位線升高到高值以將參考單元設置到期望的導通電阻，而存儲器元件保持在復位狀態(tài)。 通常，將改變編程電壓或次數(shù)以將參考單元編程到與編程存儲器元件時相比較高的導通電阻。例如，如果選擇每頁中的參考單元的數(shù)量為數(shù)據(jù)存儲存儲器元件的數(shù)量的1%， 則可以將它們沿著每個字線物理地布置，使得每個參考單元與其相鄰者相隔100個數(shù)據(jù)單元，并且與讀取參考單元相關的感測放大器可以將其參考信息與讀取數(shù)據(jù)的居間的感測放大器共享?？梢栽诰幊唐陂g使用參考單元以確保以足夠的余量(margin)編程數(shù)據(jù)。關于在頁內使用參考單元的進一步的信息可以在美國專利no. 6222762、6538922、6678192和 7237074中找到。在一個具體實施例中，參考單元可以用于近似地消除陣列中的寄生電流。在此情況下，參考單元的電阻值被設置為復位狀態(tài)的值而不是如之前所述的在復位狀態(tài)和數(shù)據(jù)狀態(tài)之間的值。每個參考單元中的電流可以通過其相關聯(lián)的感測放大器來測量，并且從相鄰數(shù)據(jù)單元中減去此電流。在此情況下，參考單元正逼近(approximate)在所跟蹤的存儲器陣列的區(qū)域中流動的且類似于在數(shù)據(jù)操作期間在陣列的該區(qū)域中流動的寄生電流的寄生電流?？梢栽趦蓚€步驟操作(測量參考單元中的寄生電流，隨后從在數(shù)據(jù)操作期間獲得的值中減去其值)中或者與數(shù)據(jù)操作同時應用此校正。其中能夠進行同時操作的一種方式是使用參考單元來調整毗鄰感測放大器的時序或參考電平。此例子在美國專利no. 7324393 中示出。在可變電阻存儲器元件的傳統(tǒng)二維陣列中，通常包括與交叉的位線和字線之間的存儲器元件串聯(lián)的二級管。二極管的主要目的是降低在復位(擦除)、編程和讀取存儲器元件期間寄生電流的數(shù)量和量值。本文的三維陣列的顯著優(yōu)點是與其他類型的陣列相比，得到的寄生電流較少，并且因此對陣列的操作具有降低的負面影響。
二極管還可以與三維陣列的個別存儲器元件串聯(lián)，就像目前在可變電阻存儲器元件的其他陣列中進行的那樣，以便進一步降低寄生電流的數(shù)量，但是這樣做存在缺點。主要是，制造工藝變得更復雜。然后需要添加的掩膜和添加的制造步驟。此外，因為硅p-n 二極管的形成通常需要至少一個高溫步驟，則字線和位線不能由具有低熔點的金屬、比如在集成電路制造中常用的鋁制成，這是因為在隨后的高溫步驟期間，其可能熔化。使用金屬或者包括金屬的合成材料是優(yōu)選的，這是因為其導電性比由于被暴露于這種高溫而通常用于位線和字線的其導電摻雜的多晶硅材料高。具有作為個別存儲器元件的部分形成的二極管的、電阻切換存儲器元件的陣列的例子在專利申請公開no. US2009/0001344A1中給出。由于本文中的三維陣列中的寄生電流數(shù)量降低，因此可以管理寄生電流的總量值而不用使用這樣的二極管。除了更簡單的制造工藝之外，不存在二極管允許雙極性操作； 即，其中用于將存儲器元件從其第一狀態(tài)切換到其第二存儲器狀態(tài)的電壓極性與用于將存儲器元件從其第二存儲器狀態(tài)切換到其第一存儲器狀態(tài)的電壓極性相反的操作。雙極性操作相比單極性操作(與從存儲器元件的第二存儲器狀態(tài)切換到第一存儲器狀態(tài)相同極性的電壓被用于將存儲器元件從其第一存儲器狀態(tài)切換到第二存儲器狀態(tài))的優(yōu)點是用于切換存儲器元件的電力的降低以及存儲器元件的可靠性的改進。像在由金屬氧化物和固體電解質材料制成的存儲器元件中那樣，在其中導電絲極的形成和破壞是用于切換的物理機制的存儲器元件中可以見到雙極性操作的這些優(yōu)點。寄生電流的水平隨著平面的數(shù)量以及沿著每個平面內的個別字線連接的存儲器元件的數(shù)量而增加。但是，因為每個平面上的字線的數(shù)量并不顯著影響寄生電流量，所以平面可以個別地包括大量字線?？梢酝ㄟ^將字線分段成更少數(shù)量的存儲器元件的部分來進一步管理由于沿著個別字線的長度連接的大量存儲器元件得到的寄生電流。然后，對沿著每個字線的一段連接的存儲器元件而不是沿著字線的整個長度連接的存儲器元件的總數(shù)進行擦除、編程和讀取操作。在此所述的可重編程的非易失性存儲器陣列具有許多優(yōu)點。每單位半導體基板面積可以存儲的數(shù)字數(shù)據(jù)的量高?？梢砸悦總€存儲的數(shù)據(jù)位的更低成本來制造。對于整個平面堆疊僅需要一些掩膜而不是對于每個平面需要單獨的掩膜組。相比于不使用垂直局部位線的其他多平面結構，與基板的局部位線連接的數(shù)量顯著減少。該架構消除了每個存儲器單元具有與電阻存儲器元件串聯(lián)的二極管的需要，由此進一步簡化了制造工藝并使能夠使用金屬導線。此外，操作該陣列所需的電壓比在當前商業(yè)上的閃存中所使用的電壓低得多。因為每個電流路徑的至少一半是垂直的，所以在大交叉點陣列中存在的電壓降顯著減小。由于更短的垂直組件引起的電流路徑的減小的長度意味著在每個電流路徑上存在近似一半數(shù)量的存儲器單元，因此泄漏電流減少，且在數(shù)據(jù)編程或讀取操作期間被干擾的未選單元的數(shù)量也減少。例如，如果在傳統(tǒng)的陣列中存在與一字線相關聯(lián)的N個單元以及與相等長度的位線相關聯(lián)的N個單元，則存在與每個數(shù)據(jù)操作相關聯(lián)的或者“接觸的”2N個單元。在本文所述的垂直局部位線架構中，存在與位線相關聯(lián)的η個單元(η是平面的數(shù)量并且通常是諸如4或8的小數(shù)字)，或者Ν+η個單元與一數(shù)據(jù)操作相關。對于大的N，這意味著受數(shù)據(jù)操作影響的單元的數(shù)量近似是傳統(tǒng)三維陣列中的一半。可用于存儲器存儲元件的材料用于圖1的陣列中的非易失性存儲器儲存元件Mzxy的材料可以是硫族化物、金屬氧化物或者響應于施加的外部電壓或者經(jīng)過該材料的電流而呈現(xiàn)電阻的穩(wěn)定、可逆轉變 (shift)的大量材料中的任意一種。金屬氧化物的特征在于當初始沉積時是絕緣的。一種合適的金屬氧化物是氧化鈦 (TiOx)。先前報告的使用此材料的存儲器元件在圖6中例示。在此情況下，在退火過程中更改近似化學計量(near-StOiChiOmetriC)Ti02塊材料以接近底部形成一缺氧層(或具有氧空位的層)。頂部鉬電極，利用其高功函數(shù)(work function)，為電子創(chuàng)建高電勢Pt/TiA 阻擋。結果，在適度電壓(一伏以下)下，非常低的電流將流經(jīng)此結構。底部Pt/Ti02_x阻擋通過氧空位(0+2)的存在而降低，并且表現(xiàn)為低電阻接觸(歐姆接觸(ohmic contact)). (已知Ti02中的氧空位擔當η型摻雜物，從而變換經(jīng)導電摻雜的半導體中的絕緣氧化物)。 得到的復合結構(composite structure)處于不導電(高阻)狀態(tài)。但是當跨越該結構施加大的負電壓(比如1. 5伏)時，氧空位朝向頂部電極漂移， 結果，電勢阻擋PVTiO2減少，并且相對高的電流可以流經(jīng)該結構。于是該器件處于其低阻 (導電)狀態(tài)。他人報告的實驗已示出導電在Ti02的類似細絲的區(qū)域中發(fā)生(可能沿著顆粒邊界)。通過跨越圖6的結構施加大的正電壓來斷開導電路徑。在此正偏壓下，氧空位移動遠離頂部PVTiO2阻擋的附近，并且“斷開”細絲。器件返回到其高阻狀態(tài)。導電和不導電狀態(tài)兩者都是非易失性的。通過施加在0. 5伏左右的電壓來感測存儲器存儲元件的導電性可以容易地確定存儲器元件的狀態(tài)。盡管此具體導電機制可能不適用于所有金屬氧化物，但是作為一群組，它們具有類似的行為當施加適當電壓時發(fā)生從低導電狀態(tài)到高導電狀態(tài)的轉變，并且兩個狀態(tài)是非易失性的。其他材料的例子包括 HfOx、ZrOx, W0x、NiOx、CoOx, CoalOx、MnOx, ZnMn2O4, ZnOx, TaOx, NbOx, HfSiOx, HfAlOx0適合的頂部電極包括具有高功函數(shù)(通常> 4. 5eV)、 能夠與金屬氧化物接觸吸取氧以在接觸處形成氧空位的金屬。一些例子是TaCN、TiCN、Ru、 Ru0、Pt、富Ti的TiOx、TiAlN、TaAlN、TiSiN、Ir0n2。用于底部電極的合適的材料是任何導電富氧材料，比如Ti(O) N、Ta(O) N、TiN和TaN。電極的厚度通常是Inm或更大。金屬氧化物的厚度通常在5nm到50nm的范圍內。適合于存儲器存儲元件的另一類材料是固體電解質，但是因為它們在沉積時導電，因此需要形成個別存儲器元件并且使它們彼此隔離。固體電解質有些類似于金屬氧化物，并且假設導電機制是在頂部和底部電極之間的金屬細絲的形成。在此結構中，通過將來自一個電極(可氧化的電極)的離子溶解到單元的主體(固體電解質)中來形成該細絲。 在一個例子中，固體電解質包含銀離子或者銅離子，并且可氧化的電極優(yōu)選是在過渡金屬硫化物或者硒化物材料中添加的金屬，比如Ax((MB2)h，其中A是Ag或者Cu，B是S或者 Se, M是諸如Ta、V或者Ti的過渡金屬，χ范圍從大約0. 1到大約0. 7。這樣的化合物最小化將不需要的材料氧化到固體電解質中。這樣的化合物的一個例子是A^i(TaM)1Y替換的化合物材料包括a-Agl。另一電極(惰性或者中性電極)應該是良好電導體，同時保持在固體電解質材料中不可溶解。例子包括諸如W、Ni、Mo、Pt、金屬硅化物等的材料和化合物。固體電解質材料的例子是Ta0、Gek或者GeS。適合用作固體電解質單元的其他系統(tǒng)是Cu/Ta0/W、Ag/GeSe/ff, Cu/GeSe/W、Cu/GeS/ff 和 Ag/GeS/W，其中第一材料是可氧化的電極，中間的材料是固體電解質，第三個材料是惰性(中性)電極。固體電解質的典型厚度是在30nm和IOOnm之間。近年來，碳已經(jīng)作為非易失性存儲器材料被廣泛研究。作為非易失性存儲器元件， 碳通常以兩種形式使用，導電的(類石墨碳，grapheme like-carbon)和絕緣的(非晶碳， amorphous carbon)。兩種類型的碳材料的區(qū)別是碳化學鍵的內容，所謂的sp2和sp3雜化 (hybridization) 0在sp3組態(tài)中，碳價電子被保持在強共價鍵中，結果，sp3雜化是不導電的。其中sp3組態(tài)占主導的碳膜通常被稱為四面體非晶碳，或者類金剛石碳。在sp2組態(tài)中， 不是所有的碳價電子都保持在共價鍵中。弱緊束縛電子(Phi鍵)有助于導電，使得大多數(shù) sp2組態(tài)成為導電碳材料。碳電阻切換非易失性存儲器的操作是基于以下事實可能通過向碳結構施加適當?shù)碾娏?或電壓)脈沖將sp3組態(tài)轉變?yōu)閟p2組態(tài)。例如，當跨越材料施加非常短(l-5ns)的高振幅電壓脈沖時，電導在材料sp2改變?yōu)閟p3形式(“復位”狀態(tài))中時大大降低。已經(jīng)提出如下理論由此脈沖產(chǎn)生的高的局部溫度導致材料中的無序化，并且如果脈沖非常短，則碳在非晶狀態(tài)(sp3雜化)中“淬火(quench)”。另一方面，當在復位狀態(tài)下時，施加較低的電壓達更長時間( 300nSeC)導致材料的部分改變?yōu)閟p2形式(“設置”狀態(tài))。碳電阻切換非易失性存儲器元件具有類似電容器的配置，其中頂部和底部電極由像W、Pd、Pt和TaN的高溫熔點金屬制成。近來已經(jīng)明顯注意到碳納米管(CNT)作為非易失性存儲器材料的應用。(單壁)碳納米管是碳的空心柱形，通常是碳原子厚的卷曲式且自閉合的薄片，具有大約是l-2nm的典型直徑以及幾百倍大的長度。這樣的納米管可以展示出非常高的導電性，并且關于與集成電路制造的兼容性已經(jīng)做出各種提議。已提出在在惰性結合混合料(binder matrix)中封裝“短的”CNT以形成CNT構造?？梢允褂眯炕驀娡繉⑦@些CNT構造沉積在硅晶片上， 并且在應用時，CNT具有關于彼此的隨機取向。當跨越此構造施加電場時，CNT趨向于彎曲 (flex)或者使其自身對準，使得該構造的導電性改變。從低到高電阻以及相反的切換機制不好理解。如在其他基于碳的電阻切換非易失性存儲器中那樣，基于CNT的存儲器具有類似電容器的配置，頂部和底部電極由諸如上述那些高熔點金屬制成。適合于存儲器存儲元件的另一類材料是相變材料。優(yōu)選的相變材料群組包括硫屬化物玻璃，通常是化合物GexSbyTez，其中優(yōu)選χ = 2，y = 2和ζ = 5。GeSb也被發(fā)現(xiàn)是有用的。其他材料包括AghSbTe、GeTe、GaSb、BaSbTe、InSbTe和這些基本元素的各種其他組合。 厚度通常在Inm到500nm的范圍內。一般接受的對于切換機制的解釋是當施加高能量脈沖達非常短的時間以致使材料的一區(qū)域熔化時，材料在非晶狀態(tài)(其是低導電狀態(tài))下“淬火”。當施加較低能量脈沖達更長時間使得溫度維持在結晶溫度以上但是在熔化溫度以下時，該材料結晶以形成高導電性的多晶相。通常使用與熱絲電極(heater electrode)集成的次石印柱(sub-lithographic pillar)制造這些器件。通常，經(jīng)歷了相變的局部區(qū)域可以被設計為對應于在步長邊緣或者其中材料橫過在低熱導材料中蝕刻的槽的區(qū)域上的轉變。 接觸電極可以是厚度從Inm到500nm的諸如TiN、W、WN和TaN的任意高熔點金屬。將注意到，大多數(shù)上述例子中的存儲器材料利用在其任一側上的電極(其組成經(jīng)特別選擇)。在其中字線(WL)和/或局部位線(LBL)也通過與存儲器材料直接接觸形成這些電極的本文中的三維存儲器陣列的實施例中，這些線優(yōu)選由上述導電材料制成。在對于兩個存儲器元件電極中的至少一個使用另外的導電區(qū)段的實施例中，這些區(qū)段因此由用于存儲器元件電極的上述材料制成。
引導(steering)元件通常被并入可控制電阻型存儲器存儲元件中。引導元件可以是晶體管或者二極管。盡管本文所述的三維架構的一優(yōu)點是這樣的引導元件不是必需的，但是可以存在其中期望包括引導元件的特定配置。二極管可以是p-n結(不必有硅)、 金屬/絕緣體/絕緣體/金屬(MIIM)或者肖特基(Schottky)型金屬/半導體觸點，但是替換地可以是固體電解質元件。此類型的二極管的特性是對于存儲器陣列中的校正操作， 在每個地址操作期間，其需要被“接通”和“切斷”。直到存儲器元件被尋址，二極管才處于高阻狀態(tài)(“截止”狀態(tài))，并且對電阻存儲器元件“屏蔽”干擾電壓。為了訪問電阻存儲器元件，需要三個不同的操作a)將二極管從高電阻轉換為低電阻，b)通過施加跨越二極管的電壓或者經(jīng)過二極管的電流來編程、讀取或復位(擦除)存儲器元件，以及c)復位(擦除)二極管。在一些實施例中，這些操作中的一個或多個可以組合成同一步驟?？梢酝ㄟ^向包括二極管的存儲器元件施加反向電壓來實現(xiàn)復位該二極管，這可以致使二極管細絲崩潰并且二極管返回到高阻狀態(tài)。為了簡化，以上描述考慮了在每個單元中存儲一個數(shù)據(jù)值的最簡單情況每個單元被復位或者被設置，并且持有一位數(shù)據(jù)。但是，本申請的技術不限于此簡單情況。通過使用導通電阻的各個值以及設計感測放大器以能夠在幾個這樣的值之間進行區(qū)分，每個存儲器元件可以在多級單元(MLC)中保持多位數(shù)據(jù)。這種操作的原理在之前參考的美國專利申請no. 5172338中描述。應用于存儲器元件的三維陣列的MLC技術的例子包括Kozicki等人的題為“Multi-bit Memory Using Programmable Metallization Cell Technology(使用可編程金屬化單元技術的多位存儲器)”的論文，Proceedings of the International / conference on Electronic Devices and Memory, 2005 ip 6 ^ 12-17 H, 第 48-53 頁以及 Schrogmeier 等人的"Time Discrete Voltage Sensing and Iterative Programming Control for a 4F2 Multilevel CBRAM" (2007 ^ Symposium on VL SI Circuits)。三維陣列的具體結構例子現(xiàn)在描述用于實現(xiàn)圖1的三維存儲器元件陣列的三種替換的半導體結構。圖7中例示的第一例子被配置為使用當首先沉積時不導電的存儲器元件(NVM)材料。以上討論的類型的金屬氧化物具有此特性。如關于圖6說明的，響應于在材料的相對側的電極上放置適當?shù)碾妷?，在那些電極之間形成導電細絲。這些電極是陣列中的位線和字線。另外，因為該材料是不導電的，所以不需要將字線和位線的交叉點處的存儲器元件相互隔離?？梢酝ㄟ^材料的單個連續(xù)層實現(xiàn)數(shù)個存儲器元件，這在圖7的情況中是y方向上沿著垂直位線的相對兩側垂直地取向并穿過所有平面向上延伸的NVM材料條帶(strip)。 圖7的結構的顯著優(yōu)點是可以通過使用單個掩膜同時界定一組平面中的所有字線和在其之下的絕緣條帶，因此極大地簡化了制造工藝。參考圖7，示出了三維陣列的四個平面101、103、105和107的一小部分。與圖1的等效電路的那些對應的圖7的陣列的元件由相同的附圖標記標識。將注意到，圖7示出圖 1的兩個平面1和2加上在其頂部之上的另外兩個平面。所有的平面具有相同水平柵極圖案、電介質和存儲器存儲元件(NVM)材料。在每個平面中，金屬字線(WL)在χ方向上延長并且在y方向上間隔開。每個平面包括將其字線與在其以下的平面的字線(或在平面101 的情形下，其下方的基板電路組件)隔離的絕緣電介質層。穿過每個平面延伸的是在垂直的Z方向上延長并在x-y方向上形成規(guī)則陣列的金屬局部位線(LBL) “柱”的集合。每個位線柱連接到硅基板中的一組全局位線(GBL)之一，這些全局位線穿過在基板中形成的選擇器件(Qxy)的、以與柱間隔相同的間距在y方向上伸展(run)，這些選擇器件的柵極由在χ方向上延長的選擇柵極線(SG)驅動，這些選擇柵極線也形成在基板中。切換器件Qxy可以是傳統(tǒng)的CMOS晶體管(或者垂直npn晶體管)，并使用與用于形成其他傳統(tǒng)電路相同的工藝來制造。在代替MOS晶體管使用npn晶體管的情況下，用在χ方向上延長的基極接觸電極線來替換選擇柵極線(SG)。感測放大器、輸入-輸出(I-O)電路、控制電路和任何其他所需的外圍電路也制造在基板中但是未在圖7中示出。對于在χ方向上的每行局部位線柱存在一個選擇柵極線(SG)，對于每個單獨的局部位線(LBL)存在一個選擇器件⑶。非易失性存儲器元件(NVM)材料的每個垂直條帶被夾在垂直局部位線(LBL)和在所有平面中垂直地堆疊的多個字線(WL)之間。優(yōu)選地，NVM材料在χ方向上存在于局部位線(LBL)之間。存儲器存儲元件M位于字線(WL)和局部位線(LBL)的每個相交處。在上述金屬氧化物用于存儲器存儲元件材料的情況下，在相交的局部位線(LBL)和字線(WL)之間的NVM材料的小區(qū)域通過施加到相交線的適當?shù)碾妷涸趯щ?設置)和不導電(復位) 狀態(tài)之間可控制地交替。還可能存在在LBL和平面間的電介質之間形成的寄生NVM元件。通過將電介質條帶的厚度選擇為大(與NVM材料層的厚度(即局部位線和字線之間的間隔)相比)，可以使得通過使同一垂直字線堆疊中的字線之間的電壓不同引起的場足夠小，以使寄生元件永遠不傳導極大量的電流。類似地，在其他實施例中，如果毗鄰LBL之間的操作電壓保持在編程閾值以下，則可以使不導電的NVM材料位于毗鄰局部位線之間之處。用于制造圖7的結構的工藝的概況如下1.按傳統(tǒng)方式在硅基板上形成包括選擇器件Q、全局位線GBL、選擇柵極線SG和在該陣列外圍的其他電路的支持電路，并且將此電路的頂部表面平坦化，比如通過利用置于該電路上方的蝕刻終止材料層來蝕刻。2.交替的電介質(絕緣體)層和金屬層形成為彼此疊加并且至少在其中形成有選擇器件Q的基板區(qū)域上方的薄片。在圖7的例子中，形成四個這樣的薄片。3.然后通過使用在這些薄片頂部上方形成的具有在χ方向上延長的并且在y方向上間隔開的狹縫的掩膜來蝕刻(隔離)這些薄片。所有材料被向下移除到蝕刻終止，以便形成圖7中的溝槽，其中稍后在該溝槽中形成局部位線(LBL)柱和NVM材料。在溝槽的底部還通過蝕刻終止材料層來蝕刻接觸孔以允許對在隨后形成的柱的位置處的選擇器件Q 的漏極的訪問(access)。溝槽的形成還界定了字線(WL)在y方向上的寬度。4.沿著這些溝槽的側壁并跨越在溝槽以上的結構在薄層中沉積非易失性存儲器 (NVM)材料。這使得NVM材料沿著每個溝槽的相對側壁并與暴露至溝槽中的字線(WL)表面相接觸。5.然后在這些溝槽中沉積金屬以便與非易失性存儲器(NVM)材料接觸。使用在y 方向上具有狹縫的掩膜來圖案化(pattern)金屬。通過經(jīng)此掩膜的蝕刻移除金屬材料而留下局部位線(LBL)柱。還可以移除在柱之間的χ方向上的非易失性存儲器(NVM)材料。然后用電介質材料填充在χ方向上的柱之間的間隔并將其平坦化回到結構的頂部。
22
圖7的構造的顯著優(yōu)點是僅需要通過單個掩膜的一個蝕刻操作來一次形成穿過各平面的材料的所有層的溝槽。但是，工藝局限性可能限制以此方式可以一起被蝕刻的平面的數(shù)量。如果所有層的總厚度太大，則可能需要在連續(xù)的步驟中形成溝槽。蝕刻第一數(shù)量的層，在第一數(shù)量的刻成溝槽的層的頂部已形成第二數(shù)量的層之后，頂部層經(jīng)歷第二蝕刻步驟以在其之中形成與底部層中的溝槽對準的溝槽。對于具有非常大數(shù)量的層的實現(xiàn)方式，甚至可以將此序列重復更多次。實現(xiàn)圖1的三維存儲器單元陣列的第二例子由圖8例示，并且關于圖9-14概括形成此結構的過程。此結構被配置為使用當沉積在該結構上時導電或不導電的用于非易失性存儲器儲存元件的任意類型的材料，比如上述的那些。NVM元件與LBL隔離并且被夾在底部金屬電極和字線之間。底部電極與LBL電接觸，而字線通過絕緣體與LBL電隔離。在局部位線(LBL)和字線(WL)的相交處的NVM元件在1和ζ方向上彼此電隔離。圖8示出僅在局部位線(LBL)的一側的、此第二結構例子的三個平面111、113和 115的每個的一部分。在形成平面時，使用兩個掩膜化步驟在該平面中界定字線(WL)和存儲器存儲元件(Mxy)。在界定了群組中的最后的平面之后，全局地界定在ζ方向上與該群組的每個平面交叉的局部位線。圖8的結構的重要特征在于，存儲元件Mxy在其各自的字線以下，而不是像在圖7的例子中那樣用作字線(WL)和垂直局部位線(LBL)之間的絕緣體。此外，底部電極接觸每個存儲元件Mxy的下表面，并且在y方向上橫向延伸到局部位線 (LBL)。經(jīng)過存儲器單元之一的導電性經(jīng)過位線，橫向沿著底部電極，在ζ方向上垂直地經(jīng)過存儲元件Mxy的切換材料(以及可選地經(jīng)過阻擋金屬層，如果其存在的話)，并到達所選字線(WL)。這允許對存儲元件Mzxy使用導電切換材料，這在圖7的例子中將使垂直地彼此重疊的不同平面中的字線電短路。如圖8所示，字線(WL)沿局部位線(LBL)的y方向突然停止，并且不具有像在圖7的例子中的情況那樣在相同的ζ位置處夾在字線和局部位線之間的非易失性存儲器(NVM)材料。存儲元件Mxy類似地與局部位線(LBL)間隔，通過底部電極電連接到其處。用于形成存儲元件Mzxy在x-y方向上處于規(guī)則的陣列中的圖8的三維結構的一個平面的工藝的概況如下a.在連續(xù)的電介質(絕緣體)層上形成包含底部電極、切換材料和(可選地)阻擋金屬的條帶的堆疊的平行集合，其中各堆疊在y方向上延長并在χ方向上間隔開。此中間結構示出在圖9中。形成此結構的工藝包括依次沉積底部絕緣體(以將器件與層111 中的基板以及與層113和115中的下平面相隔離)、導電材料(例如鈦)的底部電極、切換 NVM材料層、頂部電極阻擋金屬(例如鉬)的層，之后是光致抗蝕劑材料的第一層。將光致抗蝕劑圖案化為一組水平線和在y方向上伸展的間隔。減小光致抗蝕劑線的寬度(將光致抗蝕劑“變細”)以減小掩膜材料的線的寬度，以便堆疊之間的間隔大于線的寬度。這是為了補償可能的隨后的切換元件的行在不同平面之間的未對準，并且允許公共垂直局部位線在所有平面中同時與底部電極相接觸。這還減小了切換元件的尺寸(及因此的電流)。使用光致抗蝕劑作為掩膜，蝕刻堆疊，在底部絕緣層上終止。然后移除光致抗蝕劑，并且用另一絕緣體填充行之間的空隙(未在圖9中示出)并且將得到的結構平坦化。b.參考圖10-12，堆疊被分離以形成各個存儲器元件的x-y陣列，每個包含接合在 y方向上的兩個毗鄰存儲器元件的底部電極。
1.在該結構上方沉積電介質(絕緣體)層。2.圖案化在χ方向上伸展的光致抗蝕劑的平行線，并蝕刻頂部絕緣體層以從此層形成圖10所示的的平行隔離條帶II。該蝕刻終止在阻擋金屬處(或者如果沒有阻擋金屬則終止在存儲器材料處)，并且絕緣體填充堆疊之間的空隙(未示出)。3.用具有與絕緣體Il不同的蝕刻特性的第二絕緣體(12)填充因此形成的陣列的暴露區(qū)域，然后將其平坦化。結果例示在圖11中。4.其后，通過使用暴露的12作為掩膜的選擇性蝕刻來移除所有剩余的II。然后沿著12的邊緣形成間隔物，如圖12所示。5.使用這些間隔物和12條帶作為掩膜，蝕刻透過平行的堆疊(包括底部電極條帶)，由此通過底部電極條帶之間的溝槽將底部電極條帶隔離，以便每個條帶僅接觸兩個毗鄰的存儲器元件Mzxy。作為對于形成用作蝕刻掩膜的一部分的間隔物的替換，代替地可以形成光致抗蝕劑掩膜。但是，存在這樣的光致抗蝕劑掩膜未對準的可能性，并且其間距可能不能像利用間隔物獲得的一樣小。6.然后第三絕緣體層被沉積在該結構上方并進入剛剛蝕刻的溝槽中，并且回蝕 (etch back)第三絕緣體層以略微高于暴露的切換材料的高度，由此留下第三絕緣體13。結果示出在圖12 (沿著一個底部電極線在y方向上繪制的截面圖)中。c.然后在暴露區(qū)域中形成字線，使得與兩個毗鄰的存儲器元件電阻接觸(歐姆接觸，ohmic contact)(這是大馬士革工藝)。1.首先移除間隔物。結果示出為圖13，存儲器堆疊的矩形x-y陣列(類似面向上的柱)，y方向上的每兩個毗鄰的堆疊由公共底部電極連接。為了清楚，未示出填充柱之間的底部電極上方的區(qū)域的絕緣體12以及填充在分離底部電極的空隙與和毗鄰的柱之間的溝槽的絕緣體13。2.然后導電字線材料被沉積，并且通過CMP被移除，使得其填充暴露的溝槽，終止在絕緣體13和阻擋金屬(如果存在的話)或者存儲器材料上。注意，絕緣體12形成其中界定導電字線材料的溝槽(作為大馬士革工藝)。字線(WL)坐于絕緣體13和兩個毗鄰的存儲器堆疊(在此示出具有阻擋金屬)的上方。得到的結構示出在圖14中。d.對平面群組中的每個平面重復上述處理步驟。注意，由于光刻未對準，一個平面中的存儲器元件將不與另一平面中的存儲器元件準確地對準。e.在已形成所有平面的電路元件之后，然后形成垂直局部位線1.在上部平面的字線之上沉積頂部絕緣體。2.使用光致抗蝕劑掩膜，為各個局部位線打開x-y “接觸”圖案，并且進行蝕刻穿過平面群組一直到基板。這些開孔的行沿著X方向與字線平行地對準，但是在y方向上在字線之間的空隙中中途被間隔開。這些開孔的尺寸小于字線之間的間隔，并且在χ方向上對準以穿透每個平面中的底部電極。隨著蝕刻移動經(jīng)過幾個平面的底部電極的每層，其將底部電極分離成兩段，使得每段僅接觸一個存儲器元件。蝕刻繼續(xù)到基板，此處其暴露至選擇器件Qxy的接觸。3.然后用金屬填充這些孔以形成局部位線，并且將頂部表面平坦化使得每個局部位線與任何其他局部位線獨立(電分離)?？蛇x地可以沉積阻擋金屬作為此工藝的一部分。 得到的結構示出在圖8的垂直截面部分中。
4.或者，代替為局部位線蝕刻χ-y “接觸”圖案，在12氧化物區(qū)域中蝕刻在χ方向上延長并在y方向上分隔開的狹縫。進行蝕刻穿過平面組一直到基板，從而形成其中稍后形成局部位線柱的溝槽。5.然后沉積金屬以填充這些溝槽。沉積的金屬與所有平面中的存儲器元件的底部電極接觸。然后使用在X方向上具有狹縫的掩膜圖案化該金屬。通過經(jīng)過此掩膜的蝕刻移除金屬材料留下局部位線柱。用電介質材料填充各柱之間在X方向上的間隔并將其平坦化回到結構的頂部。圖15示出第三具體結構例子，其示出三個平面121、123和125的一小部分。也從導電切換材料形成存儲器存儲元件Mzxy。這是第二例子的變型，其中圖15的存儲器元件個別地采取底部電極的形狀，并與垂直局部位線(LBL)接觸。圖15所示的層缺少圖8的例子的底部電極。通過與以上對于第二例子所述的基本相同的工藝制造圖15所示的結構。主要區(qū)別是，在第二例子中對底部電極的參照在此第三例子中被切換材料所替代，并且在此第三實施例中不使用第二實施例的對切換材料的參照。圖8的第二示例結構特別適合于被沉積作為絕緣體或電導體的任何切換材料。圖 15所示的第三示例結構主要適合于被沉積作為電導體的切換材料(相變材料、碳材料、碳納米管等材料)。通過隔離切換材料使得其不跨過兩個堆疊之間的區(qū)域，消除了切換元件之間的導電短路的可能性。Mrk盡管已經(jīng)關于本發(fā)明的示例實施例描述了本發(fā)明的各個方面，但是將理解，本發(fā)明有權在所附權利要求的全部范圍內進行保護。
權利要求
1.一種數(shù)據(jù)存儲器，包括按三維圖案布置的存儲器元件，并具有在ζ方向上堆疊的多個平行平面，該三維圖案由具有正交的x、y和ζ方向的矩形坐標定義，該存儲器還包括多個第一導線，穿過該多個平面在ζ方向上延長，并按χ和y方向上的二維矩形陣列布置，多個第二導線，跨越個別平面在χ方向上延長，并在y方向上在個別平面中的多個第一導線之間間隔開并與所述多個第一導線分離，其中第一和第二導線跨越該個別平面在多個位置處彼此毗鄰地交叉，多個非易失性可重編程存儲器元件，與第一和第二導線在所述多個位置處的交叉點毗鄰個別地連接在第一和第二導線之間，以及多個選擇器件，被布置為將所述多個第一導線中的所選導線個別地連接到多個第三導線中的所選導線。
2.如權利要求1的存儲器，其中所述第三導線在y方向上延長，所述選擇器件被布置為使得第一導線中在y方向上對準的第一導線可與多個第三導線中的所選導線連接，以及多個控制線在χ方向上延伸，并且各自與在χ方向上對準的多個選擇器件連接，以使得能夠將在χ方向上對準的多個第一導線與第三導線中的不同導線連接。
3.如權利要求1或2的任意一項的存儲器，其中該多個選擇器件和該多個第三導線形成在半導體基板中，并且該多個平面形成為在半導體基板上方的堆疊。
4.如權利要求3的存儲器，其中個別存儲器元件特征在于包括響應于經(jīng)過其間連接有存儲器元件的第一和第二導線施加的電刺激而在至少第一和第二穩(wěn)定水平之間可逆地改變其電導水平的材料。
5.如權利要求1的存儲器，其中個別存儲器元件特征在于包括響應于經(jīng)過其間連接有存儲器元件的第一和第二導線施加的電刺激而在至少第一和第二穩(wěn)定水平之間可逆地改變其電導水平的材料。
6.如權利要求1的存儲器，其中存儲器元件在y方向上夾在第一和第二導線之間。
7.如權利要求6的存儲器，其中存儲器元件被提供在個別地延伸穿過第一和第二導線的多個交叉點的非導電材料的連續(xù)薄片中。
8.如權利要求6的存儲器，其中該存儲器元件包括金屬氧化物。
9.如權利要求8的存儲器，其中該金屬氧化物包括氧化鉿。
10.如權利要求1的存儲器，其中該存儲器元件在ζ方向上位于第二導線的一側。
11.如權利要求10的存儲器，其中該存儲器元件包括碳材料和相變材料中的至少一種。
12.如權利要求10的存儲器，其中該存儲器元件包括與第一和第二導線的交叉點中的個別交叉點毗鄰的個別量的材料，該存儲器元件在所有的x、y和ζ方向上彼此分離。
13.如權利要求12的存儲器，其中該存儲器元件的材料的特征在于導電。
14.如權利要求12的存儲器，其中該存儲器元件另外定位為在y方向上接觸第一導線。
15.如權利要求12的存儲器，其中該存儲器元件另外在ζ方向上位于個別導電樁的一側，個別導電樁定位為在y方向上接觸第一導線之一。
16.如權利要求1的存儲器，其中該個別存儲器元件特征在于響應于施加于其的電刺激而改變的電導水平。
17.如權利要求1的存儲器，其中存儲器元件特征在于具有由經(jīng)過第一和第二導線施加于其的電刺激選擇的至少第一和第二穩(wěn)定的電可檢測狀態(tài)。
18.如權利要求17的存儲器，另外包括連接到第一和第二導線以向存儲器元件中的所選元件施加電刺激的電路，被施加以致使所選存儲器元件從其第一穩(wěn)定狀態(tài)切換到第二穩(wěn)定狀態(tài)的電刺激具有與被施加以致使存儲器元件從其第二穩(wěn)定狀態(tài)切換到第一穩(wěn)定狀態(tài)的電刺激基本相同的量值但是不同極性。
19.如權利要求1、5、6、10的任意一項的存儲器，其中沒有二極管與第一和第二導線之間的存儲器元件串聯(lián)連接。
20.如權利要求1的存儲器，另外包括連接到該多個第三導線的數(shù)據(jù)輸入-輸出電路。
21.如權利要求20的存儲器，其中該數(shù)據(jù)輸入-輸出電路包括多個感測放大器，該多個感測放大器以如下方式與第三導線連接當從存儲器讀取數(shù)據(jù)時，提供由第三導線攜帶的數(shù)據(jù)的二進制表示。
22.如權利要求20的存儲器，其中該數(shù)據(jù)輸入-輸出電路另外包括數(shù)據(jù)編程電路，其向第三導線施加電壓以用于將數(shù)據(jù)編程到通過該多個選擇器件連接到其的存儲器元件中的至少一些中。
23.一種可編程非易失性半導體存儲器，包括多個平面，其在半導體基板上方堆疊于彼此頂部，多個控制柵極線，其在所述平面的個別平面中，在χ方向上延長并且跨越該平面在y方向上間隔開，多個局部位線，其在ζ方向上從基板延伸穿過多個平面，按在χ和y方向上的二維矩形陣列布置，并且穿過個別平面在y方向上位于控制柵極線之間，控制柵極線和局部位線因此在該多個平面中在多個位置處彼此毗鄰地交叉，其中x、y和ζ方向彼此正交作為三維矩形坐標，多個可重編程非易失性存儲器元件，其與控制柵極線和局部位線在所述多個位置處的交叉點毗鄰個別地連接在控制柵極線和局部位線之間，個別存儲器元件具有響應于施加于其的電刺激而在至少兩個穩(wěn)定狀態(tài)之間可逆地改變的可檢測電特征，以及多個選擇器件，其形成在該基板中以將所述多個局部位線中的所選局部位線個別地連接到在該基板中形成的多個全局位線中的所選全局位線。
24.如權利要求23的存儲器，其中該存儲器另外包括在該基板中形成的控制電路，用于響應于包括要從其讀取數(shù)據(jù)的該多個存儲器元件中的一些存儲器元件的地址的控制信號，以如下方式將該多個局部位線中的所選局部位線連接到該多個全局位線一次僅將局部位線中的一個局部位線連接到全局位線中的任意一個。
25.如權利要求23的存儲器，其中所述存儲器另外包括在該基板中形成的控制電路， 用于響應于包括要被復位的該多個存儲器元件的一個或多個群組的地址的控制信號，以如下方式將該多個局部位線中的所選局部位線連接到該多個全局位線一次將該局部位線中的至少兩個連接到該全局位線中的任意一個。
26.如權利要求23J4和25的任意一項的存儲器，其中該多個全局位線在y方向上延長并且在X方向上間隔開。
27.如權利要求23的存儲器，其中該存儲器元件由不導電材料層提供，該不導電材料層個別地延伸連續(xù)跨越其中控制柵極線和局部位線彼此毗鄰地交叉的該多個位置中的數(shù)個位置。
28.如權利要求27的存儲器，其中該個別不導電材料層延伸連續(xù)跨越既跨越該多個平面中的個別平面并位于其中的該多個位置中的數(shù)個位置。
29.如權利要求27的存儲器，其中該個別不導電材料層在其中控制柵極線和局部位線彼此毗鄰地交叉的多個位置中的個別位置處夾在控制柵極線和局部位線之間。
30.如權利要求23的存儲器，其中存儲器元件包括多個材料片，該多個材料片在面向ζ 方向的表面上接觸多個控制柵極線，位于與控制柵極線和局部位線的交叉點毗鄰的該多個位置中的個別位置處的該多個材料片是離散的并且彼此電分離。
31.如權利要求30的存儲器，其中該離散的材料片另外在其面對y方向上的表面上接觸該多個局部位線。
32.如權利要求30的存儲器，其中該離散的材料片另外接觸導電材料樁，該導電材料樁在面對y方向的表面上個別地接觸該多個局部位線中的一個并且在面對ζ方向的表面上接觸該材料片之一。
33.如權利要求30的存儲器，其中該材料片特征在于導電。
34.一種操作可重編程非易失性存儲器系統(tǒng)的方法，包括利用至少一個集成電路，該集成電路包括由具有正交的χ、y和ζ方向的矩形坐標定義的存儲器元件的三維圖案，該集成電路包括多個平行平面，其在ζ方向上堆疊于半導體基板的頂部上，多個導電局部位線，穿過多個平面在ζ方向上延長，并且在χ和y方向上按二維矩形陣列布置，多個字線，跨越個別平面在χ方向上延長，并且在y方向上在該個別平面中的該多個局部位線之間間隔開并與該多個局部位線分離，其中局部位線和字線跨越該個別平面在多個位置處彼此毗鄰地交叉，多個可重編程非易失性存儲器元件，其與局部位線和字線在所述多個位置處的交叉點毗鄰個別地連接在局部位線和字線之間，所述存儲器元件可在至少第一和第二穩(wěn)定的電可檢測狀態(tài)之間個別地切換，以使得向存儲器元件的第一電刺激的施加致使其從第一狀態(tài)切換到第二狀態(tài)，并且向存儲器元件的第二電刺激的施加致使其從第二狀態(tài)切換到第一狀態(tài)，以及在基板中形成的多個選擇器件，其響應于選擇控制信號，而將所述多個局部位線中的所選局部位線個別地連接到多個全局位線中的所選全局位線，向該多個選擇器件施加選擇控制信號，以將局部位線中的所選局部位線連接到全局位線中的個別全局位線，以及通過經(jīng)過其間可操作地連接有該多個存儲器元件中的所選一個或多個存儲器元件的字線和全局位線施加第一和第二刺激之一致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變。
35.如權利要求34的方法，其中施加選擇控制信號包括向該多個選擇器件施加該選擇控制信號，以將在X方向上延伸的一行局部位線連接到全局位線。
36.如權利要求35的方法，其中致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變包括通過向多個全局位線和向在所選行局部位線的相對側上與所選行局部位線毗鄰的字線中的兩個字線施加第二電刺激，來將連接到所選行局部位線的并在y方向上沿著所選行局部位線的相對側的兩行存儲器元件同時復位到第一狀態(tài)。
37.如權利要求35的方法，其中致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變還包括隨后通過向多個全局位線和正被編程的一行存儲器元件的在該所選行局部位線側上與該所選行局部位線毗鄰的字線中的一個字線施加第一電刺激，來將數(shù)據(jù)編程到復位的兩行存儲器元件之一中。
38.如權利要求35的方法，另外包括通過向全局位線和字線施加讀取電刺激以使得從顯現(xiàn)在該全局位線上的電量來讀取存儲器元件的狀態(tài)，來讀取沿所選行局部位線在y方向上一側的一行存儲器元件的狀態(tài)。
39.如權利要求34的方法，其中致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變還包括施加第一和第二電刺激之一的多個脈沖，并且在連續(xù)脈沖之間，驗證該多個存儲器元件中的該一個或多個的狀態(tài)。
40.如權利要求39的方法，其中驗證該多個存儲器元件中的該一個或多個的狀態(tài)包括使用不接收數(shù)據(jù)編程的參考存儲器元件。
41.如權利要求34的方法，其中致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變包括使用不接收數(shù)據(jù)編程的參考存儲器元件。
42.如權利要求34的方法，其中利用至少一個集成電路包括利用多個可編程非易失性存儲器元件，通過除了第一和第二電刺激之外的電刺激的施加，所述多個可編程非易失性存儲器元件個別地在多于兩個穩(wěn)定的電可檢測的狀態(tài)之間可切換，以及致使該多個存儲器元件中的該所選一個或多個存儲器元件在其至少第一和第二狀態(tài)之間同時地改變包括施加除了第一和第二電刺激之外的該電刺激。
43.一種在半導體基板上形成可重編程非易失性存儲器元件的三維陣列的方法，包括在半導體基板上形成切換電路，其后，彼此疊加地且在基板頂部上形成多個平面，個別平面由其上方具有一導電層的電介質層形成，在單個蝕刻操作中穿過該多個平面的電介質層和導電層并至基板形成多個平行的溝槽，其中該平面的導電層被分離成在該溝槽之間延伸的第一導線，并且其邊緣構成溝槽的相對側壁的部分，沿著溝槽的相對側壁、包括與該第一導線的邊緣接觸地連續(xù)形成非導電可重編程非易失性存儲器材料層，以及其后，在該溝槽內形成介于存儲器材料層的相對側壁之間并與該相對側壁接觸的多個第二導線且使其沿該溝槽彼此間隔開，該第二導線另外被形成以遠離與基板中的切換電路的接觸且連續(xù)穿過該多個平面而延伸，其中可重編程非易失性存儲器元件的三維陣列形成于該存儲器材料層的位于第一導線和第二導線的邊緣之間的部分中。
44.如權利要求43的方法，其中，形成存儲器材料層包括形成包含金屬氧化物的存儲器材料層。
45.如權利要求44的方法，其中用于形成存儲器材料層的該金屬氧化物包括氧化鉿。
46.如權利要求43的方法，其中形成該多個平面和溝槽包括 彼此堆疊地且在基板頂部上形成該平面中的第一多個平面，在第一連續(xù)蝕刻操作中穿過該第一多個平面的電介質層和導電層并至基板形成第一多個平行溝槽，其后彼此堆疊地且在該第一多個平面的頂部上形成該平面中的第二多個平面，以及在第二連續(xù)蝕刻操作中穿過該第二多個平面的電介質層和導電層且穿過至該第一多個平面形成與該第一多個溝槽對準的第二多個平行溝槽。
47.一種在半導體基板上形成可重編程非易失性存儲器元件的三維陣列的方法，包括在半導體基板上形成切換電路，在半導體基板的頂部上形成多個平面的堆疊，該平面通過一種方法依序個別地形成， 該方法包括形成第一電介質作為連續(xù)的底部層，跨越該電介質層按二維陣列形成多個可重編程非易失性存儲器元件，該陣列具有在彼此正交的各自第一和第二方向上延伸的離散存儲器元件的行和列，以及形成具有在第一方向上延伸的長度并且在第二方向上間隔開的多個第一導線以覆蓋且形成與該存儲器元件的行的電接觸，以及在形成該多個平面的堆疊之后，形成接觸該基板中的切換電路并向上延伸穿過該多個平面的多個第二導線，第二導線以與毗鄰的存儲器元件具有電連接但與第一導線保持絕緣的方式在第二方向上定位于該毗鄰的存儲器元件之間，其中可重編程非易失性存儲器元件的三維陣列是通過個別地電連接在第一導線之一和第二導線之一之間的該多個平面的堆疊中的該存儲器元件二維陣列形成的。
48.如權利要求47的方法，其中形成多個第二導線包括形成在第二方向上與毗鄰的存儲器元件接觸的多個第二導線。
49.如權利要求47的方法，其中該個別平面的形成另外包括在底部電介質層上形成在第二方向上延伸的多個底部電極，且其后在該底部電極的部分上形成該多個存儲器元件，以及形成該多個第二導線包括形成與該多個底部電極接觸的該多個第二導線，由此使得該多個存儲器元件中的個別存儲器元件和該多個第二導線之間的電連接穿過該多個底部電極之一。
全文摘要
本發(fā)明公開了三維陣列，其特別適合于響應于跨越存儲器元件施加的電壓差而可逆地改變電導水平的存儲器元件?？缭轿挥诎雽w基板以上不同距離處的多個平面形成存儲器元件。所有平面的存儲器元件連接到的位線與基板垂直地取向并穿過多個平面。
文檔編號G11C13/02GK102449701SQ201080023571
公開日2012年5月9日 申請日期2010年4月2日 優(yōu)先權日2009年4月8日
發(fā)明者G.薩馬奇薩 申請人:桑迪士克3D有限責任公司