專利名稱：非易失性存儲單元的預(yù)測性預(yù)加熱的制作方法
非易失性存儲單元的預(yù)測性預(yù)加熱背景數(shù)據(jù)存儲設(shè)備一般以快速高效的方式工作以存儲和檢取數(shù)據(jù)。一些存儲設(shè)備利用固態(tài)存儲單元的半導(dǎo)體陣列來存儲數(shù)據(jù)的各個位。這類存儲單元可以是易失性的或者非易失性的。易失性存儲單元通常僅在持續(xù)向設(shè)備提供操作電力時保留存儲在存儲器中的數(shù)據(jù)，而非易失性存儲單元通常即使在不施加操作電力時也保留存儲在存儲器中的數(shù)據(jù)。在這些和其它類型的數(shù)據(jù)存儲設(shè)備中，經(jīng)常希望提高存儲單元操作的效率，尤其是將數(shù)據(jù)寫至存儲單元的方面。

發(fā)明內(nèi)容
本發(fā)明的各實施例一般涉及用于熱預(yù)調(diào)節(jié)以將數(shù)據(jù)寫入諸如自旋力矩轉(zhuǎn)移隨機存取存儲器(STRAM)存儲單元的方法和設(shè)備。根據(jù)一些實施例，該方法通常包括將一邏輯狀態(tài)寫至與第一塊地址關(guān)聯(lián)的未調(diào)節(jié)非易失性第一存儲單元。熱預(yù)調(diào)節(jié)被同時施加于與響應(yīng)第一塊地址而選擇的第二塊地址關(guān)聯(lián)的非易失性第二存儲單元。根據(jù)又一些實施例，設(shè)備一般包括控制電路、與第一塊地址關(guān)聯(lián)的未調(diào)節(jié)非易失性第一存儲單元以及與第二塊地址關(guān)聯(lián)的未調(diào)節(jié)第二非易失性存儲單元?？刂齐娐繁慌渲贸蓪⒁贿壿嫚顟B(tài)寫至第一存儲單元并同時將熱預(yù)調(diào)節(jié)作用于第二存儲單元，其中第二存儲單元是響應(yīng)第一塊地址針對所述熱預(yù)調(diào)節(jié)而選擇的。以本發(fā)明各種實施例為表征的這些以及各種其它特征與優(yōu)點可考慮以下具體討論與所附附圖來理解。


圖1是根據(jù)本發(fā)明各實施例構(gòu)造和運作的示例性數(shù)據(jù)存儲設(shè)備的總括功能圖示。圖2示出自旋力矩轉(zhuǎn)移隨機存取存儲器(STRAM)存儲單元的磁性隧道結(jié)(MTJ)的示例性構(gòu)造。圖3示出使用如圖2配置的STRAM存儲單元的圖1的陣列的多個部分的示意圖。圖4示出具有熱預(yù)調(diào)節(jié)二極管的圖1的陣列的多個部分的另一示意圖。圖5是根據(jù)本發(fā)明各實施例的定時電路的示意圖。圖6陳述用于PREDICTIVE THERMAL PRECONDITIONING (預(yù)測性熱預(yù)調(diào)節(jié))例程的
流程圖。圖7是根據(jù)一些實施例在寫數(shù)據(jù)操作過程中選擇地預(yù)調(diào)節(jié)存儲單元的時序圖。圖8是根據(jù)又一些實施例在寫數(shù)據(jù)操作過程中選擇地預(yù)調(diào)節(jié)存儲單元的時序圖。圖9是圖1中的設(shè)備配置為內(nèi)容可讀存儲器(CAM)的高速緩存器結(jié)構(gòu)的框圖表
7J\ ο圖10示出根據(jù)一些實施例選擇地預(yù)調(diào)節(jié)圖9的CAM的存儲單元的時序圖。
圖11示出根據(jù)一些實施例選擇地預(yù)調(diào)節(jié)圖9的CAM的存儲單元的時序圖。
具體實施例方式圖1提供數(shù)據(jù)存儲設(shè)備100的功能框圖表示以解說可在其中有利地實踐本發(fā)明的各實施例的示例性環(huán)境。設(shè)備100包括頂層控制器102、接口(I/F)電路104和非易失性數(shù)據(jù)存儲陣列106。I/F電路104在控制器102的指導(dǎo)下工作以在陣列106和主機設(shè)備(未示出)之間傳遞用戶數(shù)據(jù)。在一些實施例中，該設(shè)備具有固態(tài)驅(qū)動器(SSD)的特征，控制器 102是可編程的微控制器，而陣列106包括非易失性存儲單元(單位)的陣列。陣列106的示例性存儲單元構(gòu)造示出于圖2。圖2中的存儲單元具有帶磁性隧道結(jié)(MTJ)IlO的自旋力矩轉(zhuǎn)移隨機存取存儲器(STRAM)結(jié)構(gòu)，盡管也可使用其它單元結(jié)構(gòu)。 MTJ 110包括固定的基準層112和可編程的自由層114(記錄層)，這兩個層由居間的隧道 (壁壘)層116分隔開?；鶞蕦?14具有沿選定方向的固定磁取向，如圖2所示的關(guān)聯(lián)箭頭表示的那樣。該固定磁取向可以許多方式建立，例如藉由對個別磁體(未示出)的釘扎。自由層114具有可選擇地編程的磁取向，該磁取向可以是與基準層114的選定方向平行的(實線所示)或逆平行的(虛線所示)。當自由層114的磁化基本沿與基準層112磁化的相同方向(即與之平行)取向時，MTJ 110獲得低阻狀態(tài)。為使MTJ 110取向在平行的低阻狀態(tài)，寫電流流過MTJ 110以使基準層112的磁化方向設(shè)定自由層114的磁取向。由于電子沿與電流方向相反的方向流動，寫電流方向從自由層114去往基準層112，并且電子從基準層112向自由層114行進。MTJ 110的高阻狀態(tài)建立在逆平行取向上，其中自由層114的磁化方向與基準層 112的磁化方向大致相反。為了使MTJ 110取向在逆平行阻態(tài)，寫電流從基準層112流過 MTJ 110至自由層114以使自旋極化電子沿相反方向流入自由層114。對每種MTJ可編程阻抗賦予不同的邏輯狀態(tài)。在一些實施例中，低阻平行狀態(tài)用來表征邏輯0，而高阻逆平行狀態(tài)用來表征邏輯1。當MTJ被配置成存儲多個位時，可采用額外的編程狀態(tài)。例如，可使用經(jīng)編程的阻抗Rl < R2 < R3 < R4以分別存儲多位值“00”、 “01”、“10”和 “11”。圖3示出圖1的具有非易失性存儲單元120的陣列106的一部分。每個存儲單元 120包括如圖2示出的MTJ 110，該MTJ 110耦合于特征化為金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的開關(guān)器件122。各單元120各自通過斷言各字線WL IM以使關(guān)聯(lián)的單元晶體管122處于漏極-源極導(dǎo)通狀態(tài)而得到訪問。編程(寫)電流是分別通過寫電流驅(qū)動器126、128產(chǎn)生的。寫電流在位線BL130 和源線SL 132之間流過以將所選擇的MTJ 110編程至所需的編程狀態(tài)。為了之后讀取所選單元120的編程狀態(tài)，斷言關(guān)聯(lián)WL IM并通過讀電流驅(qū)動器(未單獨示出)使讀電流通過以在單元110兩側(cè)建立電壓降。該電壓降由感測放大器134檢出并與輸入基準電壓Vkef 比較。感測放大器134的輸出狀態(tài)(例如高、低)將指示所選單元110的MTJ 120的經(jīng)編程狀態(tài)。可能需要大編程電流幅值以切換MTJ 120的經(jīng)編程狀態(tài)，尤其是對于逆平行(高阻)狀態(tài)。這可能需要使用相對大的單元晶體管122，這限制了可獲得的存儲器陣列密度。大編程電流的使用也可能導(dǎo)致較高的陣列動態(tài)功耗，并可能需要高成本的芯片上功率傳輸系統(tǒng)。例如120的STRAM MTJ的切換電流可表示為4 = I-j^ In 丄[1] Jc Ε το其中J是切換電流強度，J。是在開氏0度下的臨界切換電流強度；E是磁性切換的能壘、τ是切換時間，τ C1是熱切換的嘗試時間而T是用開氏度表示的溫度。盡管切換電流的減小可通過增加驅(qū)動脈沖寬度τ的時長來實現(xiàn)，然而這樣會降低總數(shù)據(jù)輸出速率。減小切換電流需求的另一方法是通過在切換事件之前熱預(yù)調(diào)節(jié)或局部加熱MTJ 從而提高MTJ的溫度Τ。然而，熱預(yù)調(diào)節(jié)大量單元的大規(guī)模應(yīng)用會增加總功率需求，并可能導(dǎo)致實際未作寫入的許多單元的加熱。因此，本發(fā)明的各實施例總地涉及提供非易失性陣列中的存儲單元的可能性(預(yù)測性)熱預(yù)調(diào)節(jié)。如下面討論的那樣，經(jīng)受寫操作的第一存儲單元的地址被用來預(yù)測在最近的將來可能經(jīng)受寫操作的第二存儲單元的下一地址。與將狀態(tài)寫至第一存儲單元同時地，熱預(yù)調(diào)節(jié)被施加于第二存儲單元。如此，倘若第二存儲單元接下來經(jīng)歷寫操作，對第二存儲單元的寫操作將是受熱輔助的，即在第二存儲單元處于升高的溫度時發(fā)生，由此減小切換編程狀態(tài)所需的切換電流的幅值。第二存儲單元的地址可用于預(yù)測對受到熱預(yù)調(diào)節(jié)的第三存儲單元的寫操作，諸如此類。在一些實施例中，熱預(yù)調(diào)節(jié)的如此使用可能既減少電流需求又減小寫電流脈寬，這導(dǎo)致數(shù)據(jù)吞吐速率提高以及降低的功耗。預(yù)測性熱預(yù)調(diào)節(jié)可基于已接收到寫數(shù)據(jù)的存儲單元的地址。在一些實施例中，基于其中塊N、N+l、Ν+2……可在最近的將來連續(xù)寫入的連續(xù)寫操作正在進行的推測性預(yù)測， 對具有地址N的選定邏輯數(shù)據(jù)塊的單元的寫命令可導(dǎo)致對數(shù)據(jù)塊Ν+1中的單元施加預(yù)調(diào)節(jié)。邏輯數(shù)據(jù)塊N、N+l、Ν+2……可以是任何適合的存儲單元組，例如與主機層邏輯塊地址(LBA)關(guān)聯(lián)的數(shù)據(jù)的可尋址區(qū)段(例如用戶數(shù)據(jù)的512字節(jié))。這些數(shù)據(jù)塊可構(gòu)成一個陣列中的存儲單元行，例如32KB存儲單元中的IOM字節(jié)數(shù)據(jù)(32行X 8192列等)，或存儲單元的同一行的部分。數(shù)據(jù)塊也可定義為個別的單元。預(yù)調(diào)節(jié)單元可位于一個或多個陣列中的任意選定位置，并且不一定位于不接收預(yù)調(diào)節(jié)的最始組的寫入單元(即“未調(diào)節(jié)”或“非預(yù)調(diào)節(jié)”單元)附近。有可能被預(yù)調(diào)節(jié)的這組存儲單元可包括具有連續(xù)邏輯地址、不同字線的邏輯地址、或數(shù)量少于由單條字線連接的單元數(shù)目的邏輯地址的存儲單元。盡管第一被寫塊N將是未經(jīng)調(diào)節(jié)的并因此將以較慢速率和/或較高電流被寫入，但預(yù)調(diào)節(jié)塊Ν+1等中的每一個隨后將以更快速率和/或更低電流寫入，這導(dǎo)致總體較高的數(shù)據(jù)傳輸速率和較低的功耗。再次參見圖3，熱預(yù)調(diào)節(jié)可以許多方式施加，例如通過將相對小的驅(qū)動電流施加于第二(和之后的)存儲單元。例如，對圖3中的第一 MTJ 110的寫操作可觸發(fā)將相對小的電流施加于第二 MTJ 110，例如通過關(guān)聯(lián)WL的部分斷言。替代地，熱預(yù)調(diào)節(jié)可利用多個組件，這些組件配置成一旦選擇就使MTJ 110的溫度上升。圖4示出根據(jù)又一些實施例的圖1的存儲陣列106的多個部分的結(jié)構(gòu)。圖4的電路總體類似于圖3所示的電路，并且相同的附圖標記用來表示相同的組件。在圖4中，例如二極管136之類的熱輔助機構(gòu)耦合于相應(yīng)的MTJ 110以利于在寫操作前將加熱電流施加于此。二極管136可采用任何數(shù)量的合適形式，例如但不局限于齊納、肖特基和江崎二極管。當選定的MTJ 110被標識為預(yù)調(diào)節(jié)的候選者時，藉由合適的源 (未示出)通過二極管將低電平電流提供給單元120，這提供MTJ 110的局部加熱?？刹捎脭?shù)種不同方法以限制熱預(yù)調(diào)節(jié)所施加的程度。在一些實施例中，可通過該系統(tǒng)產(chǎn)生外部信號以終止熱調(diào)節(jié)過程。例如圖1中的102的控制器可實現(xiàn)熱預(yù)調(diào)節(jié)算法(TPA) 138，該算法138每當從主機接收寫命令和關(guān)聯(lián)的寫數(shù)據(jù)時維持前瞻性的預(yù)調(diào)節(jié)過程。例如，對于每個接收到的寫數(shù)據(jù)塊，控制器102可對陣列106標識應(yīng)當受到熱預(yù)調(diào)節(jié)的一些選定數(shù)目的額外連續(xù)塊，并且可將繼續(xù)直到不再從主機接收到進一步的寫命令為止?？刂破?02可進一步信令通知陣列106寫操作結(jié)束，由此終止任何正在進行的預(yù)調(diào)節(jié)操作。在替代實施例中，可對每個存儲器塊(或多個附近的存儲器塊)增設(shè)計數(shù)器以用于定時控制，例如圖1中的計數(shù)器電路140表示的那樣。寫命令的連續(xù)接收可重新發(fā)起定時器，或用新的定時器發(fā)起計時。當一定數(shù)量經(jīng)計數(shù)的時鐘周期到達一預(yù)定經(jīng)過時間閾值時，可撤銷所施加的熱輔助。另一定時控制機構(gòu)可藉由圖1陣列106中的定時電路142實現(xiàn)。如圖5所示，在一些實施例中，定時電路142可特征化為基于RC的電路，該電路通常工作以檢測由于RC延遲的電壓放電并當衰弱的RC電壓達到預(yù)定閾值時終止熱預(yù)調(diào)節(jié)的進一步施加。圖5中的定時電路142包括衰弱電路144和電平變換器146。反相器148耦合在相應(yīng)的衰減電路144和電平變換器146之間。衰弱電路144包括晶體管150、152和電容器 154。電容器IM存儲關(guān)聯(lián)于干線電壓和字線WL 156的電壓VeAP(在該例中為1.5V)。放電線路158利于將Vcap電壓經(jīng)由Vdisc；HAffi;E輸入向地面160的RC放電。電平變換器146包括如圖所示交叉連接在1. OV和-1. OV的干線電壓之間的晶體管162、164、166和168以及反相器170。一旦存儲在電容器154中的電壓Vfflp落在反相器 150的閾值輸入之下，路徑172上的輸出的變化信令告知預(yù)充電操作的終止。應(yīng)當理解，在本文論及的這些和其它相關(guān)的定時機制中，經(jīng)過的時間間隔可以是預(yù)定義的，并且在該時間間隔對于尚未寫入數(shù)據(jù)的任何和全部預(yù)調(diào)節(jié)單元結(jié)束時終止預(yù)調(diào)節(jié)。這進一步用來降低功耗，因為不必要的預(yù)調(diào)節(jié)電流的出現(xiàn)得以減少。圖 6 示出 PREDICTIVE THERMAL PRECONDITIONING (預(yù)測性熱預(yù)調(diào)節(jié))例程 180，該例程是根據(jù)各實施例執(zhí)行的步驟的總體解說?？紤]使圖6的例程通過適當控制電路執(zhí)行， 例如圖1中的控制器102。在步驟182，寫命令由圖1中例如100的設(shè)備接收以將數(shù)據(jù)寫至例如106的陣列的選定塊的選定塊地址。在步驟184，該設(shè)備繼續(xù)執(zhí)行寫命令，并同時在步驟186使用選定的塊地址以標識可能在最近的將來接收到寫操作的后繼塊地址(或多個地址)。在步驟188，設(shè)備在步驟184對選定塊作寫入的過程中繼續(xù)同時對后繼塊地址(或多個地址)施加熱預(yù)調(diào)節(jié)。判決步驟188判斷附加寫命令是否已由主機接收。該命令可針對后繼塊地址，或針對一些其它的塊地址。如果這樣，該例程可進至步驟190，此時附加寫命令被視為“選定塊地址”處的“選定塊”，并且流程如圖所示地返回。例程可以這種方式繼續(xù)，直到不再接收到附加寫命令為止，此時終止進一步的預(yù)調(diào)節(jié)，步驟192。圖7提供根據(jù)一些實施例與圖6的例程180對應(yīng)的時序序列，用于陣列中的預(yù)測性預(yù)調(diào)節(jié)。當將數(shù)據(jù)寫至第一存儲器塊N時，熱預(yù)調(diào)節(jié)同時被施加于連續(xù)的存儲器塊N+1 和N+2。對塊N+1的后繼寫操作導(dǎo)致對塊N+2的繼續(xù)預(yù)調(diào)節(jié)加上對后繼塊N+3的同時預(yù)調(diào)節(jié)，依此類推。該處理可繼續(xù)，或根據(jù)需要超時。圖8示出替代性時序序列。對第一存儲塊N的寫操作導(dǎo)致對塊Ν+1、Ν+2和N+3的選定范圍的預(yù)測性熱預(yù)調(diào)節(jié)的施加。熱調(diào)節(jié)保持施加于這些塊中的每一個，直到對其執(zhí)行寫操作或宣布超時狀態(tài)為止。要注意，對這些其它塊的后繼寫入的執(zhí)行不觸發(fā)進一步預(yù)調(diào)節(jié)作用；例如，對預(yù)調(diào)節(jié)塊Ν+1、Ν+2或N+3的寫入不會觸發(fā)塊N+4、N+5等的進一步預(yù)調(diào)節(jié)。相反，一組范圍的塊最初基于最初未調(diào)節(jié)塊地址而被預(yù)調(diào)節(jié)，并要么對這些塊執(zhí)行寫入，要么在適當超時周期結(jié)束時終止預(yù)調(diào)節(jié)。對經(jīng)歷預(yù)調(diào)節(jié)的給定塊的實際寫入可用來終止該塊的進一步預(yù)調(diào)節(jié)。 然而，并非一定要如此，尤其在預(yù)期(或檢測到)多次更新的寫入的情形下就并非一定如此。對圖8中的不同塊X的新的寫命令的接收同樣導(dǎo)致對塊Χ+1、Χ+2和X+3的連續(xù)熱調(diào)節(jié)施加，直到對其寫入數(shù)據(jù)或宣告超時狀態(tài)為止。盡管期望存儲器陣列中的連續(xù)寫入將經(jīng)?；陬A(yù)期的遞增增大的寫序列(例如塊Ν、Ν+1、Ν+2、Ν+3……)，然而應(yīng)當理解前述方法可適用于其它條件?？蓹z測塊地址的遞減序列(例如塊1^1力-2力-3)，這導(dǎo)致具有遞減地址的塊的預(yù)測性預(yù)調(diào)節(jié)。給出關(guān)聯(lián)的塊在給定范圍內(nèi)的足夠時間和空間位置的非連續(xù)寫命令的接收可導(dǎo)致對該范圍內(nèi)的其它塊的預(yù)測性預(yù)調(diào)節(jié)的選擇。由設(shè)備100保持的文件分配表(FAT)或其它數(shù)據(jù)結(jié)構(gòu)可為具有不同的非本地地址的塊提供邏輯關(guān)聯(lián)信息。例如，給定數(shù)據(jù)結(jié)構(gòu)可提供例如塊N、N+2、N+6、N+17等塊組的較高程度關(guān)聯(lián)。因此，對該組中的選定塊(比如N+2)的寫操作可導(dǎo)致由這類數(shù)據(jù)結(jié)構(gòu)標識的其它地址上的其它塊(例如塊N、N+6、N+17……)的預(yù)調(diào)節(jié)判定。盡管前面的描述預(yù)期對例如106的存儲器陣列中的單元施加預(yù)測性寫入預(yù)調(diào)節(jié)， 然而這種預(yù)調(diào)節(jié)也能容易地應(yīng)用于例如高速緩存器的其它類型存儲器結(jié)構(gòu)中的單元。如將會理解的那樣，然而例如100的設(shè)備可利用這些高速緩存器來提供主機和陣列106之間傳輸期間的中間數(shù)據(jù)存儲?！N這樣的高速緩存器可以是I/F 104中的數(shù)據(jù)緩存器，該數(shù)據(jù)緩存器暫存待編碼和存儲到陣列106的輸入用戶數(shù)據(jù)并存儲從陣列檢取的待傳輸至主機的回讀數(shù)據(jù)。也可在控制器層提供本地高速緩存器，例如Li、L2和/或L3高速緩存器，以存儲數(shù)據(jù)和/或控制信息，例如編程指令或狀態(tài)數(shù)據(jù)。圖9提供具有內(nèi)容可尋址存儲器(CAM)配置的聯(lián)合存儲器200 (高速緩存器)的功能性表示?；贑AM的聯(lián)合存儲器已在例如計算機系統(tǒng)高速緩存器、網(wǎng)絡(luò)路由器和各內(nèi)置應(yīng)用的多種應(yīng)用中發(fā)現(xiàn)具有廣泛的用途。高速緩存器200配置成具有數(shù)個高速緩存器行(排)，每個行具有索引字段202和字數(shù)據(jù)字段204。索引字段202存儲標簽數(shù)據(jù)，該標簽數(shù)據(jù)充當字段204中的關(guān)聯(lián)字數(shù)據(jù)的標識符。該標簽數(shù)據(jù)可采用任何數(shù)量的要求形式，并可表達為與字數(shù)據(jù)的一些其它地址關(guān)聯(lián)的多位值(例如在存儲器另一位置的塊地址，比如陣列106)。通常通過驗證與相應(yīng)索引字段202中的標簽數(shù)據(jù)快速比較的輸入搜索數(shù)據(jù)而在數(shù)據(jù)檢取操作中訪問高速緩存器200。當發(fā)現(xiàn)匹配時，來自相應(yīng)字數(shù)據(jù)字段204的相應(yīng)字數(shù)據(jù)被輸出。根據(jù)高速緩存器200的大小和配置，可在超出一個的時鐘周期執(zhí)行搜索，使CAM 結(jié)構(gòu)比許多其它基于硬件或軟件的搜索系統(tǒng)更快。例如200的高速緩存器中的數(shù)據(jù)經(jīng)常提供有相對于其中存儲數(shù)據(jù)的高速緩存器的位置的暫時位置。這是因為數(shù)據(jù)可順序地排列在高速緩存器中，這關(guān)聯(lián)于對其提供數(shù)據(jù)的順序。此外，多行數(shù)據(jù)可在多組數(shù)據(jù)根據(jù)加載要求被移動至高速緩存器的同一時間被高速緩存。因此，對特定高速緩存行的寫操作在很近的將來跟隨的是對已寫入的高速緩存行之前和/或之后出現(xiàn)的高速緩存行的后續(xù)寫操作。預(yù)調(diào)節(jié)可根據(jù)圖10的時序圖施加于例如200的高速緩存器。在圖10中，執(zhí)行寫操作以將新數(shù)據(jù)寫至選定的數(shù)據(jù)行204。這些數(shù)據(jù)具有在這里被稱為地址N的相關(guān)塊地址。 地址N可以是本地高速緩存器地址(例如經(jīng)由索引字段202的行指示器)或可以是全局塊地址，例如在主機層面的LBA、陣列層面的行-塊地址等。在圖10中，對高速緩存器200中的塊N的數(shù)據(jù)寫入導(dǎo)致同時對領(lǐng)先于和緊隨于塊 N地址的塊——也就是塊N-2、N-1、N、N+1和N+2——的預(yù)測性熱預(yù)調(diào)節(jié)。也可使用其它范圍，包括非對稱的范圍(例如塊N-3至N+4等)。應(yīng)當理解，對高速緩存器200的數(shù)據(jù)寫入可能導(dǎo)致已有數(shù)據(jù)的覆寫，和陣列106的情形一樣。對塊N-2的后繼數(shù)據(jù)寫入發(fā)起對塊N-3的同時預(yù)調(diào)節(jié)，而對塊N+2的后繼數(shù)據(jù)寫入發(fā)起對塊n+3的預(yù)調(diào)節(jié)。如前，寫入的第一塊(塊N)是未經(jīng)調(diào)節(jié)的并因此較慢和/或需要較高的寫電流，但預(yù)調(diào)節(jié)使對預(yù)調(diào)節(jié)塊的后繼寫入具有較高的效率。采用合適的定時機制以一旦寫操作終了即停止進一步的預(yù)調(diào)節(jié)作用，例如前面在圖1、圖4和圖5中討論的各種機制138、140和/或142。圖11給出了對例如200的高速緩存器寫數(shù)據(jù)的又一定時序列。在圖11中，對未調(diào)節(jié)塊N的最初寫入導(dǎo)致對塊N-3至N+3的較大范圍的預(yù)調(diào)節(jié)。然而，對這些其它塊的后續(xù)寫入不觸發(fā)進一步的預(yù)調(diào)節(jié)作用。如前，預(yù)調(diào)節(jié)繼續(xù)，直到主動終止為止。如本領(lǐng)域內(nèi)技術(shù)人員所能理解的，由于將數(shù)據(jù)寫至已被預(yù)調(diào)節(jié)的存儲單元，本文所示的各實施例對存儲單元的效率和準確性兩者均具有優(yōu)勢。通過基于未來寫操作的預(yù)測明智地選擇僅應(yīng)當被預(yù)調(diào)節(jié)的那些單元，可以取得大量電力和時間節(jié)省。定時機制的使用通過提供一種響應(yīng)變化的數(shù)據(jù)負載狀態(tài)終止進一步預(yù)調(diào)節(jié)的方法而進一步提供電力和時間節(jié)省。本文所討論的各實施例具有許多潛在應(yīng)用，且不限于某一電子介質(zhì)領(lǐng)域或數(shù)據(jù)存儲設(shè)備類型。對于所附權(quán)利要求書來說，“同時地”等術(shù)語將與前面描述作一致的解釋，用以表述時間重疊的操作，即使該操作單獨開始或在不同時間結(jié)束。術(shù)語“未調(diào)節(jié)”等將與前面描述作一致的解釋，以表述在對其作寫操作之前尚未施加熱預(yù)調(diào)節(jié)的存儲單元。要理解，即使已在前面的描述中闡述了本發(fā)明各實施例的許多特征和優(yōu)勢以及本發(fā)明各種實施例的結(jié)構(gòu)和功能的細節(jié)，然而該詳細描述僅為解說性的，并可在細節(jié)上作出改變，尤其可在術(shù)語的寬泛意思所指示的全面范圍對落入本發(fā)明原理內(nèi)的部分的結(jié)構(gòu)與安排作出改變，其中以術(shù)語來表達所附權(quán)利要求。
權(quán)利要求
1.一種方法，包括將一邏輯狀態(tài)寫至與第一塊地址關(guān)聯(lián)的未調(diào)節(jié)的非易失性第一存儲單元；以及在寫步驟同時將熱預(yù)調(diào)節(jié)施加于非易失性第二存儲單元，所述第二存儲單元關(guān)聯(lián)于響應(yīng)所述第一塊地址而選擇的第二塊地址。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一和第二存儲單元配置在由多個存儲單元行和列構(gòu)成的陣列中，其中所述第一存儲單元設(shè)置在第一行和第一列上，而所述第二存儲單元設(shè)置在不同的第二行和不同的第二列上。
3.如權(quán)利要求1所述的方法，其特征在于，還包括接收寫命令以將所述邏輯狀態(tài)寫至所述第一塊地址的第一存儲單元，并使用所述第一塊地址來標識所述第二塊地址以預(yù)測所述第二存儲單元的后繼寫命令的將來接收。
4.如權(quán)利要求1所述的方法，其特征在于，所述第一存儲單元形成第一可尋址存儲器塊的一部分，所述第一可尋址存儲器塊具有所述第一塊地址并包括第一多個相鄰存儲單元，其中所述寫步驟包括將選定的邏輯狀態(tài)寫入所述第一多個相鄰存儲單元中的每一個， 所述第二存儲單元形成第二可尋址存儲器塊的一部分，所述第二可尋址存儲器塊具有所述第二塊地址并包括第二多個相鄰存儲單元，并且所述預(yù)調(diào)節(jié)步驟包括將熱預(yù)調(diào)節(jié)電流施加于所述第二多個相鄰存儲單元中的每一個。
5.如權(quán)利要求4所述的方法，其特征在于，所述第一存儲器塊沿數(shù)據(jù)存儲陣列的第一行設(shè)置，而所述第二存儲器塊沿所述數(shù)據(jù)存儲陣列的不同的第二行設(shè)置。
6.如權(quán)利要求4所述的方法，其特征在于，所述第一塊地址被特征化為塊地址N，并且所述第二塊地址被特征化為塊地址N+1。
7.如權(quán)利要求1所述的方法，其特征在于，所述第一和第二存儲單元特征化為數(shù)據(jù)高速緩存器中的存儲單元，而所述第一塊地址特征化為數(shù)據(jù)高速緩存器的第一高速緩存行N， 而所述第二塊地址特征化為所述數(shù)據(jù)高速緩存器的第二高速緩存行N-I。
8.如權(quán)利要求1所述的方法，其特征在于，所述同時施加的熱預(yù)調(diào)節(jié)步驟導(dǎo)致所述第二存儲單元溫度升高，并且所述方法還包括在所述第二存儲單元保持所述升高溫度的同時在所述同時施加步驟之后將第二邏輯狀態(tài)寫至所述第二存儲單元。
9.如權(quán)利要求1所述的方法，其特征在于，還包括使用定時機制在預(yù)定時間間隔結(jié)束時中斷所述熱預(yù)調(diào)節(jié)對所述第二存儲單元的進一步施加。
10.如權(quán)利要求9所述的方法，其特征在于，所述使用步驟包括提供電阻器-電容器 (RC)電路并使用所述RC電路的電壓衰弱來指示所述預(yù)定時間間隔的結(jié)束。
11.一種裝置，包括控制電路、與第一塊地址關(guān)聯(lián)的未調(diào)節(jié)非易失性第一存儲單元以及與第二塊地址關(guān)聯(lián)的未調(diào)節(jié)第二非易失性存儲單元，其中所述控制電路配置成將一邏輯狀態(tài)寫至所述第一存儲單元，同時一并將熱預(yù)調(diào)節(jié)施加至所述第二存儲單元，響應(yīng)所述第一塊地址來選擇所述第二存儲單元以作所述熱預(yù)調(diào)節(jié)。
12.如權(quán)利要求11所述的裝置，其特征在于，所述第一和第二存儲單元配置在由多個存儲單元行和列構(gòu)成的陣列中，其中所述第一存儲單元設(shè)置在第一行和第一列上，而所述第二存儲單元設(shè)置在不同的第二行和不同的第二列上。
13.如權(quán)利要求11所述的裝置，其特征在于，所述控制電路進一步配置成接收寫命令以將所述邏輯狀態(tài)寫至所述第一塊地址的第一存儲單元，并使用所述第一塊地址來標識所述第二塊地址以預(yù)測所述第二存儲單元的后繼寫命令的將來接收。
14.如權(quán)利要求11所述的裝置，其特征在于，所述第一存儲單元形成第一可尋址存儲器塊的一部分，所述第一可尋址存儲器塊具有所述第一塊地址并包括第一多個相鄰存儲單元，其中所述控制電路引導(dǎo)將選定的邏輯狀態(tài)寫入所述第一多個相鄰存儲單元中的每一個，所述第二存儲單元形成第二可尋址存儲器塊的一部分，所述第二可尋址存儲器塊具有所述第二塊地址并包括第二多個相鄰存儲單元，并且所述控制電路引導(dǎo)將熱預(yù)調(diào)節(jié)電流施加于所述第二多個相鄰存儲單元中的每一個。
15.如權(quán)利要求14所述的裝置，其特征在于，所述第一存儲器塊沿數(shù)據(jù)存儲陣列的第一行設(shè)置，而所述第二存儲器塊沿所述數(shù)據(jù)存儲陣列的不同的第二行設(shè)置。
16.如權(quán)利要求14所述的裝置，其特征在于，所述第一塊地址被特征化為塊地址N，并且所述第二塊地址被特征化為塊地址N+1。
17.如權(quán)利要求11所述的裝置，其特征在于，所述第一和第二存儲單元特征化為數(shù)據(jù)高速緩存器中的存儲單元，而所述第一塊地址特征化為所述數(shù)據(jù)高速緩存器的第一高速緩存行N，而所述第二塊地址特征化為所述數(shù)據(jù)高速緩存器的第二高速緩存行N-I。
18.如權(quán)利要求11所述的裝置，其特征在于，所述同時施加的熱預(yù)調(diào)節(jié)步驟導(dǎo)致所述第二存儲單元溫度升高，并且所述方法還包括在所述第二存儲單元保持所述升高溫度的同時在所述同時施加步驟之后將第二邏輯狀態(tài)寫至所述第二存儲單元。
19.如權(quán)利要求11所述的裝置，其特征在于，還包括定時機制，所述定時機制將預(yù)定時間間隔結(jié)束的指示提供給所述控制電路，并且所述控制電路響應(yīng)于所述指示中斷所述熱預(yù)調(diào)節(jié)對所述第二存儲單元的進一步施加。
20.如權(quán)利要求19所述的裝置，其特征在于，所述定時機制包括電阻器-電容器(RC) 電路，所述RC電路使用RC電壓衰弱來指示所述預(yù)定時間間隔的結(jié)束。
全文摘要
一種使用熱預(yù)調(diào)節(jié)將數(shù)據(jù)寫至例如自旋力矩轉(zhuǎn)移隨機存取存儲器(STRAM)存儲單元的非易失性存儲單元(120)的方法(180)和裝置(106)。在一些實施例中，邏輯狀態(tài)被寫至與第一塊地址(184)關(guān)聯(lián)的未調(diào)節(jié)的非易失性第一存儲單元。熱預(yù)調(diào)節(jié)被同時施加于與響應(yīng)第一塊地址(186)選擇的第二塊地址關(guān)聯(lián)的非易失性第二存儲單元(188)，以使記錄塊地址是具有相對高概率成為在對非易失性第一存儲單元的寫操作之后的寫操作中選擇的塊的地址。
文檔編號G11C11/16GK102422358SQ201080021203
公開日2012年4月18日 申請日期2010年3月25日 優(yōu)先權(quán)日2009年3月30日
發(fā)明者A·X·王, D·V·季米特洛夫, H·H·劉, H·李, Y·陳, 王小斌 申請人:希捷科技有限公司