專利名稱：非易失性存儲器設(shè)備及非易失性存儲器設(shè)備的擦除方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器設(shè)備及其擦除方法，以及非易失性存儲器設(shè) 備的實(shí)現(xiàn)。
背景技術(shù)：
易失性和非易失性存儲器被越來越多的應(yīng)用到移動設(shè)備中，例如MP3播 放器、個人多媒體播放器(PMP )、移動電話、筆記本電腦、個人數(shù)字助理(PDA ) 等等。這些移動設(shè)備需要具有更大的存儲能力的存儲單元用于提供多種功能 (例如，播放動圖)。更大容量存儲單元的一個例子是多比特存儲器設(shè)備，其 中每個存儲單元存儲多比特數(shù)據(jù)(例如，2個或更多個比特的數(shù)據(jù))。為清楚 起見，以下將存儲多比特數(shù)據(jù)的存儲單元稱為多電平單元(MLC)。
非易失性存儲器中的 一種是閃速存儲器，它能以包括數(shù)十到數(shù)百字節(jié)的 塊為單位擦除數(shù)據(jù)，并且能以字節(jié)或頁為單位記錄數(shù)據(jù)。閃速存儲器通常具 有兩種類型NOR和NAND。在NOR型閃速存儲器中，存儲單元以并聯(lián)方 式連接，然而在NAND型閃速存儲器中，存儲單元以串聯(lián)的方式連接。NAND 型閃速存儲器通常用于數(shù)據(jù)存儲，其中用于圖像數(shù)據(jù)、音樂數(shù)據(jù)、聲音數(shù)據(jù) 等等的數(shù)據(jù)文件被連續(xù)的記錄和讀取。在NAND型閃速存儲器中，在串選擇 晶體管和接地選擇晶體管之間連接存儲單元串。在擦除操作期間，串和接地
選擇晶體管具有浮置柵極，因而將受到在擦除操作期間施加到存儲單元、基 底等的電壓的影響。結(jié)果，擦除操作能夠不利地增加串和接地選擇晶體管的 閾電壓。

發(fā)明內(nèi)容
示例性實(shí)施例提供了非易失性存儲器設(shè)備和/或?qū)ζ溥M(jìn)行擦除的方法。 在一個實(shí)施例中， 一種用于包含至少具有串聯(lián)連接的第一和第二可編程
晶體管的存儲陣列的存儲器的擦除方法包括在擦除操作期間限制從第一可
編程晶體管進(jìn)入到第二可編程晶體管的電子流動。例如，所述限制操:作可以向第一可編程晶體管的控制4冊極施加第一電壓。 該方法還可以包括向包括第一和第二可編程晶體管的基底的至少一部分施加 第二電壓。并且，第一電壓可以小于第二電壓。
存儲器的實(shí)施例可以包括具有多個存儲器串的存儲陣列。至少一個存儲 器串包括串聯(lián)連接到多個存儲單元晶體管的第一選擇晶體管和第二選擇晶體 管。第一選擇晶體管、第二選擇晶體管和所述多個存儲單元晶體管是可編程 晶體管。所述存儲器進(jìn)一步包括驅(qū)動單元和控制單元。所述驅(qū)動單元被配置 為向多條字線施加電壓。所述多條字線中的每一條字線分別連接到所述多個 存儲單元晶體管中的一個存儲單元晶體管的柵極。所述驅(qū)動單元還被配置為 分別向連接到第一和第二選擇晶體管的柵極的第一和第二選擇線施加電壓。 所述控制單元被配置為控制所述驅(qū)動單元以使得，在擦除操作期間，限制從 第 一選擇晶體管進(jìn)入到第二選擇晶體管的電子的流動。
例如，所述控制單元被配置為控制所述驅(qū)動單元向第一選擇晶體管的控 制柵極施加第一電壓。
控制單元還可以被配置為控制所述驅(qū)動單元在擦除操作期間向包括所述 多個存儲單元晶體管的基底的至少一部分施加第二電壓。第一電壓可以小于 第二電壓。
在另一個實(shí)施例中，存儲器包括具有多個存儲器串的存儲陣列。至少一 個存儲器串包括串聯(lián)連接到多個存儲單元晶體管的第 一選擇晶體管。第 一選 擇晶體管和所述多個存儲單元晶體管是可編程晶體管。所述存儲器進(jìn)一步包 括驅(qū)動單元和控制單元。所述驅(qū)動單元;^皮配置為向多條字線施加電壓。所述
多條字線中的每一條字線分別連接到所述多個存儲單元晶體管中的一個存儲 單元晶體管的柵極。所述驅(qū)動單元還被配置為向連接到第一選擇晶體管的柵 極的第 一選擇線施加電壓。所述控制單元被配置為控制所述驅(qū)動單元以使得， 在擦除操作期間，限制從所述多個存儲單元選擇晶體管進(jìn)入到第一選擇晶體 管的電子的流動。
例如，所述控制單元被配置為控制所述驅(qū)動單元向第一選擇晶體管的控 制柵極施加第一電壓。
所述控制單元還可以被配置為控制所述驅(qū)動單元在擦除操作期間向包括 所述多個存儲單元晶體管的基底的至少一部分施加第二電壓。第一電壓可以 小于第二電壓。本發(fā)明還涉及非易失性存儲器設(shè)備的實(shí)現(xiàn)。
例如， 一種實(shí)現(xiàn)示例是卡。在一個實(shí)施例中，所述卡包括存儲器；和 配置為控制所述存儲器的控制單元。所述存儲器包括具有多個存儲器串的存 儲陣列。至少一個存儲器串包括串聯(lián)連接到多個存儲單元晶體管的第一選擇 晶體管。第一選擇晶體管和所述多個存儲單元晶體管是可編程晶體管。所述 存儲器進(jìn)一步包括驅(qū)動單元和控制單元。所述驅(qū)動單元被配置為向多條字線 施加電壓。所述多條字線中的每一條字線分別連接到所述多個存儲單元晶體 管中的一個存儲單元晶體管的柵極。所述驅(qū)動單元還被配置為向連接到第一 選擇晶體管的柵極的第一選擇線施加電壓。所述控制單元被配置為控制所述 驅(qū)動單元以使得，在擦除操作期間，限制從所述多個存儲單元晶體管進(jìn)入到 第 一選擇晶體管的電子的流動。
另一種實(shí)現(xiàn)示例是系統(tǒng)。在一個實(shí)施例中，所述系統(tǒng)包括總線；連接 到所述總線的半導(dǎo)體存儲設(shè)備；連接到所述總線的輸入/輸出設(shè)備；和連接到 所述總線的處理器。所述處理器被配置為經(jīng)由所述總線與所述輸入/輸出設(shè)備 和所述半導(dǎo)體存儲設(shè)備通信。所述半導(dǎo)體存儲設(shè)備包括具有多個存儲器串的 存儲陣列。至少 一個存儲器串包括串聯(lián)連接到多個存儲單元晶體管的第 一選 擇晶體管。第一選擇晶體管和所述多個存儲單元晶體管是可編程晶體管。所 述存儲器進(jìn)一步包括驅(qū)動單元和控制單元。所述驅(qū)動單元被配置為向多條字 線施加電壓。所述多條字線中的每一條字線分別連接到所述多個存儲單元晶
體管中的一個存儲單元晶體管的柵極。所述驅(qū)動單元還被配置為向連接到第 一選擇晶體管的柵極的第一選擇線施加電壓。所述控制單元被配置為控制所 述驅(qū)動單元以使得，在擦除操作期間，限制從所述多個存儲單元晶體管進(jìn)入 到第 一選擇晶體管的電子的流動。


將參照附圖對非限制性的和非窮舉性的示例實(shí)施例進(jìn)行描述，其中除非 另外指明，相同的參考數(shù)字標(biāo)記在所有的附圖中代表相同的部分。附圖中 圖1示出根據(jù)實(shí)施例的非易失性存儲器設(shè)備；
圖2示出根據(jù)實(shí)施例的圖1中串的橫截面、以及在擦除操作期間施加到 串中的晶體管的電壓；
圖3示出根據(jù)另一實(shí)施例的圖1中串的橫截面、以及在擦除操作期間施
9加到串中的晶體管的電壓；
圖4A示出圖2和圖3中對基底或載體施加的擦除電壓的時序圖； 圖4B示出對第一串和/或接地選擇晶體管施加的限制電壓的時序圖； 圖5示出圖1的擦除控制器的實(shí)施例，其用于參照圖4A和圖4B描述的
控制施加限制電壓的時序；
圖6A示出圖2和圖3中對基底或載體施加的擦除電壓的時序圖； 圖6B示出對第一串和/或接地選擇晶體管施加的限制電壓的時序圖； 圖7示出圖1的擦除控制器的實(shí)施例，其用于參照圖6A和圖6B描述的
控制限制電壓使其與擦除電壓成比例；
圖8是示出根據(jù)另 一實(shí)施例的非易失性存儲器的框圖9示出根據(jù)實(shí)施例的圖8中串的橫截面、以及在擦除操作期間施加到
串中的晶體管的電壓；
圖IO示出根據(jù)另一實(shí)施例的圖8中串的橫截面、以及在擦除操作期間施 加到串中的晶體管的電壓；以及
圖11 - 18示出半導(dǎo)體設(shè)備的應(yīng)用的示例實(shí)施例。
具體實(shí)施例方式
現(xiàn)在將參考其中示出本發(fā)明的一些示例性實(shí)施例的附圖對本發(fā)明中的各 種示例實(shí)施例進(jìn)行更加詳盡的描述。在附圖中，為了清楚起見，層和區(qū)域的 厚度被夸大了。
這里公開本發(fā)明的詳細(xì)的說明性實(shí)施例。然而，這里公開的特定的結(jié)構(gòu) 性和功能性細(xì)節(jié)僅僅是用于描述本發(fā)明的實(shí)施例的典型。然而本發(fā)明可以以 多種替換形式進(jìn)行具體的實(shí)現(xiàn)，并且也不應(yīng)當(dāng)解讀為局限于這里所公開的實(shí) 施例。
從而，雖然本發(fā)明的實(shí)施例能夠有多種變體和替換方式，在附圖中作為 示例示出其實(shí)施例并將在這里進(jìn)行詳細(xì)的描述。然而應(yīng)當(dāng)理解，并不意欲將 本發(fā)明的實(shí)施例局限于所公開的特定形式，而是相反的，本發(fā)明的示例實(shí)施 例將覆蓋落入本發(fā)明的保護(hù)范圍的全部變體、等價物和替換。在整個附圖的 描述中，相同的數(shù)字標(biāo)記指代相同的元件。
應(yīng)當(dāng)理解，盡管這里在描述各種元件時使用了第一、第二等術(shù)語，但是 這些元件不應(yīng)當(dāng)受這些術(shù)語的限制。這些術(shù)語僅僅用于將一個元件與另 一個元件區(qū)分開來。例如，第一元件能夠^MC稱作第二元件，并且，類似的，第二 元件能被稱作第一元件，而不脫離本發(fā)明的示例性實(shí)施例的范圍。這里所使 用的術(shù)語"和/或"包括一個或多個相關(guān)的羅列條目的任一及所有組合。
應(yīng)當(dāng)清楚的是，當(dāng)一個元件被稱為與另一元件"連接"或"耦接"時， 其可以是指它與其他元件直接相連或耦接或者可以存在居間元件。相反的， 當(dāng)一個元件被稱為與其他元件"直接連接"或"直接耦接"，其是指沒有居間 元件存在。應(yīng)當(dāng)以類似的方式解釋用于描述元件之間關(guān)系的其他詞匯(例如， "在……之間"相對于"直接在……之間"，"鄰近"相對于"直接鄰近"，等 等)。
這里所使用的術(shù)語僅僅是為了描述特定實(shí)施例而不意欲限制本發(fā)明的示
例實(shí)施例。如這里所使用的，單數(shù)形式"一個(a)"、"一個(an)"、和"該(the)" 意欲同樣包括復(fù)數(shù)形式，除非上下文清楚地另外指明。還應(yīng)當(dāng)理解，當(dāng)這里 使用術(shù)語"包含"，"包含著"，"包括"和/或"包括著"時，表明存在所陳述 的特征、整數(shù)、步驟、操作、元件和或/組件，但是不排除存在或添加一個或 多個其他的特征、整數(shù)、步驟、操作、元件、組件和/或其組。
應(yīng)當(dāng)注意，在一些替換實(shí)施例中，所提及的功能/行為也許會以與附圖 中所提及的不同的順序發(fā)生。例如，依賴于涉及的功能/行為，相繼示出的兩 幅附圖也許事實(shí)上基本同時執(zhí)行或有時以相反的順序執(zhí)行。
圖1是示出根據(jù)示例實(shí)施例的非易失性存儲器的框圖。該非易失性存儲 器設(shè)備可以是閃速存儲器設(shè)備，例如NAND閃存。如圖所示，非易失性存儲 器設(shè)備300可以包括非易失性單元陣列310、讀/寫電路320、數(shù)據(jù)輸入/輸出 (I/O)電路330、行解碼器340和控制邏輯350。如圖所示，單元陣列310 可以包括設(shè)置于字線WL和位線BL的交叉點(diǎn)處的一組或多組存儲單元MC。 單元陣列310可以由存儲塊315 (為清楚起見，在圖1中只示出了一個存儲 塊315)組成，每一個存儲塊可以提供一個擦除單元。每個存儲塊還可以浮皮 定義為編程單元并且可以被分割成多個頁。每個頁可以是共用一條字線WL 的一組存儲單元MC。
如圖1所示，存儲單元MC還被分組成串110—i。每個串110—i包括串聯(lián) 連接在關(guān)聯(lián)的位線BLi與公共源極線CSL之間的第二接地選擇晶體管GST2、 第一接地選擇晶體管GST1、形成存儲單元MC的多個存儲單元晶體管MCT1 -MCTm、第一串選擇晶體管SST1、以及第二串選擇晶體管SST2。第一接地選擇晶體管GST1、第二接地選擇晶體管GST2、第一串選擇晶體管SST1、 和第二串選擇晶體管SST2的柵極分別連接到第一接地源極線GSL1、第二接 地源極線GSL2、第一串選擇線SSL、和第二串選擇線SSL2。存儲單元晶體 管MCT的柵極分別連接到各條字線WL。在該實(shí)施例中，第一串選擇晶體管 SST1和第一接地選擇晶體管GST1可以是虛"i殳存儲單元。
行解碼器340擔(dān)當(dāng)驅(qū)動器或驅(qū)動器單元，并選擇性地施加電壓到第一和 第二接地源極線GSL1和GSL2、第一和第二串選擇線SSL1和SSL2、字線 WL、公共源極線CSL、以及包括串110的基底或載體區(qū)域。特別地，行解碼 器340包括SSL驅(qū)動器342,用于驅(qū)動第一和第二串選擇線SSL1和SSL2, 并且行解碼器340包括GSL驅(qū)動器334，用于驅(qū)動第一和第二接地選擇線 GSL1和GSL2。
控制邏輯350接收命令信息和地址信息。例如，控制邏輯350可以接收 指令編程操作、讀取操作、擦除操作等等的模式寄存器集。控制邏輯350還 可以接收與命令相關(guān)的地址信息，并部分地解碼地址信息?？刂七壿?50基 于控制和地址信息控制行解碼器340、讀/寫電路320和數(shù)據(jù)I/O電路330。
在讀取操作期間，控制邏輯350接收讀取命令和讀取地址信息CTRL。 控制邏輯350將讀取的地址部分地解碼為行和列地址信息?？刂七壿?50控 制行解碼器340產(chǎn)生用于從單元陣列310中讀:f又?jǐn)?shù)據(jù)的電壓，并向^f亍解碼器 340提供行地址信息。行解碼器340響應(yīng)于行地址信息，選擇性地向公共源 極線CSL提供公共源電壓、向字線WL提供字線電壓、向單元陣列310的串 選擇線SSLi提供串選擇電壓、并向單元陣列310的接地選擇線GSLi提供接 地選擇電壓。至少在這個示例實(shí)施例中，行解碼器340可以響應(yīng)于行地址信 息中的塊地址選擇存儲塊，并選擇其中的頁。在施加電壓時，行解碼器340 施加足夠高的電壓以導(dǎo)通串選擇晶體管SST1和SST2、接地選擇晶體管GST1 和GST2、以及未選擇的存儲單元MC的存儲單元晶體管MCT。還可以向公 共源極線CSL施加諸如0伏特的低電壓。行解碼器340還將讀取電壓施加到 一個或多個選擇存儲單元的字線WL。例如，可以以期望的方式施加讀取電 壓以確定存儲單元的閾分布狀態(tài)。由于這樣的讀取技術(shù)眾所周知，為簡潔起 見，這里已略去其描述。
控制邏輯350同樣控制讀/寫電路320。讀/寫電^各320可以包括一組或多 組頁緩沖器單元，并且每個頁緩沖器單元可以與單元陣列310的至少一條位
12線對應(yīng)。讀/寫電路320在讀操作期間具有讀出放大器的功能。每個頁緩沖器 單元可以與位線或一對位線中的一條位線電耦接，并可以被配置為通過位線 從單元陣列310讀取數(shù)據(jù)位。讀/寫電路320根據(jù)由控制邏輯350提供的列地 址信息將數(shù)據(jù)傳送到數(shù)據(jù)輸入/輸出電路330。在讀取操作期間，數(shù)據(jù)輸入/輸 出電路330可以傳送讀取數(shù)據(jù)到外部設(shè)備。
對于編程操作，可以執(zhí)行增量步進(jìn)脈沖編程(ISPP)。在編程操作期間， 控制邏輯350接收編程(或?qū)?命令和編程地址信息?？刂七壿?50將編程地址 信息部分地解碼為行和列地址信息?？刂七壿?50控制行解碼器340產(chǎn)生用 于在單元陣列310中編程數(shù)據(jù)的電壓，并且將行地址信息提供給行解碼器 340。行解碼器340響應(yīng)于行地址信息選擇性地向單元陣列310的字線WL提 供字線電壓。至少在該示例實(shí)施例中，行解碼器340可以響應(yīng)于塊地址選擇 存儲塊，并選擇其中的頁。在施加電壓時，行解碼器340 (更具體地，SSL 驅(qū)動器342和GSL驅(qū)動器344 )施加足夠高的電壓以導(dǎo)通串選擇晶體管SST1 和SST2，并將低電壓施加到接地源極晶體管GST1和GST2。行解碼器340 向未選擇存儲單元MC的存儲單元晶體管MCT提供非選擇電壓以防止這些 未選擇存儲單元MC改變其閾分布狀態(tài)。行解碼器340還將編程電壓Vpgm 施加到一個或多個已選擇存儲單元的字線WL。編程電壓Vpgm從初始電壓 開始，并隨著每個程序循環(huán)而遞增，直到凄t據(jù)被編程。例如，編程電壓可以 在15-20V之間變化。這將在后面更詳細(xì)地描述。還可以向公共源極線CSL 施加諸如OV的低電壓。
在示例編程操作期間，可以以頁為單位將加載到讀/寫電路320中的編程 數(shù)據(jù)寫入已選擇存儲單元MC。在編程由多電平單元(MLC)形成的單元陣 歹'J310時，可以以兩個頁為單位寫數(shù)據(jù)(例如，連續(xù)寫)，從而減小鄰近單元 之間的耦合效應(yīng)和/或增強(qiáng)加速效率。如上所述，讀/寫電路320可以包括一組 或多組頁緩沖器單元并且每個頁緩沖器單元可以與單元陣列310的至少一條 位線相對應(yīng)。在控制邏輯350的控制下，讀/寫電i 各320在編程梯:作期間起到 寫驅(qū)動器的作用。每個頁緩沖器單元可以電耦接到位線或位線對中的一條位 線，并可被配置為存儲用于通過位線編程到單元陣列310的數(shù)據(jù)位。每個頁 緩沖器單元可以包括用于處理多位編程的第一鎖存器和第二鎖存器。因為用 于MLC編程的頁緩沖器的結(jié)構(gòu)和操作是公知的，為簡潔起見，這里不再進(jìn)行 詳細(xì)的描述。讀/寫電路320基于從控制邏輯350接收到的列地址，將編程數(shù)據(jù)從數(shù)據(jù) 輸入/輸出電路330傳送到單元陣列310。在編程操作期間，數(shù)據(jù)輸入/輸出電 路330可以存儲(例如，暫時存儲)外部輸入的編程數(shù)據(jù)。
在編程循環(huán)期間每次編程嘗試之后，控制邏輯350控制行解碼器340和 讀/寫電路320對被編程的存儲單元執(zhí)行讀操作。該讀操作與上文所述的相同。 然而，在該讀操作期間，控制邏輯350控制數(shù)據(jù)輸入/輸出電路330,以使數(shù) 據(jù)輸入/輸出電路330不輸出所讀取的數(shù)據(jù)。而是由控制邏輯350判斷該讀取 的數(shù)據(jù)是否與編程數(shù)據(jù)匹配。如果不是，則控制邏輯350以遞增的編程電壓 Vpgm進(jìn)入下一個程序循環(huán)。
在擦除操作期間，控制邏輯350控制行解碼器340將電壓施加到串選擇 線SSL1和SSL2、字線WL、接地選擇線GSL1和GSL2、及基底或載體，以 擦除選擇的存儲單元。在一個實(shí)施例中，以塊為基礎(chǔ)擦除存儲單元MC。例 如，圖1中示出的單元陣列310的部分可以是單個塊315,而單元陣列310 可以包括多個這樣的塊。而且，控制邏輯350包括擦除控制器352，其具體 地控制施加于第一串選擇線SSL1和第一接地選擇線GSL1的電壓。下文中將 結(jié)合圖2更詳細(xì)地描述擦除操作。
圖2示出根據(jù)實(shí)施例的圖1中串的橫截面、以及在擦除操作期間施加到 串中的晶體管的電壓。如圖所示，存儲單元陣列310包括基底100 (或是在 基底中形成的載體區(qū)域100)。存儲單元晶體管MCT具有包括在電荷存儲層 120上形成的電荷存儲區(qū)域121的結(jié)構(gòu)，該電荷存儲層120由第一絕緣層110 與基底100絕緣。電荷存儲層120可以包括氮(例如，是氮化物層)并且第 一絕緣層110可以是氧化物層。在電荷存儲層120上形成第二絕緣層130， 并且在相應(yīng)的電荷存儲區(qū)域120上的第二絕緣層130上形成每個存儲單元晶 體管MCT的控制柵極141。可以理解，控制柵極141限定相應(yīng)的電荷存儲區(qū) 域121。第二絕緣層130可以是氧化物層(例如，可以是和第一絕緣層110 相同的氧化物)，而控制柵極141可以由導(dǎo)電材料(例如，金屬、合金、多晶 硅等)來圖案形成。可以理解，每個控制柵極141可以是沿第一方向(穿入 穿出附圖)的字線WL的一部分。而且，在相應(yīng)的控制柵極141兩側(cè)在基底 100中形成雜質(zhì)區(qū)域102。雜質(zhì)區(qū)域102可以是N-型雜質(zhì)區(qū)域，而且可以通 過離子注入形成。
如上所述，第一串選擇晶體管SST1和第一柵極選擇晶體管GST1可以是虛設(shè)存儲單元晶體管MCT。這樣，這些晶體管具有和存儲單元晶體管MCT 相同的結(jié)構(gòu)，雖然(1 )電荷存儲區(qū)域已經(jīng)分別被標(biāo)識為123和125、并且(2) 所述控制柵分別被標(biāo)識為143和145。同樣，控制柵極143和145可以是沿 第一方向(穿入穿出附圖)的第一串選擇線SSL1和第一接地選擇線GSL1 的一部分。
仍然參照圖2，第二串選擇晶體管SST2和第二柵極選擇晶體管GST2與 存儲單元晶體管MCT具有相同的結(jié)構(gòu)，只是第二串選擇晶體管SST2和第二 柵極選擇晶體管GST2是較大的晶體管。如圖所示，控制柵極147和對應(yīng)的 第二串選擇晶體管SST2的電荷存儲區(qū)域127，比存儲單元晶體管MCT更大 (例如，更寬)。類似地，控制柵極149和對應(yīng)的第二接地選擇晶體管GST2 的電荷存儲區(qū)域127比存儲單元晶體管MCT的更大(例如，更寬)。在第二 串選擇晶體管SST2和第二柵極選擇晶體管GST2的兩側(cè)形成N-型雜質(zhì)區(qū)域。 同樣，控制柵極147和149可以是沿第一方向(穿入穿出附圖)的第二串選 擇線SSL2和第二接地選擇線GSL2的一部分。
組成的結(jié)構(gòu)由保護(hù)層150覆蓋。保護(hù)層150可以是樹脂。在保護(hù)層150 上形成位線160，并且通路(via) 155將位線160連接到位于串IIO外側(cè)的第 二串選擇晶體管SST2的雜質(zhì)區(qū)域102。位線可以是導(dǎo)電材料(例如，金屬、 合金、多晶硅等)并且位線160可以與字線WL交叉，例如，可以與字線 WL垂直。雖然未示出，但是位于串110外側(cè)的第二接地選擇晶體管GST2 的雜質(zhì)區(qū)域102與公共源極線CSL相連。
可以理解，第一和第二串選擇晶體管SST1和SST2、存儲單元晶體管 MCT、及第一和第二接地選擇晶體管GST1和GST2是浮置柵極型可編程晶 體管。
在擦除操作期間，控制邏輯350控制行解碼器340將電壓施加到存儲單 元晶體管MCT的控制柵極141、第一串選擇晶體管SST1的控制柵極143、 第一接地選擇晶體管GST1的控制柵極145、第二串選擇晶體管SST2的控制 柵極147和第二接地選擇晶體管GST2的控制柵極149。特別地，如下面詳細(xì) 描述的，擦除控制器352控制SSL驅(qū)動器342和GSL驅(qū)動器344分別施加到 第一串和接地選擇晶體管SST1和GST1的控制柵極143和145的電壓。
如圖2中所示，行解碼器340將低電壓(例如，0伏特)作為擦除字線 電壓Vewl施加到存儲單元晶體管MCT的控制柵極141。行解碼器340還將高電壓(例如，20伏特)作為擦除電壓Vers施加到基底或載體100上。不通 過SSL驅(qū)動器342和GSL驅(qū)動器344向第二串和接地選擇晶體管SST2和 GST2的控制柵極147和149施加電壓。因此，控制柵極147和149浮置。
SSL驅(qū)動器342施加第 一限制電壓作為串選擇電壓Vessl到第 一或虛設(shè)串 選擇晶體管SST1的控制柵極143。 GSL驅(qū)動器344施加第二限制電壓作為接 地選擇電壓Vegsl到第一或虛設(shè)接地選擇晶體管GST1的控制柵極145。第一 和第二限制電壓可以是相同的。第一和第二限制電壓的時序和/或電壓電平受 控于擦除控制器352，其將在下文中詳細(xì)描述。第一和第二限制電壓高于作 為擦除字線電壓Vewl施加的低電壓并且低于擦除電壓Vers。在本實(shí)施例中， 第一和第二限制電壓高于0伏特且低于20V。例如，在圖2的實(shí)施例中，第 一和第二限制電壓^皮設(shè)置為IOV。因為控制柵極143和145沒有浮置，并具 有高于擦除字線電壓Vewl的電壓，這分別防止電子被注入第二串和接地選擇 晶體管SST2和GST2的電荷存儲區(qū)域127和129。換句話說，第一和第二限 制電壓的施加分別限制電子從虛設(shè)晶體管第一串和接地選擇晶體管SST1和 GST1流入第二串和接地選擇晶體管SST2和GST2。依賴于選擇的電壓，所 述限制可以阻止電子流入第二串和接地選擇晶體管SST2和GST2。相反，如 果允許控制柵極143和145浮置，那么電子流將不受限制地流入第二串和4妄 地選擇晶體管SST2和GST2，并且不利地提高這些晶體管的閾電壓。
可以將第一和第二限制電壓設(shè)置為使得將限制電壓和擦除電壓Vers之間 的電壓差保持在最大差值量之下。可以設(shè)置這個最大差值量，以防止第一串 和接地選擇晶體管SST1和GST1被編程。
圖3示出根據(jù)另一實(shí)施例的圖1中的串的橫截面、以及在4察除操作中向 串中的晶體管施加的電壓。除了晶體管的結(jié)構(gòu)不同以外，圖3的實(shí)施例與圖 2的實(shí)施例是相同的。雖然圖2中的晶體管是浮置柵極型，但是圖3中的晶 體管是電荷捕獲閃速(charge trap flash CTF)型。也就是說，在本實(shí)施例中， 去除雜質(zhì)區(qū)域102上的第一絕緣層110、電荷存儲層120、和第二絕緣層130 以便(1)對于存儲單元晶體管MCT，形成控制柵極141下的第一絕緣層 110'、電荷捕獲區(qū)域121'、和第二絕緣層130'; (2)對于第一串選擇晶體管 SST1,形成控制4冊極143下的第一絕緣層110'、電荷捕獲區(qū)域123'、和第二 絕緣層130'; ( 3 )對于第一接地選擇晶體管GST1，形成控制柵極145下的第 一絕緣層110'、電荷捕獲區(qū)域125'、和第二絕緣層130'; (4)對于第二串選擇晶體管SST2，形成控制柵極147下的第一絕緣層110'、電荷捕獲區(qū)域127'、 和第二絕緣層130'; ( 5 )對于第二接地選擇晶體管GST2，形成控制柵極149 下的第一絕緣層110'、電荷捕獲區(qū)域123'、和第二絕緣層130'。
然后形成保護(hù)層150'用于覆蓋組成的結(jié)構(gòu)，并填充雜質(zhì)區(qū)域102上晶體 管之間的空隙。
關(guān)于操作，它與參照圖2所描述的是相同的，使得第一和第二限制電壓 的施加分別限制電子從虛設(shè)晶體管第一串和接地選擇晶體管SST1和GST1 流入第二串和接地選擇晶體管SST2和GST2。
接下來，將結(jié)合圖4A和4B描述擦除控制器352控制用于施加限制電壓 的時序的操作。為簡潔起見，只描述單個限制電壓，但是應(yīng)當(dāng)理解，該描述 獨(dú)立地適用于第一和第二限制電壓。
圖4A示出施加于圖2和3中的基底和載體的擦除電壓Vers的時序圖。 如圖所示，擦除電壓Vers的施加從時刻tO開始，但是只有在一段時間之后， 擦出電壓Vers在時刻t2達(dá)到期望的目標(biāo)擦除電壓水平。如果限制電壓Vr被 施加于虛設(shè)或第一串和接地選擇晶體管SST1和GST1,并且該限制電壓Vr 并沒有比擦除電壓Vers低出 一定的量值，那么第一串和接地選擇晶體管SST1 和GST1將會被非有意地編程。
圖4B示出施加到第一串和/或接地選擇晶體管的限制電壓Vr的時序圖。 如圖所示，限制電壓Vr的施加在遲于時刻tO的時刻tl開始，而且限制電壓 隨著時間而達(dá)到目標(biāo)限制電壓。也就是說，在施加^^除電壓Vers的一段時間 之后施加限制電壓Vr。這確保在限制電壓Vr和擦除電壓Vers之間存在足夠 大的差值，以防止第一串和/或接地選擇晶體管SST1和GST1被編程。
圖5示出圖1中的擦除控制器的實(shí)施例，其用于參照圖4A和4B所討論 的控制施加限制電壓的時序。如圖所示，擦除控制器352包括串聯(lián)在地電壓 和擦除電壓Vers之間的六個電阻R1-R6,擦除電壓Vers在擦除操作期間施加 于字線WL。第一到第四晶體管Tl-T4分別與第二到第五電阻R2-R5并聯(lián)。 第一到第四晶體管Tl-T4在他們的柵極處接收微調(diào)(trim)電壓。電阻R1-R6 和晶體管Tl-T4作為分壓器工作并在連接第三和第四電阻R3和R4的節(jié)點(diǎn) Nl處產(chǎn)生分壓電壓Vn。將分壓電壓Vn提供給差分放大器Cl的正極并與提 供給差分放大器C1的負(fù)極的參考電壓Vref相比較。差分放大器Cl輸出基于 該比較的標(biāo)志。如果分壓電壓Vn比參考電壓Vref低，則放大器Cl輸出邏輯
17低標(biāo)志。如果分壓Vn等于或高于參考電壓Vref,則差分放大器C1輸出邏輯 高標(biāo)志。當(dāng)SSL驅(qū)動器342和/或GSL驅(qū)動器344接收到向邏輯高標(biāo)志的轉(zhuǎn) 變時，SSL驅(qū)動器342和/或GSL驅(qū)動器344開始施加限制電壓Vr。
設(shè)置微調(diào)電壓和參考電壓Vref以保證在限制電壓Vr和擦除電壓Vers之 間存在足夠大的差值，從而防止第一串和/或接地選擇晶體管SST1和GST1 被編程。可以理解，參考電壓Vref和微調(diào)電壓為設(shè)計參數(shù)，其將根據(jù)非易失 性半導(dǎo)體存儲器設(shè)備的設(shè)計而變化。
同樣可以理解，當(dāng)擦除電壓Vers的施加終止時，分壓電壓Vn將回落到 低于參考電壓。當(dāng)其發(fā)生時，由差分放大器C1輸出的標(biāo)志轉(zhuǎn)變?yōu)檫壿嫷?。結(jié) 果，SSL驅(qū)動器342和/或GSL驅(qū)動器344將停止施加限制電壓Vr。這在圖 4A和4B中示出。
如上所述，SSL驅(qū)動器342和GSL驅(qū)動器344可以提供獨(dú)立的第一和第 二限制電壓。該情況下，擦除控制器342可以包括圖5中的結(jié)構(gòu)的兩種版本 用于分別觸發(fā)第一和第二限制電壓的產(chǎn)生，或者可替換地，第一和第二限制 電壓可以由相同的輸出觸發(fā)(即，單個的圖5中的結(jié)構(gòu))。
代替通過控制施加限制電壓Vr的時序來保證限制電壓Vr與擦除電壓 Vers之間的所需的差值，擦除控制器352也可以控制限制電壓Vr的電壓。
接下來，將參照圖6A和6B描述擦除控制器352對限制電壓的電平進(jìn)行 控制的操作。為筒潔起見，只描述單個限制電壓，但是應(yīng)當(dāng)理解，該描述獨(dú) 立地適用于第一和第二限制電壓。
圖6A與圖4A是相同的，但是已經(jīng)結(jié)合圖6B進(jìn)行了重新構(gòu)造，以使得 擦除電壓Vers和限制電壓Vr之間的關(guān)系將變得更加容易理解。圖6B示出施 加于第一串和/或接地選擇晶體管SST1和GST1的限制電壓Vr的時序圖。如 圖所示，限制電壓Vr的施加從時刻t0開始，并且限制電壓隨著時間而達(dá)到 目標(biāo)電壓。圖中還顯示出，限制電壓Vr與擦除電壓Vers成比例，該比例比1 小。適當(dāng)?shù)卦O(shè)置該比例，可以保證限制電壓Vr和擦除電壓Vers之間存在足 夠大的差值，以防止第一串和/或接地選擇晶體管SST1和GST1被編程。
圖7示出圖1中的擦除控制器的實(shí)施例，其用于參照圖6A和6B描述的 控制i限制電壓使其與擦除電壓成比例。如圖所示，圖7中的實(shí)施例與圖5中 的實(shí)施例相同，除了將分壓Vn與差分放大器Cl的輸出進(jìn)行比較、以及差分 放大器C1的輸出是限制電壓Vr。如上所述，SSL驅(qū)動器342和GSL驅(qū)動器344可以提供獨(dú)立的第一和第二限制電壓。在這種情況下，擦除控制器342 可以具有圖7中的結(jié)構(gòu)的兩種版本，以分別產(chǎn)生第一和第二限制電壓。
圖8是根據(jù)另一個實(shí)施例的非易失性存儲器設(shè)備的框圖。圖8的實(shí)施例 與圖1中的實(shí)施例是相同的，除了圖8中從單元陣列310'中刪除了虛設(shè)串選 擇晶體管SST1和虛設(shè)接地選擇晶體管GST1 (和相關(guān)的選擇線)，以及第二 串和接地選擇晶體管SST2和GST2分別被重新標(biāo)記為串和接地選擇晶體管 SST和GST。這樣，SSL驅(qū)動器342'驅(qū)動串選擇線SSL, GSL驅(qū)動器344'驅(qū) 動接地選擇線GSL,而擦除控制器352'控制SSL驅(qū)動器342'和GSL驅(qū)動器 344'。具體地，擦除控制器352'控制SSL驅(qū)動器342'和GSL驅(qū)動器344'，以 與上文描述的圖1的實(shí)施例中的將限制電壓施加于虛設(shè)串和接地選擇晶體管 SST1和GST1的相同的方式，分別將第一和第二限制電壓施加到單元陣列 310'中的串和接地選擇晶體管SST和GST。這將在下文中結(jié)合圖9和圖10進(jìn) 行更加詳細(xì)的描述。
圖9示出根據(jù)實(shí)施例的圖8中的串的橫截面、以及在擦除操作期間施加 到串中的晶體管的電壓。圖9中的實(shí)施例與圖2中的實(shí)施例相同，除了虛設(shè) 串和接地選4,晶體管SST1和GST1被刪除，以及限制電壓Vr凈皮施加到串和 接地選擇晶體管SST和GST的控制柵極147和149。
限制電壓Vr的施加限制電子從鄰近的存儲單元晶體管MCT流到串和接 地選擇晶體管SST和GST。而且，如果限制電壓Vr設(shè)定的足夠高，電子的 流動可以^皮阻止。
圖IO示出才艮據(jù)另一個實(shí)施例的圖8中的串的橫截面、以及在擦除操作期 間施加到串中的晶體管的電壓。圖IO的實(shí)施例與圖3的實(shí)施例是相同的，除 了虛設(shè)串和接地選擇晶體管SST1和GST1被刪除，以及限制電壓Vr被施加 于串和接地選4奪晶體管SST和GST的控制柵極147和149。
關(guān)于操作，其與參照圖9所描述的操作是相同的，以使得第一和第二限 制電壓的施加分別限制電子從鄰近的存儲單元晶體管MCT流到串和接地選 擇晶體管SST和GST。
應(yīng)當(dāng)理解，圖5和圖7中的任何一個擦除控制器實(shí)施例可以與圖8-10 中的實(shí)施例結(jié)合使用以控制限制電壓Vr。
圖11 - 18圖解說明實(shí)現(xiàn)實(shí)施例。
圖11示出非易失性存儲器裝置的應(yīng)用的示例實(shí)施例。如圖所示，該裝置包括連接到存儲器控制器2220的存儲器2210。存儲器2210可以是根據(jù)上面 描述的實(shí)施例之一的非易失性存儲器裝置。存儲器控制器2220提供輸入信號 用于控制存儲器2210的操作。例如，存儲器控制器2220提供命令和地址信 息。
圖12示出另一個實(shí)施例。該實(shí)施例與圖11中的實(shí)施例相同，除了存儲 器2210和存儲器控制器2220被具體化為卡2330。例如，卡2330可以是存 儲卡，例如閃速存儲器卡。也就是說，卡2330可以是符合用于例如數(shù)碼相機(jī)、 個人電腦等的消費(fèi)者電子設(shè)備的任何工業(yè)標(biāo)準(zhǔn)的卡?？梢岳斫?，存儲器控制 器2220可以基于由卡2330從其他(例如，外部)設(shè)備接收的控制信號對存 儲器2210進(jìn)行控制。
圖13示出另一個實(shí)現(xiàn)實(shí)施例。如圖所示，存儲器2210可以與主機(jī)系統(tǒng) 2410相連。主機(jī)系統(tǒng)2410可以是處理系統(tǒng)，例如個人電腦，數(shù)碼相機(jī)等。 主機(jī)系統(tǒng)2410可以將存儲器2210作為可移除存儲介質(zhì)使用?？梢岳斫?，主 機(jī)系統(tǒng)2410提供輸入信號用于控制存儲器2210的操作。例如，主機(jī)系統(tǒng)2410 提供命令和地址信息。
圖14示出一實(shí)施例，其中主^/L系統(tǒng)2410與圖12中的卡2330相連。在 該實(shí)施例中，主機(jī)系統(tǒng)2410將控制信號施加到卡2330,以使存儲器控制器 2220控制存儲器2210的操作。
圖15示出另一個實(shí)現(xiàn)實(shí)施例。如圖所示，存儲器2210可以與計算機(jī)系 統(tǒng)2610中的中央處理器(CPU) 2620相連接。例如，計算機(jī)系統(tǒng)2610可以 是個人電腦、個人數(shù)字助理等。存儲器2210可以直接與CPU 2620連接、通 過總線連接等?？梢岳斫?，為清楚起見，圖15沒有示出計算機(jī)系統(tǒng)2610中 可能包括的組件的完整補(bǔ)充。
圖16示出本發(fā)明的另一個實(shí)施例。圖16可以表示如上所述的半導(dǎo)體設(shè) 備實(shí)施例的另一個便攜應(yīng)用。如圖所示，該實(shí)施例包括存儲器3010,其可以 是任何一種如上所述的非易失性存儲器設(shè)備實(shí)施例。在這個和前述的任何一 個實(shí)施例中，存儲器3010可以包括一個或多個集成電路芯片(die)，其中每 一個芯片具有根據(jù)各種實(shí)施例操作的存儲陣列。這些IC芯片可以是布置在諸 如常規(guī)動態(tài)隨機(jī)存取存儲器(DRAM)模塊的模塊中的分開的、獨(dú)立存儲設(shè) 備，或者它們可以與其他的片上功能集成。在后面的實(shí)施例中，存儲器3010 可以是如上所述的I/O處理器或^:處理器的一部分。
20這個和其他便攜應(yīng)用實(shí)施例可以是例如便攜筆記本電腦、數(shù)字照片和/或
視頻攝像機(jī)、個人數(shù)字助理、移動(蜂窩)手持電話機(jī)、導(dǎo)航設(shè)備、GPS系 統(tǒng)、音頻和/或視頻播放器等。當(dāng)然，也存在存儲器3010的其他非便攜應(yīng)用。 這些包括，例如，得益于非易失性存儲器的大型網(wǎng)絡(luò)服務(wù)器或其他計算設(shè)備。
如圖16中所示，該實(shí)施例包括處理器或CPU 3510,其使用存儲器3010 作為編程存儲器，用于存儲其執(zhí)行所需的代碼和數(shù)據(jù)?？商鎿Q地，存儲器3010 可以用作大容量存儲設(shè)備，用于代碼和數(shù)據(jù)的非易失性存儲。便攜應(yīng)用實(shí)施 例可以通過I/0接口 3515與諸如個人電腦或網(wǎng)絡(luò)計算機(jī)的其他設(shè)備通信。1/0 接口 3515可以提供對計算機(jī)外圍設(shè)備總線、高速數(shù)字通信傳輸線、或用于無 定向傳輸?shù)奶炀€的訪問。處理器和存儲器3010之間的通信以及處理器3510 和I/0接口 3515之間的通信可以通過由圖16中的總線3500代表的常規(guī)計算 機(jī)總線結(jié)構(gòu)來實(shí)現(xiàn)。而且，本發(fā)明并不局限于該架構(gòu)。例如，存儲器3010可 以由圖12中的實(shí)施例來替換，并且可以通過存儲器控制器2220與處理器3510 進(jìn)行通信。另外，I/O接口 3515可以通過存儲器控制器2220與存儲器3010 通信，或者在存儲器控制器3020不存在的情況下，直接與存儲器3010通信。 在便攜應(yīng)用中，由電池3520通過電源提供總線3525為上述組件提供電力。
圖17是示出根據(jù)實(shí)施例的使用閃速存儲器設(shè)備的示例裝置(例如，移動 裝置)的框圖。閃速存儲器設(shè)備4260可以是上述的任一非易失性存儲設(shè)備實(shí) 施例，而且可以用于大容量或相對大容量的存儲單元。
的硬盤4250中。閃速存儲器設(shè)備4260可以用作硬盤4250的大容量或相對大 容量的存儲單元。例如，閃速存儲器設(shè)備4260可以被提供為固態(tài)磁盤和/或 閃速存儲器設(shè)備4260可以用作混合硬盤中的閃速存儲器組件。在移動設(shè)備 4200中，可以通過總線4240將硬盤4250提供的數(shù)據(jù)傳輸?shù)絉AM4270或中 央處理器(CPU) 4210?？梢酝ㄟ^總線4240將存儲在RAM 4270中、以及響 應(yīng)于輸入/輸出單元4230的操作由CPU 4210內(nèi)部產(chǎn)生的數(shù)據(jù)存儲到硬盤4250 中。
圖18是示出根據(jù)示例性實(shí)施例的使用閃速存儲器設(shè)備的另一個示例裝 置(例如，移動裝置)的框圖。參照圖18,閃速存儲器設(shè)備4260可以用作 設(shè)備4300中的非易失性存儲器組件，并且可以依據(jù)上述的任一非易失性存儲 設(shè)備實(shí)施例。設(shè)備4300可以是移動裝置；然而，其不限于此。在該示例中，移動設(shè)備4300可以包括被配置為執(zhí)行用于數(shù)據(jù)交換的接口操作的存儲器控 制器4280。存儲器控制器4280可以通過移動設(shè)備4300的總線4240執(zhí)行數(shù) 據(jù)的輸入/輸出操作。
示例實(shí)施例應(yīng)當(dāng)被理解為解釋說明的目的，而不是用于限制，并且所附 權(quán)利要求旨在覆蓋所有這樣的變體、增強(qiáng)、和其他的實(shí)施例，其落在本發(fā)明 的真實(shí)精神和范圍內(nèi)。例如，雖然參照MLC存儲單元進(jìn)行描述，但是實(shí)施例 同樣適用于單電平(SLC)存儲單元。因此，基于法律允許的最大的限度， 本發(fā)明的保護(hù)范圍應(yīng)當(dāng)由所附權(quán)利要求書及其等價物的最寬泛的可容許解釋 來限定，而不應(yīng)當(dāng)受前面的詳細(xì)描述約束或限制。
對相關(guān)申請的交叉引用
本申請要求2008年6月23日向韓國特許廳提交的韓國專利申請No. 10-2008-0059081的優(yōu)先權(quán)，通過引用將其全部內(nèi)容合并于此。
權(quán)利要求
1、一種用于擦除存儲器的方法，該存儲器包括至少具有串聯(lián)連接的第一和第二可編程晶體管的存儲陣列，該方法包括在擦除操作期間，限制從第一可編程晶體管進(jìn)入到第二可編程晶體管的電子流動。
2、 如權(quán)利要求l所述的方法，其中所述限制向第一可編程晶體管的控制 柵極施加第一電壓。
3、 如權(quán)利要求2所述的方法，進(jìn)一步包括向包括第一和第二可編程晶體管的基底的至少一部分施加第二電壓。
4、 如權(quán)利要求3所述的方法，進(jìn)一步包括向與第一和第二可編程晶體管關(guān)聯(lián)的至少一個可編程存儲單元晶體管的 柵極施加第三電壓以使得所述存儲單元晶體管達(dá)到擦除狀態(tài)。
5、 如權(quán)利要求4所述的方法，其中第一電壓高于第三電壓且低于第二電壓。
6、 如權(quán)利要求5所述的方法，進(jìn)一步包括 允許第二可編程晶體管的柵極浮置。
7、 如權(quán)利要求5所述的方法，其中所述限制基于第二電壓施加第一電壓。
8、 如權(quán)利要求7所述的方法，其中所述限制在施加第二電壓一段時間之 后施力o第一電壓。
9、 如權(quán)利要求7所述的方法，其中所述限制施加第一電壓以使得第一電 壓與第二電壓成比例。
10、 如權(quán)利要求5所述的方法，其中所述存儲陣列包括串聯(lián)連接的多個 可編程存儲單元晶體管，并且第一可編程選擇晶體管和第二可編程選擇晶體 管串聯(lián)連接到所述多個可編程存儲單元晶體管，并且其中所述限制將第一電壓施加到作為第一可編程晶體管的第一可編程選擇晶 體管。
11、 如權(quán)利要求5所述的方法，其中所述存儲陣列包括串聯(lián)連接到可編 程選擇晶體管的多個可編程存儲單元晶體管，并且其中所述限制將第一電壓施加到作為第一可編程晶體管的可編程選擇晶體管 和作為第二可編程晶體管的鄰近第一可編程晶體管的存儲單元晶體管。
12、 如權(quán)利要求5所述的方法，其中所述存儲陣列包括串聯(lián)連接的多個 可編程存儲單元晶體管，第一可編程選擇晶體管和第二可編程選擇晶體管串 聯(lián)連接到所述多個可編程存儲單元晶體管的第一端，第三可編程選擇晶體管 和第四可編程選擇晶體管串聯(lián)連接到所述多個可編程存儲單元晶體管的第二 端，并且其中所述限制將第一電壓施加到作為第一可編程晶體管的第一可編程選擇晶 體管。
13、 如權(quán)利要求3所述的方法，其中第一電壓低于第二電壓。
14、 一種存儲器，包括具有多個存儲器串的存儲陣列，至少一個存儲器串包括串聯(lián)連接到多個 存儲單元晶體管的第一選擇晶體管和第二選擇晶體管，并且第一選擇晶體管、 第二選擇晶體管和所述多個存儲單元晶體管是可編程晶體管；驅(qū)動單元，被配置為向多條字線施加電壓，所述多條字線中的每一條分 別連接到所述多個存儲單元晶體管中的一個存儲單元晶體管的柵極，并且所 述驅(qū)動單元配置為分別向連接到第一和第二選擇晶體管的柵極的第一和第二 選擇線施加電壓；以及控制單元，被配置為控制所述驅(qū)動單元以使得，在擦除操作期間，限制 從第 一選擇晶體管進(jìn)入到第二選擇晶體管的電子流動。
15、 如權(quán)利要求14所述的存儲器，其中第一選擇晶體管是虛設(shè)選擇晶體 管且具有與所述多個存儲單元晶體管相同的大小，并且第二選擇晶體管比所 述多個存儲單元晶體管大。
16、 如權(quán)利要求14所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元向第一選擇晶體管的控制4冊極施加第一電壓。
17、 如權(quán)利要求16所述的存儲器，其中所述控制單元被配置為，在擦除 操作期間，控制所述驅(qū)動單元向包括所述多個存儲單元晶體管的基底的至少 一部分施加第二電壓。
18、 如權(quán)利要求17所述的存儲器，進(jìn)一步包括在擦除操作期間向所述多個存儲單元晶體管中的至少一個存儲單元晶體 管的柵極施加第三電壓，以使該存儲單元晶體管達(dá)到擦除狀態(tài)。
19、 如權(quán)利要求18所述的存儲器，其中第一電壓大于第三電壓高且低于 第二電壓。
20、 如權(quán)利要求19所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元基于第二電壓應(yīng)用第一電壓。
21、 如權(quán)利要求20所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元在施加第二電壓一段時間之后施加第一電壓。
22、 如權(quán)利要求21所述的存儲器，其中 所述控制單元包括分壓器，被配置為對第二電壓進(jìn)行分壓并產(chǎn)生分壓電壓；以及 比較器，被配置為將所述分壓電壓與參考電壓相比較，并產(chǎn)生比較 結(jié)果，而且所述驅(qū)動單元被配置為基于比較結(jié)果開始施加第一電壓。
23、 如權(quán)利要求20所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元施加第一電壓以使得第一電壓與第二電壓成比例。
24、 如權(quán)利要求23所述的存儲器，其中 所述控制單元包括分壓器，被配置為對第二電壓進(jìn)行分壓并產(chǎn)生分壓電壓；以及 差分放大器，被配置為接收所述分壓電壓和所述差分放大器的輸出 作為輸入，而且所述驅(qū)動單元被配置為施加所述差分放大器的輸出作為第一電壓。
25、 如權(quán)利要求14所述的存儲器，其中第一選擇晶體管、第二選擇晶體 管和所述多個存儲單元晶體管是浮置柵極型晶體管和電荷捕獲閃速型晶體管 其中之一。
26、 一種存儲器，包括具有多個存儲器串的存儲陣列，至少一個存儲器串包括串聯(lián)連接到多個 存儲單元晶體管的第一選擇晶體管，并且第一選擇晶體管和所述多個存儲單 元晶體管是可編程晶體管；驅(qū)動單元，被配置為向多條字線施加電壓，所述多條字線中的每一條分 別連接到所述多個存儲單元晶體管中的一個存儲單元晶體管的柵極，并且所 述驅(qū)動單元被配置為向連接到第 一選擇晶體管的柵極的第 一選擇線施加電 壓；并且控制單元，被配置為控制所述驅(qū)動單元以使得，在擦除操作期間，限制 從所述多個存儲單元晶體管進(jìn)入到第一選擇晶體管的電子流動。
27、 如權(quán)利要求26所述的存儲器，其中第一選擇晶體管具有大于所述多 個存儲單元晶體管的大小。
28、 如權(quán)利要求26所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元向第一選擇晶體管的控制柵極施加第一電壓。
29、 如權(quán)利要求28所述的存儲器，其中所述控制單元被配置為，在擦除 操作期間，控制所述驅(qū)動單元向包括所述多個存儲單元晶體管的基底的至少 一部分施加第二電壓。
30、 如權(quán)利要求29所述的存儲器，進(jìn)一步包括在擦除操作期間，向所述多個存儲單元晶體管中的至少一個存儲單元晶 體管的柵極上施加第三電壓，以使得該存儲單元晶體管達(dá)到擦除狀態(tài)。
31、 如權(quán)利要求30所述的存儲器，其中第一電壓比第三電壓高且低于第 二電壓。
32、 如權(quán)利要求31所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元基于第二電壓應(yīng)用第一電壓。
33、 如權(quán)利要求32所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元在施加第二電壓 一,史時間之后施加第 一 電壓。
34、 如權(quán)利要求33所述的存儲器，其中 所述控制單元包括分壓器，被配置為對第二電壓進(jìn)行分壓并產(chǎn)生分壓電壓；以及 比較器，被配置為將所述分壓電壓與參考電壓相比較，并產(chǎn)生比較 結(jié)果，而且所述驅(qū)動單元被配置為基于比較結(jié)果開始施加第一電壓。
35、 如權(quán)利要求32所述的存儲器，其中所述控制單元被配置為控制所述 驅(qū)動單元應(yīng)用第一電壓以〗吏得第一電壓與第二電壓成比例。
36、 如權(quán)利要求35所述的存儲器，其中 所述控制單元包括分壓器，被配置為對第二電壓進(jìn)行分壓并產(chǎn)生分壓電壓；以及 差分放大器，配置為接收所述分壓電壓和所述差分放大器的輸出作為車lr入，而且所述驅(qū)動單元，被配置為施加所述差分放大器的輸出作為第一電壓。
37、 如權(quán)利要求26所述的存儲器，其中第一選擇晶體管和所述多個存儲單元晶體管是浮置柵極型晶體管和電荷捕獲閃速型晶體管其中之一。
38、 一種卡，包括 存儲器，所述存儲器包括具有多個存儲器串的存儲陣列，至少一個存儲器串包括串聯(lián)連接到多個存儲單元晶體管的第一選擇晶體管和虛設(shè)選擇晶體管，并且第一選擇晶 體管、所述虛設(shè)選擇晶體管和所述多個存儲單元晶體管是可編程晶體管，驅(qū)動單元，被配置為向多條字線施加電壓，所述多個字線中的每一 條分別連接到所述多個存儲單元晶體管中的一個存儲單元晶體管的柵極，并 且所述驅(qū)動單元被配置為分別向連接到第 一和虛設(shè)選擇晶體管的柵極的第一 和第二選擇線施加電壓，以及控制單元，被配置為控制所述驅(qū)動單元以使得，在擦除操作期間， 限制從第 一可編程晶體管進(jìn)入到第二可編程晶體管的電子流動；以及 控制器，被配置為對所述存儲器進(jìn)行控制。
39、 一種系統(tǒng)，包括 總線；連接到所述總線的半導(dǎo)體設(shè)備，所述半導(dǎo)體設(shè)備包括，具有多個存儲器串的存儲陣列，至少一個存儲器串包括串聯(lián)連接到 多個存儲單元晶體管的第一選擇晶體管和虛設(shè)選擇晶體管，并且第一選擇晶 體管、所述虛設(shè)選擇晶體管和所述多個存儲單元晶體管是可編程晶體管，驅(qū)動單元，被配置為向多條字線施加電壓，所述多條字線中的每一 條分別連接到所述多個存儲單元晶體管中的 一個存儲單元晶體管的柵極，并 且所述驅(qū)動單元被配置為分別向連接到第 一和虛設(shè)選擇晶體管的柵極的第一 和第二選擇線施加電壓，以及控制單元，被配置為控制所述驅(qū)動單元以使得，在擦除操作期間， 限制從第 一可編程晶體管進(jìn)入到第二可編程晶體管的電子流動；以及 連接到所述總線的輸入/輸出設(shè)備；以及連接到所述總線的處理器，所述處理器被配置為經(jīng)由總線與輸入/輸出設(shè) 備和半導(dǎo)體設(shè)備通信。
全文摘要
在一個實(shí)施例中，一種包含至少具有串聯(lián)的第一和第二可編程晶體管的存儲陣列的存儲器的擦除方法包括在擦除操作期間限制從第一可編程晶體管進(jìn)入到第二可編程晶體管的電子流動。
文檔編號G11C16/14GK101630531SQ20091016696
公開日2010年1月20日 申請日期2009年6月23日 優(yōu)先權(quán)日2008年6月23日
發(fā)明者樸起臺, 金杜坤, 金武星, 金漢洙 申請人:三星電子株式會社