專利名稱：可兼容雙重功能的非易失性存儲(chǔ)器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總的涉及非易失性存儲(chǔ)器，更具體地，本發(fā)明涉及閃速存儲(chǔ)器系統(tǒng)。
背景技術(shù)：
所披露的技術(shù)涉及能夠多模式操作和多連接模式操作的非易失性半導(dǎo)體存儲(chǔ)器 裝置。能夠多模式操作和多連接模式操作的非易失性半導(dǎo)體存儲(chǔ)器裝置適用于具有和非易 失性半導(dǎo)體存儲(chǔ)器裝置通信的存儲(chǔ)器控制器的系統(tǒng)。電子設(shè)備使用諸如易失性和非易失性存儲(chǔ)器裝置的半導(dǎo)體裝置。這些存儲(chǔ)器裝置 可以包括用于保存數(shù)據(jù)或者信息的隨機(jī)存取存儲(chǔ)器(RAM)和閃速存儲(chǔ)器(例如，NAND閃速 裝置，NOR閃速裝置)。由于在系統(tǒng)板上運(yùn)行的應(yīng)用程序的需要，系統(tǒng)板上的存儲(chǔ)器系統(tǒng)被設(shè)計(jì)為引入更 高的密度和更快的操作。可以將更高密度的存儲(chǔ)器系統(tǒng)引入到系統(tǒng)板上的兩種設(shè)計(jì)技術(shù)包 括1)以諸如級(jí)聯(lián)的串行連接配置的存儲(chǔ)器裝置；和2)以諸如多點(diǎn)(multi-dropping)的 并行互連配置的存儲(chǔ)器裝置。這些設(shè)計(jì)技術(shù)可以被用來(lái)克服確定硬盤和存儲(chǔ)器系統(tǒng)之間的 存儲(chǔ)器交換的成本和操作效率的密度問(wèn)題。

發(fā)明內(nèi)容
根據(jù)第一方面，提供了一種用于設(shè)置存儲(chǔ)器裝置的操作模式的方法。該方法包括 將存儲(chǔ)器裝置上電；在存儲(chǔ)器裝置已經(jīng)完成上電之后，響應(yīng)于端口的電壓提供響應(yīng)；并且 響應(yīng)于該響應(yīng)，設(shè)置存儲(chǔ)器裝置的電路的操作模式。在第一實(shí)施例中，所述設(shè)置步驟包括 基于該響應(yīng)，選擇對(duì)應(yīng)于所述操作模式的信號(hào)供存儲(chǔ)器裝置中的電路使用。所述選擇的步 驟包括檢測(cè)該電壓不存在，以提供電壓響應(yīng)作為所述響應(yīng)，該電壓響應(yīng)在未檢測(cè)到該電壓 不存在的情況中對(duì)應(yīng)于該響應(yīng)的補(bǔ)碼。所述設(shè)置步驟還包括響應(yīng)于該響應(yīng)的補(bǔ)碼，將該電 路的操作模式設(shè)置為另一種操作模式。該存儲(chǔ)器裝置具有至少一個(gè)其它端口，并且所述設(shè) 置的步驟還包括在所述至少一個(gè)其它端口處接收包含信息的信號(hào)；并且響應(yīng)于所述響應(yīng) 和所述響應(yīng)的補(bǔ)碼中的一個(gè)，將所述至少一個(gè)其它端口配置為接收包含在所述信號(hào)中的所 述信息，該電路響應(yīng)于所述信息進(jìn)行操作。所述接收步驟包括在至少一個(gè)其它端口處接收 包含信息的所述信號(hào)，該信息對(duì)應(yīng)于控制信息和數(shù)據(jù)信息中的至少一個(gè)。在這一方面的另一實(shí)施例中，將所述存儲(chǔ)器裝置上電包括檢測(cè)電源電壓是否達(dá)到 預(yù)定電平，其中，該電壓是電源電壓。在所述電源電壓達(dá)到預(yù)定電平時(shí)檢測(cè)該端口的電壓， 且該端口包括在第一操作模式中使用的而在第二操作模式中不使用的現(xiàn)有端口。在此實(shí)施 例中，當(dāng)電源電壓已經(jīng)達(dá)到預(yù)定電平時(shí)，鎖存現(xiàn)有端口的低邏輯電平。在鎖存低邏輯電平之后，所述現(xiàn)有端口可以在高和低邏輯電平之間切換。在此方面的又一實(shí)施例中，在鎖存低邏 輯電平之后，所述現(xiàn)有端口可以在高和低邏輯電平之間切換。所述設(shè)置的步驟包括當(dāng)在該 端口檢測(cè)到所述電壓時(shí)將模式信號(hào)驅(qū)至第一邏輯電平，當(dāng)在該端口沒(méi)有檢測(cè)到所述電壓時(shí) 將模式信號(hào)驅(qū)至第二邏輯電平。所述設(shè)置步驟包括響應(yīng)于模式信號(hào)的第一邏輯電平來(lái)將存 儲(chǔ)器裝置的控制和數(shù)據(jù)端口耦合到異步電路，并且響應(yīng)于該模式信號(hào)的第二邏輯電平來(lái)將 存儲(chǔ)器裝置的控制和數(shù)據(jù)端口耦合到同步電路?？蛇x地，響應(yīng)于模式信號(hào)的第一邏輯電平， 將電源電壓和同步電路斷開連接，并且響應(yīng)于模式信號(hào)的第二邏輯電平，將電源電壓和異 步電路斷開連接。在此實(shí)施例中，所述異步電路包括用于提供譯碼后的異步命令信號(hào)的異 步命令譯碼器，和用于提供譯碼后的同步命令信號(hào)的同步命令譯碼器。所述設(shè)置步驟還包 括響應(yīng)于所述模式信號(hào)，將譯碼后的異步命令信號(hào)和譯碼后的同步命令信號(hào)的其中一個(gè) 傳遞到控制邏輯。所述譯碼后的異步命令信號(hào)和譯碼后的同步命令信號(hào)是互相相同的。
在第二方面中，提供了一種可配置為在第一模式和第二模式中操作的存儲(chǔ)器裝 置。該存儲(chǔ)器裝置包括端口、接口和控制電路和模式檢測(cè)器。端口接收對(duì)應(yīng)于第一模式的 第一功能分配和對(duì)應(yīng)于第二模式的第二功能分配的其中一個(gè)。接口和控制電路從至少一個(gè) 所述端口接收命令并且可配置為用于在第一模式和第二模式中之一內(nèi)譯碼該命令。該命令 被譯碼來(lái)控制存儲(chǔ)器裝置的內(nèi)核電路。模式檢測(cè)器連接到所述端口中一個(gè)所選端口，用于 配置接口和控制電路，使其當(dāng)檢測(cè)到電壓源時(shí)在第一模式中譯碼該命令，并且當(dāng)未檢測(cè)到 電壓源時(shí)在第二模式中譯碼該命令。在此實(shí)施例中，所述接口和控制電路包括同步電路、 異步電路、控制邏輯和選擇器。同步電路耦合到所述端口用于當(dāng)所述模式檢測(cè)器沒(méi)有檢測(cè) 到電壓源時(shí)接收該命令并且用于產(chǎn)生譯碼后的同步命令信號(hào)。異步電路耦合到所述端口， 用于當(dāng)所述模式檢測(cè)器檢測(cè)到電壓源時(shí)接收該命令并且用于產(chǎn)生譯碼后的異步命令信號(hào)。 控制邏輯響應(yīng)于譯碼后的同步命令信號(hào)和譯碼后的異步命令信號(hào)來(lái)產(chǎn)生相同的內(nèi)部控制 信號(hào)。選擇器響應(yīng)于檢測(cè)到的電壓源的狀態(tài)將譯碼后的異步命令信號(hào)和譯碼后的同步命令 信號(hào)的其中一個(gè)選擇性地傳遞到控制邏輯的選擇器。在此實(shí)施例中，所述模式檢測(cè)器包括電壓檢測(cè)器和模式邏輯。所述電壓檢測(cè)器在 電壓源已經(jīng)達(dá)到預(yù)定電平時(shí)提供狀態(tài)信號(hào)。模式邏輯耦合到所選端口，用于當(dāng)所選端口偏 置到不同于電壓源的電壓電平時(shí)響應(yīng)于該狀態(tài)信號(hào)將模式信號(hào)從第一邏輯電平驅(qū)至第二 邏輯電平。所述同步電路包括同步命令譯碼器和耦合到每一端口的同步緩存器，并且所述 異步電路包括耦合到異步命令譯碼器和耦合到每一端口的異步緩存器。所述第一功能分配 和第二功能分配中具有相同類型的每個(gè)端口具有用作所述同步緩存器和所述異步緩存器 的公共緩存器，其中該類型可以是輸入類型和輸出類型中之一。所述接口和控制電路還包 括信號(hào)路徑切換器，用于響應(yīng)于模式信號(hào)的第一邏輯電平通過(guò)同步緩存器將每一個(gè)端口選 擇性地耦合到同步命令譯碼器，并且用于響應(yīng)于模式信號(hào)的第二邏輯電平通過(guò)異步緩存器 將每一個(gè)端口選擇性地耦合到異步命令譯碼器。所述接口和控制電路還包括第一功率開 關(guān)和第二功率開關(guān)。第一功率開關(guān)響應(yīng)于模式信號(hào)的第二邏輯電平將電壓源與同步電路解 耦合，而第二功率開關(guān)響應(yīng)于模式信號(hào)的第一邏輯電平將電壓源和異步電路解耦合。在另 一個(gè)可選實(shí)施例中，所述模式邏輯包括用于響應(yīng)于狀態(tài)信號(hào)維持模式信號(hào)的第二邏輯電平 的鎖存器。所選端口是在第一模式和第二模式之一中的正常操作期間所使用的功能端口。 所選端口是在第一模式和第二模式二者的正常操作期間均未使用的專用端口。
在第三方面，提供了一種存儲(chǔ)器系統(tǒng)，其包括存儲(chǔ)器控制器和多個(gè)存儲(chǔ)器裝置。所 述存儲(chǔ)器控制器提供具有第一信號(hào)功能分配和第二信號(hào)功能分配的控制信號(hào)。多個(gè)存儲(chǔ)器 裝置的每一個(gè)被配置為用于響應(yīng)于在上電序列期間偏置到電源電壓的端口來(lái)接收第一信 號(hào)功能分配和第二信號(hào)功能分配中之一。當(dāng)該端口在上電序列期間被偏置到另一個(gè)電源電 壓時(shí)所述多個(gè)存儲(chǔ)器裝置的每一個(gè)被配置為用于接收第一信號(hào)功能分配和第二信號(hào)功能 分配中的另一個(gè)。第三方面還有幾個(gè)實(shí)施例。所述端口是部分所述第一信號(hào)功能分配并且 在第二功能分配中不使用。所述端口在第一信號(hào)功能分配和第二信號(hào)功能分配二者中都不 使用。所述端口物理連接到電源電壓。所述端口通過(guò)電路靜態(tài)保持在電源電壓。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員通過(guò)閱讀結(jié)合附圖的本發(fā)明的特定實(shí)施例的隨后 描述，本發(fā)明的其它方面和特征將變得明顯。


現(xiàn)在僅通過(guò)示例，并參考附圖對(duì)本發(fā)明的實(shí)施例進(jìn)行描述，其中圖IA是非易失性存儲(chǔ)器系統(tǒng)的框圖；圖IB是圖IA中所使用的閃速存儲(chǔ)器裝置的示意圖；圖2A是串行存儲(chǔ)器系統(tǒng)的框圖；圖2B是圖2A中所使用的串行接口閃速存儲(chǔ)器裝置的示意圖；圖3是異步存儲(chǔ)器裝置的框圖；圖4A是同步串行存儲(chǔ)器的框圖；圖4B是圖4A的輸入串行到并行寄存器塊的框圖；圖5是根據(jù)本發(fā)明的實(shí)施例的雙重功能存儲(chǔ)器裝置的框圖；圖6A是示出雙重功能存儲(chǔ)器裝置與同步閃速存儲(chǔ)器控制器的互連示例的示意 圖；圖6B是示出雙重功能存儲(chǔ)器裝置與異步閃速存儲(chǔ)器控制器的另一個(gè)互連示例的 示意圖；圖7是圖5中所示模式檢測(cè)器與接口和控制電路塊的實(shí)施例的框圖；圖8是圖7的模式檢測(cè)器的電路原理實(shí)例；圖9A是示出由圖7的模式檢測(cè)器檢測(cè)到異步操作模式的時(shí)序圖；圖9B是示出由圖7的模式檢測(cè)器檢測(cè)到同步操作模式的時(shí)序圖；圖10是圖5中所示的模式檢測(cè)器與接口和控制電路塊的另一個(gè)實(shí)施例的框圖；圖11是圖7和10的實(shí)施例中所示的接口和控制電路塊中的控制器和命令譯碼器 之間的信號(hào)路徑布置的框圖；圖12是用于雙重功能存儲(chǔ)器裝置的時(shí)鐘端口 CK的緩存器電路的電路原理圖；圖13是用于雙重功能存儲(chǔ)器裝置中的輸入數(shù)據(jù)端口 Dn和輸出數(shù)據(jù)端口 Qn的緩 存器的電路原理圖；圖14是示出用于操作具有雙重功能存儲(chǔ)器裝置的存儲(chǔ)器系統(tǒng)的方法的流程圖。
具體實(shí)施例方式總的來(lái)說(shuō)，本發(fā)明提供一種和諸如異步操作模式以及同步操作模式的兩種不同操作模式可兼容的雙重功能存儲(chǔ)器裝置架構(gòu)。閃速存儲(chǔ)器是常用的一類非易失性存儲(chǔ)器，其廣泛用作諸如數(shù)字照相機(jī)和便攜數(shù) 字音樂(lè)播放器的消費(fèi)電子設(shè)備的大容量存儲(chǔ)裝置。當(dāng)前可用的包括2個(gè)層疊的晶片(die) 的閃速存儲(chǔ)器部件的密度可以達(dá)到32G比特(4GB)，由于通常一個(gè)閃速部件的尺寸是很小 的，其適合用在流行的USB閃速驅(qū)動(dòng)器中。八百萬(wàn)像素的數(shù)字照相機(jī)和具有音樂(lè)和視頻能力的便攜數(shù)字娛樂(lè)設(shè)備的出現(xiàn)促 進(jìn)了對(duì)于存儲(chǔ)大量數(shù)據(jù)的超高容量的要求，而這種要求是單個(gè)閃速存儲(chǔ)器設(shè)備不能滿足 的。因此，將多個(gè)閃速存儲(chǔ)器設(shè)備一起組合在一個(gè)系統(tǒng)中，來(lái)有效增加可用的存儲(chǔ)容量。例 如，這樣的應(yīng)用可能需要20GB的閃速存儲(chǔ)密度。圖IA為與主機(jī)系統(tǒng)12集成的非易失性存儲(chǔ)器系統(tǒng)10的框圖。系統(tǒng)10包括和主 機(jī)系統(tǒng)12通信的存儲(chǔ)器控制器14以及多個(gè)非易失性存儲(chǔ)器設(shè)備16-1、16-2、16-3和16_4。 例如，非易失性存儲(chǔ)器裝置16-1到16-4可以是異步閃速存儲(chǔ)器裝置。主機(jī)系統(tǒng)12包括諸 如微控制器、微處理器或者計(jì)算機(jī)系統(tǒng)的處理設(shè)備。圖IA的系統(tǒng)10被組織為包括一個(gè)通 道18，其中存儲(chǔ)器設(shè)備16-1到16-4并行連接到通道18。本領(lǐng)域的普通技術(shù)人員應(yīng)該理解 系統(tǒng)10可以具有與其連接的、多于或者少于四個(gè)的存儲(chǔ)器設(shè)備。在當(dāng)前所示實(shí)施例中，存 儲(chǔ)器裝置16-1到16-4是異步的并且互相并行連接。通道18包括一組公用總線，其包括連接到所有其對(duì)應(yīng)的存儲(chǔ)器設(shè)備的數(shù)據(jù)和控 制線。每一存儲(chǔ)器設(shè)備可以由存儲(chǔ)器控制器14提供的相應(yīng)的芯片選擇(啟用)信號(hào)CE#1、 CE#2、CE#3和CE#4來(lái)啟用或停用。在當(dāng)前和以下的實(shí)施例中，“#”指示信號(hào)為有效的低邏輯 電平信號(hào)。在此方案中，通常一次選擇芯片選擇信號(hào)中的一個(gè)，用來(lái)啟用對(duì)應(yīng)的非易失性存 儲(chǔ)器裝置16-1到16-4的其中一個(gè)。存儲(chǔ)器控制器14負(fù)責(zé)響應(yīng)于主機(jī)系統(tǒng)12的操作經(jīng)由 通道18發(fā)出命令和數(shù)據(jù)到所選擇的存儲(chǔ)器設(shè)備。來(lái)自存儲(chǔ)器設(shè)備的讀出數(shù)據(jù)輸出經(jīng)通道 18被傳送返回至存儲(chǔ)器控制器14和主機(jī)系統(tǒng)12。系統(tǒng)10通常認(rèn)為包括多點(diǎn)(multi-drop) 總線，其中所述存儲(chǔ)器設(shè)備16-1到16-4對(duì)于通道18并行連接。圖IB是可以用在圖IA的存儲(chǔ)器系統(tǒng)中的閃速存儲(chǔ)器裝置16-1到16_4的其中一 個(gè)的框圖。該閃速存儲(chǔ)器裝置包括多個(gè)輸入和輸出端口，其包括例如電源引腳、控制引腳和 數(shù)據(jù)引腳。電源引腳包括用于將電源施加到閃速存儲(chǔ)器裝置的所有電路的VCC和VSS。附 加的電源引腳被提供用于僅施加到輸入和輸出緩存器，如本領(lǐng)域內(nèi)所公知的。下表1提供 的列表包括控制和數(shù)據(jù)引腳、對(duì)應(yīng)的說(shuō)明、定義和示例邏輯狀態(tài)。注意到這些引腳是端口的 一個(gè)示例的物理表示，被用于將封裝裝置的信號(hào)或者電壓互連到板上。這些端口可以包括 其它類型的連接，諸如用于嵌入式和系統(tǒng)級(jí)封裝(SIP)的系統(tǒng)的端子和接觸點(diǎn)。表 1
準(zhǔn)備好/忙碌:R/B#開漏極引腳且輸出信號(hào)用于指示裝置的操作狀況。R/Btt 信號(hào)在編程、擦除和讀出操作期間處于忙碌狀態(tài)(R/B# =低電平)并且在完 成該操作之后返回準(zhǔn)備好狀態(tài)(R/Btt =高電平)。引腳 說(shuō)明
~CE# 片使能在裝置處于準(zhǔn)備好狀態(tài)期間CEtt為高電平時(shí)裝置進(jìn)入低功率等待模 式。當(dāng)裝置處于諸如編程或者擦除或者讀出操作期間的忙碌狀態(tài)(R/Btt=低 電平)時(shí)忽略CEtt信號(hào)，且當(dāng)CEtt輸入進(jìn)入高電平時(shí)裝置將不進(jìn)入等待模式。
"CLE 命令鎖存使能CLE輸入信號(hào)用于控制將操作模式命令載入內(nèi)部命令寄存器。 該命令在CLE為高電平時(shí)在WEtt信號(hào)的上升沿上從I/O端口被鎖存到命令寄
存器中。
"^LE 地址鎖存使能(ALE) :ALE信號(hào)用于控制將地址信息載入內(nèi)部地址寄存器。
該地址信息在ALE為高電平時(shí)在WEtt信號(hào)的上升沿上從I/O端口被鎖存到地 址寄存器中。
Im 寫使能=WEtt信號(hào)用于控制對(duì)來(lái)自I/O端口的數(shù)據(jù)的獲取。
讀使能RE信號(hào)控制串行數(shù)據(jù)輸出。數(shù)據(jù)在REtt的下降沿之后可用。
寫保護(hù)=WPtt信號(hào)用于保護(hù)裝置避免意外的編程或者擦除。內(nèi)部電壓調(diào)節(jié)器 (高壓發(fā)生器)在WPtt為低電平時(shí)被復(fù)位。該信號(hào)通常用于在輸入信號(hào)無(wú)效 時(shí)上電/斷電序列期間保護(hù)數(shù)據(jù)。
I/O[n] I/O端口 引腳用作用于傳送來(lái)自或到達(dá)裝置的地址、命令和輸入/輸出數(shù)據(jù) 的端口。變量η可以是任一非零整數(shù)值。
除了片使能CE#，所有的其他引腳都耦合到組成通道18的相應(yīng)的全局線路。各個(gè) 片使能信號(hào)通過(guò)存儲(chǔ)器控制器14提供給每一閃速存儲(chǔ)器裝置。圖IA的存儲(chǔ)器系統(tǒng)10的問(wèn)題是每個(gè)非易失性存儲(chǔ)器裝置具有一個(gè)用于接收和提 供數(shù)據(jù)的專用數(shù)據(jù)接口。在圖IA的例子中，這是在異步閃速存儲(chǔ)器裝置中公用的并行數(shù)據(jù) 接口。可以知道，并行提供多位數(shù)據(jù)的標(biāo)準(zhǔn)并行數(shù)據(jù)接口易遭受公知的通信退化效應(yīng)，諸如 串?dāng)_、信號(hào)偏斜和信號(hào)衰減，例如其運(yùn)行在超過(guò)它們額定操作頻率時(shí)這將損害信號(hào)質(zhì)量。為了增加數(shù)據(jù)吞吐量(throughput)，在共有的美國(guó)專利公開No. 20070076479中 已經(jīng)披露了具有串行數(shù)據(jù)接口的存儲(chǔ)器裝置，其在例如200MHz的頻率處串行接收和提供 數(shù)據(jù)。如在2007年2月16日提交的共有美國(guó)臨時(shí)專利申請(qǐng)中所描述的，美國(guó)專利公開 No. 20070076479中所描述的存儲(chǔ)器裝置可以用在互相串行連接的存儲(chǔ)器裝置的系統(tǒng)中，該 申請(qǐng)的內(nèi)容通過(guò)引用全部包含于此。圖2A是示出串行存儲(chǔ)器系統(tǒng)的概念性原理的框圖。在圖2A中，串行環(huán)形拓?fù)涞拇?儲(chǔ)器系統(tǒng)20包括具有至少一個(gè)輸出端口 Sout和輸入端口 Sin的存儲(chǔ)器控制器22，和串聯(lián) 的存儲(chǔ)器設(shè)備24、26、28和30。存儲(chǔ)器裝置可以是例如串行接口閃速存儲(chǔ)器裝置。雖然在 圖2A中未示出，但每個(gè)存儲(chǔ)器設(shè)備具有Sin輸入端口和Sout輸出端口。輸入和輸出端口包 括聯(lián)接存儲(chǔ)器設(shè)備到該存儲(chǔ)器設(shè)備作為其中一部分的系統(tǒng)的一個(gè)或多個(gè)物理引腳或連接。在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備可以是閃速存儲(chǔ)器設(shè)備?？商娲兀鎯?chǔ)器設(shè)備可以是DRAM、 SRAM或任意其它類型的存儲(chǔ)器設(shè)備，只要其具有與特定命令結(jié)構(gòu)兼容的輸入/輸出接口， 用于執(zhí)行命令或用于傳遞命令和數(shù)據(jù)直到下一存儲(chǔ)器設(shè)備。圖2A的當(dāng)前示例包括4個(gè)存 儲(chǔ)器設(shè)備，但是替代的實(shí)施例可以包括單個(gè)存儲(chǔ)器設(shè)備，或任意合適數(shù)量個(gè)存儲(chǔ)器設(shè)備。因 此，如果存儲(chǔ)器設(shè)備24因其連接到Sout而成為系統(tǒng)20的第一設(shè)備，而存儲(chǔ)器設(shè)備30因其 連接到Sin而成為第N個(gè)或最后一個(gè)設(shè)備，其中N是大于零的整數(shù)。存儲(chǔ)器設(shè)備26至28 是在第一個(gè)和最后一個(gè)存儲(chǔ)器設(shè)備之間的中間串聯(lián)的存儲(chǔ)器設(shè)備。在圖2A的例子中，存儲(chǔ) 器裝置26到28是同步的，并且和存儲(chǔ)器控制器22互相串行連接。
圖2B是可以用在圖2A的存儲(chǔ)器系統(tǒng)中的串行接口閃速存儲(chǔ)器裝置(例如24到 28)的示意圖。該示例的串行接口閃速存儲(chǔ)器裝置包括電源引腳、控制引腳和數(shù)據(jù)引腳。電 源引腳包括用于將電源施加到閃速存儲(chǔ)器裝置的所有電路的VCC和VSS。附加的電源引腳 可以提供用于僅施加到輸入和輸出緩存器，如本領(lǐng)域內(nèi)所公知的。下表2提供的列表包括 控制和數(shù)據(jù)引腳、對(duì)應(yīng)的說(shuō)明和示例邏輯狀態(tài)。表2 在圖2A中所示的示例配置中，除了并行提供給所有存儲(chǔ)器裝置的CE#，所有的信 號(hào)從存儲(chǔ)器控制器22被串行傳遞到每個(gè)存儲(chǔ)器裝置。在2008年2月15日提交的共有美國(guó)專利申請(qǐng)No. 12/032249中披露了圖2的串 聯(lián)存儲(chǔ)器系統(tǒng)的更多細(xì)節(jié)，該申請(qǐng)描述了其中每個(gè)存儲(chǔ)器裝置接收并行時(shí)鐘信號(hào)的串行存 儲(chǔ)器系統(tǒng)，和其中每個(gè)存儲(chǔ)器裝置接收源同步時(shí)鐘信號(hào)的串行存儲(chǔ)器系統(tǒng)。圖1B中的異步閃速存儲(chǔ)器裝置和最近出現(xiàn)的圖2B中的串行接口閃速存儲(chǔ)器裝置 這二者一般都可以得到，這允許存儲(chǔ)器系統(tǒng)制造商提供兩種類型的存儲(chǔ)器系統(tǒng)。然而，由 于兩種不同類型的存儲(chǔ)器裝置必須被提供和被采購(gòu)，這給存儲(chǔ)器系統(tǒng)制造商帶來(lái)更高的成 本。本領(lǐng)域內(nèi)的普通技術(shù)人員可以理解當(dāng)大量購(gòu)置時(shí)，存儲(chǔ)器裝置的單價(jià)會(huì)下降，從而可通 過(guò)大量購(gòu)置來(lái)最小化存儲(chǔ)器系統(tǒng)的成本。因此，當(dāng)制造商可以提供兩種類型的存儲(chǔ)器系統(tǒng) 時(shí)，會(huì)有這樣的風(fēng)險(xiǎn)由于一種存儲(chǔ)器裝置市場(chǎng)需求很高使得另一種存儲(chǔ)器裝置市場(chǎng)需求 減少甚至不再有需求。這會(huì)使得所購(gòu)買的存儲(chǔ)器裝置不能被利用。如圖1B和2B所示，異步和串行接口閃速存儲(chǔ)器裝置的功能引腳分配或者定義大 體上互相不同，并且因此互相不兼容。這意味著圖2B的串行接口閃速存儲(chǔ)器裝置不能用在 多點(diǎn)存儲(chǔ)器系統(tǒng)中，相應(yīng)地圖1B的異步閃速存儲(chǔ)器裝置也不能用在串聯(lián)環(huán)形拓?fù)浯鎯?chǔ)器 系統(tǒng)中。根據(jù)本發(fā)明，提供了可以用在兩種不同操作模式(諸如同步模式和異步模式)中 的雙重功能存儲(chǔ)器裝置。更具體地，雙重功能存儲(chǔ)器裝置和異步和同步功能或者操作相兼 容。出于示出異步和同步操作模式之間的差異的目的，以下實(shí)施例示出和對(duì)應(yīng)存儲(chǔ)器控制 器并行連接的異步閃速存儲(chǔ)器裝置，和用于和對(duì)應(yīng)存儲(chǔ)器控制器串行連接的同步閃速存儲(chǔ) 器裝置。此處示出的架構(gòu)和電路實(shí)施例適用于其他存儲(chǔ)器裝置，而不限制與另一個(gè)裝置的 并行或者串行互聯(lián)。本發(fā)明的實(shí)施例提供一種和異步操作以及同步串行操作可兼容的雙重功能存儲(chǔ) 器裝置架構(gòu)。雙重功能存儲(chǔ)器裝置架構(gòu)包括具有兩種不同引腳分布定義或者功能的一組端 口。在存儲(chǔ)器裝置的這些端口和內(nèi)核電路之間耦合的是異步和同步輸入和輸出信號(hào)路徑或者電路。信號(hào)路徑包括耦合到這些端口的共享的或者專用的緩存器、異步和同步命令譯碼器、轉(zhuǎn)換器網(wǎng)絡(luò)和模式檢測(cè)器。模式檢測(cè)器根據(jù)一個(gè)端口確定雙重功能存儲(chǔ)器裝置的操作 模式，并且提供合適的轉(zhuǎn)換選擇信號(hào)。轉(zhuǎn)換器網(wǎng)絡(luò)響應(yīng)于轉(zhuǎn)換選擇信號(hào)將輸入或者輸出信 號(hào)通過(guò)異步或者同步電路發(fā)送。合適的命令譯碼器解釋該輸入信號(hào)并且為公共控制邏輯提 供用于初始化對(duì)應(yīng)操作的必要信號(hào)。以下描述典型的異步存儲(chǔ)器裝置和同步存儲(chǔ)器裝置之間的差異和相似性。圖3是 異步存儲(chǔ)器裝置的框圖，而圖4是同步串行存儲(chǔ)器裝置的框圖。圖3的異步閃速存儲(chǔ)器裝置包括兩個(gè)主要電路塊。第一主要電路塊是包括I/O緩 存器42、44和46，寄存器48、50和52以及控制電路54的接口和控制電路塊。本領(lǐng)域內(nèi)普 通技術(shù)人員應(yīng)該理解接口和控制電路塊的電路的功能，并且為了簡(jiǎn)化示意圖而沒(méi)有示出許 多細(xì)節(jié)。例如，互聯(lián)電路塊的線路僅示出所連接的塊之間的功能關(guān)系，而沒(méi)有詳細(xì)描述所使 用的特定的信號(hào)。輸出緩存器42驅(qū)動(dòng)R/B#輸出端口，控制緩存器44包括每個(gè)連接到相應(yīng) 的輸入控制端口的輸入緩存器，并且數(shù)據(jù)緩存器46包括用于接收和驅(qū)動(dòng)數(shù)據(jù)到相應(yīng)的I/O 端口中的雙向緩存器。在本例中，控制緩存器44包括用于CE#、CLE、ALE、WE#, RE#和WP# 輸入控制端口的輸入緩存器。在本例中存在八個(gè)數(shù)據(jù)I/O端口，從而存在八個(gè)雙向緩存器。 異步輸入緩存器和輸出緩存器電路在本領(lǐng)域內(nèi)公知，并且不需要進(jìn)一步詳細(xì)描述。為了在異步閃速存儲(chǔ)器裝置40中執(zhí)行諸如擦除、編程和讀出的操作，經(jīng)由數(shù)據(jù)I/ 0端口提供命令?；谒鶊?zhí)行的操作，該命令可以包括對(duì)應(yīng)于特定操作的操作碼(0P碼)、 地址信號(hào)和數(shù)據(jù)。注意到由于地址和寫(編程)數(shù)據(jù)可以在長(zhǎng)度上多于8位，在所有的地 址和寫數(shù)據(jù)位鎖存在正確的寄存器中之前，需要多次輸入迭代或者循環(huán)。OP碼數(shù)據(jù)鎖存在 命令寄存器48中，并且用于讀出和編程操作的地址信息鎖存在地址寄存器50中。OP碼數(shù) 據(jù)提供給控制電路54，該控制電路54包括用于譯碼OP碼的邏輯，諸如命令譯碼器或者解釋 器。控制電路54還包括產(chǎn)生具有所需時(shí)序的內(nèi)部控制信號(hào)的控制邏輯，用于操作接口和控 制電路塊的電路和第二主電路塊的電路。第二主電路塊是包括高電壓發(fā)生器56、行預(yù)譯碼器58、行譯碼器60、列預(yù)譯碼器 62、列譯碼器64、頁(yè)面緩存器66和存儲(chǔ)器陣列68。這些電路對(duì)于熟悉閃速存儲(chǔ)器的技術(shù)人 員是公知的。高電壓發(fā)生器56可以用于編程和擦除操作。以下電路描述涉及讀出操作。行 預(yù)譯碼器58接收來(lái)自地址寄存器50的行地址，而列預(yù)譯碼器62接收來(lái)自地址寄存器50 的列地址。預(yù)譯碼的行信號(hào)由行譯碼器60用來(lái)驅(qū)動(dòng)存儲(chǔ)器陣列68的字線，用于存取數(shù)據(jù) 頁(yè)面。保存在連接到所選擇的字線的存儲(chǔ)器單元中的數(shù)據(jù)經(jīng)由位線感測(cè)并且保存在頁(yè)面緩 存器66中。預(yù)譯碼的列信號(hào)由列譯碼器64使用來(lái)選擇來(lái)自頁(yè)面緩存器66的一組8位數(shù) 據(jù)以輸出到數(shù)據(jù)緩存器46。應(yīng)該注意到，響應(yīng)于所接收的OP碼，確立有效的控制信號(hào)的序 列和時(shí)序源自控制電路54。類似地，圖4A的同步串行存儲(chǔ)器100包括兩個(gè)主要電路塊。第一主要電路塊是包 括控制接口 102、串行接口 104、輸入串行到并行寄存器塊106和輸出并行到串行寄存器塊 108的接口和控制電路塊?？刂平涌?102包括輸入緩存器電路，并且產(chǎn)生分別對(duì)應(yīng)于CS#、 SCLK和RST#的內(nèi)部片選信號(hào)chip_Sel、內(nèi)部時(shí)鐘信號(hào)sclki和內(nèi)部復(fù)位信號(hào)reset。雖 然信號(hào)chip_sel主要由串行接口 104所使用，但reset和sclki由遍及存儲(chǔ)器100的多個(gè) 電路所使用。第二主電路塊是包括存儲(chǔ)器陣列110、感測(cè)放大器和頁(yè)面緩存電路112、行譯碼器114、列譯碼器116和高電壓發(fā)生器118的內(nèi)核電路。通常，內(nèi)核電路的電路可以和圖 3的異步閃速存儲(chǔ)器裝置40中所示的相同，這意味著它們響應(yīng)于從同步串行存儲(chǔ)器100的 接口和控制電路塊接收到的相同的地址、數(shù)據(jù)和控制信號(hào)。異步閃速存儲(chǔ)器裝置40和同步 串行存儲(chǔ)器100之間的主要區(qū)別在于這些控制信號(hào)如何接收并且提供給內(nèi)核電路。雖然圖 3的異步閃速存儲(chǔ)器裝置40的接口和控制電路塊是公知的，但是同步串行存儲(chǔ)器100中的 相同名稱的電路塊存在很大的差別。串行接口 104包括用于接收串行輸入數(shù)據(jù)D[n]、命令選通輸入CSI和數(shù)據(jù)選通輸 入DSI的輸入緩存器，和用于提供串行輸出數(shù)據(jù)Q[n]、命令選通輸出CS0(CSI的回應(yīng))和 數(shù)據(jù)選通輸出DS0(DSI的回應(yīng))的輸出緩存器。這些信號(hào)在對(duì)應(yīng)的輸入/輸出端口接收和 提供，如之前所描述的這些端口可以是物理引腳、端子或者連接器。串行接口 104的輸入和 輸出緩存器可以使用本領(lǐng)域內(nèi)公知的、用于緩存輸入信號(hào)并且用于驅(qū)動(dòng)輸出信號(hào)的電路來(lái) 實(shí)現(xiàn)。然而，注意到，輸入緩存器執(zhí)行除了將所接收到的數(shù)據(jù)傳遞到輸入串行到并行寄存器 塊106之外的功能。更具體地，串行接口 104的每個(gè)輸入緩存器可以將其接收的輸入信號(hào) 傳遞到對(duì)應(yīng)的輸出緩存器，來(lái)提供全功能性(through functionality)的數(shù)據(jù)流。例如，用 于CSI的輸入緩存器將所接收到的CSI信號(hào)傳遞到用于CS0的輸出緩存器。類似地，用于 D[n]的輸入緩存器將所接收的數(shù)據(jù)信號(hào)傳遞到用于Q[n]的輸出緩存器，并且用于DSI的輸 入緩存器將所接收到DSI信號(hào)傳遞到用于DS0的輸出緩存器。該接口允許具有可兼容串行 接口的多個(gè)存儲(chǔ)器裝置互相串行連接，如圖2A的存儲(chǔ)器系統(tǒng)所示。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員應(yīng)該清楚，存儲(chǔ)器裝置100和圖3的存儲(chǔ)器裝置40 之間的主要不同在于所有的命令、數(shù)據(jù)和地址信息經(jīng)由存儲(chǔ)器裝置100中的串行位流來(lái)接 收。串行輸入D[n]接收該串行數(shù)據(jù)流，其中，可以存在“n”個(gè)串行輸入和對(duì)應(yīng)數(shù)量的“n” 個(gè)串行輸出以實(shí)現(xiàn)更高吞吐量裝載和數(shù)據(jù)輸出。從而，整數(shù)n可以是大于零的整數(shù)，但是出 于簡(jiǎn)化本發(fā)明描述的目的，假設(shè)n = 1。串行接口 104提供緩存的串行輸入數(shù)據(jù)SER_IN并且從輸出并行到串行寄存器塊 108接收串行輸出數(shù)據(jù)SER_0UT。輸入串行到并行寄存器塊106接收SER_IN并且將其轉(zhuǎn)換 為一組并行信號(hào)PAR_IN。如下詳細(xì)描述的，輸入串行到并行寄存器塊106包括用于將0P 碼命令、數(shù)據(jù)和地址位信息轉(zhuǎn)換為并行格式的串行到并行寄存器，和用于產(chǎn)生對(duì)于控制內(nèi) 核邏輯所需的內(nèi)部控制信號(hào)的命令譯碼邏輯。因此，PAR_IN包括輸入數(shù)據(jù)DIN、列地址C_ ADDR、行地址R_ADDR和用于以特定序列和/或時(shí)序激活內(nèi)核電路的其他控制信號(hào)(未示)。 輸出并行到串行寄存器塊108接收一組并行輸出數(shù)據(jù)D0UT并且將其轉(zhuǎn)換為串行輸出數(shù)據(jù) SER_0UT，其隨后通過(guò)串行接口 104提供為數(shù)據(jù)流Q[n]。圖4B中示出的輸入串行到并行寄 存器塊106的細(xì)節(jié)用來(lái)說(shuō)明SER_IN位流如何轉(zhuǎn)換為并行地址、命令和數(shù)據(jù)信號(hào)。圖4B是示出圖4A中所示輸入串行到并行寄存器塊106的示例配置的示意圖。如 之前提及的，該電路接收輸入數(shù)據(jù)流SER_IN，并且將SER_IN轉(zhuǎn)換為并行數(shù)據(jù)組。更具體地， SER_IN可以被轉(zhuǎn)換為提供命令CMD、列地址C_ADD、行地址R_ADD和輸入數(shù)據(jù)DATA_IN。輸 入串行到并行寄存器塊106包括命令寄存器130、臨時(shí)寄存器132和串行數(shù)據(jù)寄存器134。 由于串行輸入數(shù)據(jù)流的數(shù)據(jù)結(jié)構(gòu)是預(yù)先確定的，所以輸入數(shù)據(jù)流的特定數(shù)量的位被分配到 前述寄存器中。例如，對(duì)應(yīng)于命令的位可以保存在命令寄存器130中，對(duì)應(yīng)于行和列地址的 位可以保存在臨時(shí)寄存器132中，并且對(duì)應(yīng)輸入數(shù)據(jù)的位可以保存在串行數(shù)據(jù)寄存器134中。串行輸入數(shù)據(jù)流的位的分配還可以由其他電路以和本發(fā)明的實(shí)施例不相關(guān)的方式來(lái)控 制。輸入串行到并行寄存器塊106包括從命令寄存器130接收命令信號(hào)并且產(chǎn)生譯碼 的命令CMD的命令解釋器136。命令解釋器136是使用能譯碼所接收命令的互連邏輯門或 者固件實(shí)現(xiàn)的標(biāo)準(zhǔn)電路。雖然在圖4A或者4B中沒(méi)有示出，但譯碼的命令CMD通過(guò)控制邏 輯來(lái)接收，該控制邏輯負(fù)責(zé)用于根據(jù)所執(zhí)行的操作來(lái)以特定序列和/或使用特定時(shí)序啟用 內(nèi)核電路的特定電路。
轉(zhuǎn)換控制器138從CMD接收一個(gè)或者多個(gè)信號(hào)來(lái)控制簡(jiǎn)單的轉(zhuǎn)換電路140。轉(zhuǎn)換 電路140并行接收保存在臨時(shí)寄存器132中的所有數(shù)據(jù)，并且將根據(jù)所譯碼的命令CMD將 數(shù)據(jù)載入列地址寄存器142和行/體寄存器144中之一或二者。由于臨時(shí)寄存器不會(huì)一直 包括列和行/體地址數(shù)據(jù)，所以優(yōu)選進(jìn)行該譯碼操作。例如，具有塊擦除命令的串行輸入數(shù) 據(jù)流將僅使用行地址，在該情況中，僅有保存在臨時(shí)寄存器132中的相關(guān)位載入行/體寄存 器144。數(shù)據(jù)寄存器146在命令解釋器136的控制下從串行數(shù)據(jù)寄存器134直接接收轉(zhuǎn)換 后的并行數(shù)據(jù)。注意到，圖4B中所示的所有電路可以通過(guò)命令解釋器136來(lái)控制，但是為 了保持示意圖的清楚而沒(méi)有示出這些信號(hào)。列地址寄存器142提供并行信號(hào)C_ADDR，行/ 體地址寄存器144提供并行信號(hào)R_ADDR，并且數(shù)據(jù)寄存器146提供并行信號(hào)DIN，用于編程 操作。CMD、C_ADDR、R_ADDR和DIN集合在一起形成并行信號(hào)組PAR_IN。由于對(duì)于特定設(shè)計(jì) 或者架構(gòu)而言期望的位寬是可以自定義或者定制的設(shè)計(jì)參數(shù)，所以用于并行信號(hào)的每一個(gè) 的位寬還沒(méi)有指定。如之前討論可以看到的，異步閃速存儲(chǔ)器40和同步串行存儲(chǔ)器100的接口和控制 電路塊互相之間存在固有的區(qū)別。該區(qū)別是由于在這兩種存儲(chǔ)器裝置的引腳處接收的輸入 控制信號(hào)不同，為了正確操作相應(yīng)的存儲(chǔ)器裝置，每組信號(hào)遵循特定的信令協(xié)議。然而，由 于這兩個(gè)存儲(chǔ)器裝置都使用相同的內(nèi)核電路，所以用于控制每個(gè)存儲(chǔ)器裝置的內(nèi)核電路的 最終信號(hào)在功能上相同。從而，基于對(duì)每個(gè)存儲(chǔ)器裝置的內(nèi)核電路和端口之間的輸入和輸 出信號(hào)路徑差別的理解可形成雙重功能存儲(chǔ)器裝置。圖5是根據(jù)本發(fā)明的實(shí)施例的雙重功能存儲(chǔ)器裝置的架構(gòu)示意圖。雙重功能存儲(chǔ) 器裝置200選擇性地在兩個(gè)模式的其中一個(gè)中進(jìn)行操作，其中每個(gè)模式響應(yīng)于特定一組外 部信號(hào)。在當(dāng)前描述實(shí)施例的例子中，一個(gè)模式是對(duì)應(yīng)于異步閃速存儲(chǔ)器裝置40的操作的 異步模式，而第二模式是對(duì)應(yīng)于同步串行存儲(chǔ)器100的操作的同步串行模式。雙重功能存儲(chǔ)器裝置200具有多個(gè)專用輸入、輸出和雙向I/O端口 202，這些僅示 出一個(gè)來(lái)表示在存儲(chǔ)器的封裝中形成的引腳的匯總(collective)集合。特定的單個(gè)端口 202設(shè)計(jì)為接收兩個(gè)不同的信號(hào)，例如意味著雙重功能存儲(chǔ)器裝置200的物理封裝包括的 一組引腳可以耦合到源自存儲(chǔ)器控制器的兩組不同信號(hào)。從而，存儲(chǔ)器裝置200至少包括 與具有較多數(shù)量端口的一類存儲(chǔ)器裝置相對(duì)應(yīng)的所有端口。雙重功能存儲(chǔ)器裝置200包括 三個(gè)主要的電路塊，其中第一是內(nèi)核電路204，第二是接口和控制電路塊206，第三是模式 檢測(cè)器208。內(nèi)核電路204例如可以和圖3和圖4A中所示的核心電路相同。接口和控制電 路塊206包括內(nèi)核電路204和端口 202之間的兩個(gè)信號(hào)路徑，其中對(duì)于所選擇的操作模式， 僅有一個(gè)信號(hào)路徑有效。模式檢測(cè)器208檢測(cè)其中一個(gè)端口 202的電壓電平，并且啟用對(duì) 應(yīng)于施加到端口 202的該組外部信號(hào)的信號(hào)路徑。
在本實(shí)施例中，接口和控制電路塊206包括接口電路210、選擇器212和控制邏輯 214。接口電路210包括選擇性地耦合到端口 202的同步電路218和異步電路220，每一個(gè) 電路對(duì)應(yīng)于同步信號(hào)路徑和異步信號(hào)路徑。通常，同步串行信號(hào)路徑包括同步電路218和 選擇器212。同步電路218包括輸入/輸出緩存器、數(shù)據(jù)寄存器、地址寄存器和對(duì)于調(diào)節(jié) (condition)提供給或者接收自內(nèi)核電路204的輸入或者輸出信號(hào)必要的任一其它電路。 例如，同步電路218可以包括圖4A的輸入串行到并行寄存器塊106的所有元件，包括同步 命令解釋器。異步信號(hào)路徑包括異步電路220和選擇器212。異步電路220可以包括圖3中所 示的緩存器42、44、46和寄存器48、50和52，用于調(diào)節(jié)提供給或者接收自內(nèi)核電路204的輸 入或者輸出信號(hào)。同步電路218和異步電路220的每一個(gè)提供譯碼后的命令信號(hào)和內(nèi)核電 路信號(hào)，并且可以從存儲(chǔ)器陣列接收讀出數(shù)據(jù)。譯碼后的命令信號(hào)S_DEC由同步電路218的 命令譯碼器來(lái)提供，而譯碼后的命令信號(hào)A_DEC由異步電路220的命令譯碼器來(lái)提供。S_ DEC和A_DEC 二者都提供給選擇器212，選擇器212僅將一個(gè)傳遞給控制邏輯214?？刂七?輯214產(chǎn)生對(duì)于操作內(nèi)核電路204進(jìn)行所有操作所需的信號(hào)，這些操作包括讀出、編程和擦 除操作。內(nèi)核電路信號(hào)包括輸入數(shù)據(jù)、存儲(chǔ)器地址信息或者待寫到存儲(chǔ)器陣列的數(shù)據(jù)，以及 內(nèi)核電路204所使用的其他控制信號(hào)。這些信號(hào)集合起來(lái)示為圖5中的信號(hào)DATA/CTRL。 這些信號(hào)未被控制邏輯所使用，并且因此直接提供給內(nèi)核電路204。DATA/CTRL還包括來(lái)自 存儲(chǔ)器陣列提供給同步電路218或者異步電路220的輸出緩存器的讀出數(shù)據(jù)。切換信號(hào)MODE由模式檢測(cè)器208提供，其監(jiān)控其中一個(gè)端口 202。信號(hào)MODE提供 給接口電路210，用于通過(guò)同步電路218或者異步電路220選擇性地發(fā)送外部輸入信號(hào)或 者輸出信號(hào)。如下描述的，接收兩個(gè)不同外部信號(hào)的一些端口 202共享相同的電路，并且緩 存的信號(hào)隨后響應(yīng)于MODE通過(guò)異步或者同步信號(hào)路徑發(fā)送。為了容納不同的外部信號(hào)，其 它端口 202具有不同的專用電路，因此端口 202響應(yīng)于MODE直接耦合到所選擇的緩存器電 路。共享的緩存器電路因此用作同步和異步緩存器電路這兩者。注意到圖5意于示出用于同步串行信號(hào)路徑和異步信號(hào)路徑的通用信號(hào)路徑。應(yīng) 該理解，同步電路218和異步電路220提供的一些信號(hào)直接傳遞給選擇器212或者會(huì)直接 傳遞給內(nèi)核電路204，諸如數(shù)據(jù)和地址信號(hào)，或者用于產(chǎn)生其它下行信號(hào)的對(duì)應(yīng)控制邏輯不 需要的任一其它信號(hào)。相應(yīng)地，內(nèi)核電路204提供的讀出數(shù)據(jù)可以直接傳遞給或者經(jīng)由選 擇器212傳遞給電路218和220。同步串行信號(hào)路徑和異步信號(hào)路徑二者可以包括單向和 雙向信號(hào)。單向信號(hào)包括從端口 202到控制邏輯214提供的地址信號(hào)和控制信號(hào)，該控制 邏輯214用于控制內(nèi)核電路204。雙向信號(hào)包括承載讀出數(shù)據(jù)和編程數(shù)據(jù)的數(shù)據(jù)線或者數(shù) 據(jù)總線。模式檢測(cè)器208提供切換信號(hào)MODE，其由接口電路210使用來(lái)控制切換裝置，該切 換裝置通過(guò)同步電路218或者異步電路220發(fā)送信號(hào)。模式檢測(cè)器208響應(yīng)于在端口 202 的其中一個(gè)上檢測(cè)到的靜態(tài)電壓電平而靜態(tài)地將MODE設(shè)置為特定的邏輯電平。更具體地， 模式檢測(cè)器208在上電序列期間監(jiān)控特定端口 202的電壓電平，并且確定該特定端口是否 電偏置到特定的電壓電平，諸如電壓源電平。如果特定端口 202偏置到特定電壓源電平，則 MODE設(shè)置為特定邏輯電平。否則，MODE設(shè)置為不同的邏輯電平。因此，應(yīng)用到特定端口 202 的電壓電平對(duì)應(yīng)于應(yīng)用到其它端口 202的該組外部信號(hào)。
15
圖6A是示出示例存儲(chǔ)器系統(tǒng)300中具有圖5的雙重功能存儲(chǔ)器裝置實(shí)施例的閃 速存儲(chǔ)器控制器的互連的示意圖。在圖6A中，存儲(chǔ)器系統(tǒng)300包括連接到一個(gè)雙重功能 存儲(chǔ)器裝置304的同步閃速存儲(chǔ)器控制器302，其中雙重功能存儲(chǔ)器裝置304可以具有圖 5中所示的架構(gòu)。該雙重功能存儲(chǔ)器裝置304默認(rèn)包括之前在表2中列出的輸入/輸出端 口。VCC和VSS電源物理連接到同步閃速存儲(chǔ)器控制器302和雙重功能存儲(chǔ)器裝置304的 對(duì)應(yīng)的VCC和VSS端口。在圖6A的例子中，RST#端口由圖5的模式檢測(cè)器208監(jiān)控，該模 式檢測(cè)器連接到同步閃速存儲(chǔ)器控制器302的對(duì)應(yīng)RST#端口。雙重功能存儲(chǔ)器裝置304 的RST#端口可以是確定雙重功能存儲(chǔ)器裝置304的操作模式的聯(lián)接選項(xiàng)。在本例中，RST# 在上電期間保持在VSS電壓電平，來(lái)將雙重功能存儲(chǔ)器裝置304配置為在同步串行模式中 操作。從而端口耦合到同步串行信號(hào)路徑。
圖6B是示出示例存儲(chǔ)器系統(tǒng)310中具有圖5的雙重功能存儲(chǔ)器裝置的閃速存儲(chǔ) 器控制器的互連的示意圖。在圖6B中，存儲(chǔ)器系統(tǒng)310包括連接到圖6A的相同的雙重功能 存儲(chǔ)器裝置304的異步閃速存儲(chǔ)器裝置312。異步閃速存儲(chǔ)器控制器312包括用于提供和 接收之前表1中所列信號(hào)的端口。VCC和VSS電源物理連接到異步閃速存儲(chǔ)器控制器312 和雙重功能存儲(chǔ)器裝置304的對(duì)應(yīng)的VCC和VSS端口。圖6B示出由異步閃速存儲(chǔ)器控制 器312提供給雙重功能存儲(chǔ)器裝置304的端口的信號(hào)的示例分配。如圖6A的例子中所示， 由圖5的模式檢測(cè)器208來(lái)監(jiān)控RST#端口，模式檢測(cè)器當(dāng)前物理連接到VCC電源。此外， RST#可以通過(guò)另一個(gè)電路靜態(tài)保持在VCC電平，而不是物理連接到VCC。注意到雙重功能 存儲(chǔ)器裝置304的數(shù)據(jù)輸入端口 D [η]沒(méi)有連接到異步閃速存儲(chǔ)器控制器312的任一端口， 并且可以選擇地連接到VSS。在本例中，1 了#在上電信號(hào)期間連接到VCC電源，使得雙重功 能存儲(chǔ)器裝置304在異步串行模式中操作。從而，這些端口可以耦合到異步串行信號(hào)路徑。 在對(duì)于示例存儲(chǔ)器系統(tǒng)300和310的替代配置中，可以存在串行連接到存儲(chǔ)器裝置304的 任一數(shù)量個(gè)雙重功能存儲(chǔ)器裝置，其中最后一個(gè)雙重功能存儲(chǔ)器裝置的輸出連接到存儲(chǔ)器 控制器302或者312的對(duì)應(yīng)的輸入。圖7是圖5中所示模式檢測(cè)器208和接口和控制電路塊206的實(shí)施例的框圖。互 連各電路塊的線路僅說(shuō)明了所連接塊之間的功能關(guān)系，而沒(méi)有詳細(xì)描述所使用的具體信 號(hào)。模式檢測(cè)器208包括諸如VCC檢測(cè)器400的電源檢測(cè)器和模式邏輯402。VCC檢測(cè)器 400提供指示電源VCC已經(jīng)達(dá)到正確電平的狀態(tài)信號(hào)VCC_0K。模式邏輯402響應(yīng)于VCC_0K 和緩存的復(fù)位信號(hào)RST#來(lái)產(chǎn)生切換信號(hào)MODE。在本例中，緩存的復(fù)位信號(hào)RSW和外部復(fù) 位信號(hào)RST#相關(guān)，并且是通過(guò)附于信號(hào)名之后的“#”符號(hào)指示的低邏輯電平有效信號(hào)。根 據(jù)本實(shí)施例，一旦VCC_0K確立有效，如果RSW保持在VCC，則MODE的邏輯電平具有一個(gè)邏 輯電平；當(dāng)RST#保持在VSS，則具有另一個(gè)邏輯電平。這意味著，當(dāng)VCC_0K處于指示電源 處于正確電平的邏輯電平時(shí)，MODE的邏輯狀態(tài)被感測(cè)并且因此由施加到外部端口 RST#的 電壓來(lái)確定。更具體地，對(duì)于特定例子，如果RST#連接到VCC，則MODE處于對(duì)應(yīng)于異步操作 模式的邏輯電平。否則，MODE處于對(duì)應(yīng)于同步串行操作模式的邏輯電平。雖然討論了兩個(gè) 具體的操作模式，但是本領(lǐng)域內(nèi)的普通技術(shù)人員可以理解該技術(shù)可以用于確定任意兩種不 同的操作模式。該接口和控制電路塊206包括RSW輸入緩存器404、示為控制緩存器塊406的一 組控制信號(hào)緩存器、示為數(shù)據(jù)緩存器塊408的一組數(shù)據(jù)輸入和輸出緩存器、全局命令譯碼器410和控制邏輯412。RST#輸入緩存器404是用于外部信號(hào)RST#的專用輸入緩存器并 且由于雙重功能存儲(chǔ)器裝置200同步操作模式期間響應(yīng)于信號(hào)RST#的邏輯電平的改變而 認(rèn)為RST#輸入緩存器404是圖5的同步電路218的一部分?？刂凭彺嫫鲏K406包括用于 同步串行模式信號(hào)CE#、CK、CK#、CSI、DSI的單個(gè)輸入緩存器和用于同步串行模式信號(hào)CS0 和DS0的單個(gè)輸出緩存器。對(duì)于本實(shí)施例，包括RST#的這些同步串行模式行信號(hào)被認(rèn)為是 分配給耦合到接口和控制電路塊206的端口的默認(rèn)信號(hào)。如圖7中所示，特定的端口具有 分配到它們的次級(jí)信號(hào)，其出現(xiàn)在括號(hào)中。例如，在同步串行操作模式中，接收CK的端口在 異步操作模式中接收WE#?？梢詫⒋渭?jí)信號(hào)任意地分配到已分配給現(xiàn)有默認(rèn)信號(hào)的端口。然而，為了最小化 控制緩存器塊406和數(shù)據(jù)緩存器塊408中的附加緩存器電路，可以將次級(jí)信號(hào)分配給相同 類型的現(xiàn)存的默認(rèn)信號(hào)。該端口可以是輸入類型端口或者是輸出類型端口。因此，次級(jí)輸入 信號(hào)分配給默認(rèn)輸入信號(hào)端口并且次級(jí)輸出信號(hào)分配給默認(rèn)輸出信號(hào)端口。這意味著同樣 的輸入或者輸出緩存器電路對(duì)于同步串行和異步操作模式是共享的。然而在一些環(huán)境中， 當(dāng)異步和同步串行操作模式每一個(gè)使用不同數(shù)量的輸入和輸出信號(hào)時(shí)，則不可能使得默認(rèn) 信號(hào)端口與所有次級(jí)信號(hào)共享緩存器電路。在本例中，由于分配給默認(rèn)輸出信號(hào)CS0的端 口被分配給次級(jí)輸入信號(hào)WP#，因而附加的輸入緩存器耦合到CS0端口。類似地，分配給默 認(rèn)數(shù)據(jù)輸出信號(hào)Q[n]的端口被分配給次級(jí)數(shù)據(jù)輸入/輸出信號(hào)l/0[n]。從而，至少一個(gè)附 加輸入緩存器耦合到每個(gè)Q[n]端口，以在異步操作模式中啟用數(shù)據(jù)輸入功能性。因此，當(dāng)異步模式期間所應(yīng)用的一些次級(jí)信號(hào)通過(guò)共享緩存器發(fā)送時(shí)，其它次級(jí) 信號(hào)通過(guò)專用的附加緩存器來(lái)發(fā)送。除了圖5的例子，共享緩存器被認(rèn)為是同步電路218 和異步電路220 二者的一部分，而用于默認(rèn)信號(hào)的專用緩存器是同步電路218的一部分，用 于次級(jí)信號(hào)的專用緩存器是異步電路220的一部分。如下所示并且根據(jù)本實(shí)施例，控制緩 存器塊406和數(shù)據(jù)緩存器塊408包括用于將所緩存的信號(hào)通過(guò)包括同步電路218的同步串 行信號(hào)路徑或者通過(guò)包括異步電路220的異步信號(hào)路徑發(fā)送的路徑切換電路。全局命令譯碼器410負(fù)責(zé)用于譯碼從數(shù)據(jù)輸入端口經(jīng)由數(shù)據(jù)緩存塊408接收的命 令，其包括在同步串行和異步操作模式期間讀出、編程和擦除0P碼命令。雖然兩種操作模 式可以共享相同類型的命令，但是還存在一些排除在一個(gè)模式之外的命令。因此，全局命 令譯碼器410包括專用的譯碼器，一種是同步命令譯碼器414且另一個(gè)是異步命令譯碼器 416。根據(jù)本實(shí)施例，兩個(gè)命令譯碼器414和416的每一個(gè)包括用于譯碼用于對(duì)應(yīng)操作模式 的所有有效命令的邏輯和電路。為了最小化電路的重復(fù)，兩個(gè)命令譯碼器414和416可以 共享用于對(duì)在兩個(gè)操作模式中使用的表示相同命令的相同位模式進(jìn)行譯碼的公共邏輯和 電路。一旦由命令譯碼器414和416的其中一個(gè)譯碼了命令，全局命令譯碼器410提供對(duì) 應(yīng)的命令信號(hào)給控制邏輯412，其隨后激活負(fù)責(zé)執(zhí)行該命令所需的電路。注意到，命令譯碼 器414和416 二者從端口接收對(duì)應(yīng)于相同操作的不同信號(hào)，但是提供相同的命令信號(hào)給控 制邏輯412。例如，對(duì)于同步和異步操作模式，用于編程操作的命令是不相同的，但是命令譯 碼器414和416產(chǎn)生用于啟用控制邏輯412來(lái)執(zhí)行編程操作的相同的命令信號(hào)?？刂七壿?12負(fù)責(zé)用于響應(yīng)于對(duì)應(yīng)譯碼出的命令的命令信號(hào)和RST#緩存器404 和控制緩存器406提供的一個(gè)或者多個(gè)外部控制信號(hào)來(lái)提供用于激活雙重功能存儲(chǔ)器裝 置200的特定電路的內(nèi)部控制信號(hào)。在編程操作例子中，控制邏輯412確保字線和位線使用合適的電壓電平并且以正確的序列來(lái)驅(qū)動(dòng)。在圖5、6A、6B和7所示的實(shí)施例和例子中，通過(guò)將復(fù)位端口 RST#聯(lián)接到諸如VSS 或者VCC的電源電壓，或者將RST#靜態(tài)保持在VSS或者VCC，來(lái)設(shè)置雙重功能存儲(chǔ)器裝置 的操作模式。在圖7的實(shí)施例中，模式檢測(cè)器208估計(jì)在VCC檢測(cè)期間RST#端口的電壓電 平，用于設(shè)置操作模式，其可以聯(lián)接到電源電壓或者被控制為復(fù)位信號(hào)。圖8是圖7的模式 檢測(cè)器208的示例性的電路原理圖。圖8示出用于圖7的模式檢測(cè)器208的VCC檢測(cè)器400和模式檢測(cè)器402的示例 電路。VCC檢測(cè)器400連接到VCC和VSS電源，用于在VCC達(dá)到預(yù)定電壓電平之后將中間輸 出信號(hào)VCC_0K驅(qū)至高邏輯電平。VCC檢測(cè)器400包括和PMOS晶體管452的漏極串行連接 的電容器450，該晶體管的源極連接到電源電壓VCC，該晶體管的柵極接地(VSS)。一對(duì)交叉 耦合的反相器454和456連接到電容器450和晶體管452的公共端子，并且連接到反相器 458的輸入。電容器460連接在VCC和反相器458的輸入之間。反相器458的輸出驅(qū)動(dòng)輸 出信號(hào)VCC_0K?？蛇x地，VCC譯碼器400的電路可以修改為檢測(cè)預(yù)定電壓而不是VCC。例 如，電路可以檢測(cè)低于VCC的參考電壓。本領(lǐng)域內(nèi)的普通技術(shù)人員可以理解，存在用于檢測(cè) 低于VCC的預(yù)定電壓的公知電路技術(shù)。在操作中，在上電期間，當(dāng)節(jié)點(diǎn)A處的電壓上升時(shí)，來(lái)自VCC的電流傳遞通過(guò)晶體 管452。當(dāng)VCC上升時(shí)，電容器460從VCC獲得電流。然而，由于晶體管452的PMOS閾值電 壓，處于節(jié)點(diǎn)B的電壓高于處于節(jié)點(diǎn)A的電壓。交叉耦合的反相器454和456放大節(jié)點(diǎn)A 和節(jié)點(diǎn)B之間的電壓中的勢(shì)差，并且鎖存邏輯狀態(tài)。此時(shí)，節(jié)點(diǎn)B處于高邏輯電平，并且由 于反相器458的反轉(zhuǎn)，VCC_0K處于低邏輯電平。隨著VCC持續(xù)增加，晶體管452傳導(dǎo)電流。 由于晶體管452通常大小設(shè)計(jì)成使得當(dāng)其傳導(dǎo)電流時(shí)，其迫使交叉耦合的反相器454和456 翻轉(zhuǎn)(flip)邏輯狀態(tài)。節(jié)點(diǎn)A隨后升為VCC并且節(jié)點(diǎn)B下降為VSS，并且結(jié)果是VCC_0K上 升到高邏輯電平。本例中的模式檢測(cè)器402包括一對(duì)交叉耦合的NAND邏輯門462和464以及反相 器466。NAND邏輯門462具有從VCC檢測(cè)器402接收VCC_0K的第一輸入和接收NAND邏輯 門464的輸出的第二輸入。NAND邏輯門464具有接收NAND邏輯門462的輸出的第一輸入 和接收緩存的復(fù)位信號(hào)RST#的第二輸入。交叉耦合的NAND邏輯門462和464用作在VCC 檢測(cè)期間用于鎖存處于低邏輯電平的RST#的設(shè)置_復(fù)位鎖存器。反相器466的輸出是切換 信號(hào)MODE。根據(jù)RST#的邏輯電平，MODE可以具有兩種不同的邏輯電平。在一個(gè)邏輯電平 中，MODE以信號(hào)通知內(nèi)部電路該雙重功能存儲(chǔ)器裝置在異步模式中操作。在另一個(gè)和相反 的邏輯電平中，MODE以信號(hào)通知內(nèi)部電路該雙重功能存儲(chǔ)器裝置在同步串行模式中操作。 這些內(nèi)部電路例如包括圖7的接口和控制電路塊206。模式檢測(cè)器402的操作參考圖9A和 圖9B的時(shí)序圖來(lái)說(shuō)明。在圖9A和9B的示例操作中，假設(shè)復(fù)位端口 RST#可以聯(lián)接到電源電壓VCC或者通 過(guò)諸如存儲(chǔ)器控制器的外部電路動(dòng)態(tài)控制。圖9A是示出如何檢測(cè)同步串行操作模式的時(shí) 序圖。在上電期間，RST#信號(hào)維持在低邏輯電平，而施加到VCC端口的電壓從接地上升到 VCC0最終，在VCC達(dá)到預(yù)定目標(biāo)電平之后，輸出信號(hào)VCC_0K由VCC檢測(cè)器400驅(qū)至高邏輯 電平。模式邏輯402隨后比較VCC_0K和輸出信號(hào)RSTf#，其中RSTf#的電平跟隨RSW的電 平。由于當(dāng)VCC_0K達(dá)到高邏輯電平時(shí)RSTf#處于低邏輯電平，則MODE上升到高邏輯電平來(lái)設(shè)置圖7的接口和控制電路塊206在同步串行模式中操作。由于NAND邏輯門462的輸 出處于低邏輯電平，則鎖存該MODE的邏輯電平，從而允許RST#上升到失活的高邏輯電平， 來(lái)允許存儲(chǔ)器裝置的正常操作。圖9B是示出如何檢測(cè)異步操作模式的時(shí)序圖。在上電期間，RST#維持在VCC電 源電平。這可以通過(guò)將RST#物理聯(lián)接到VCC或者通過(guò)將RST#靜態(tài)保持在對(duì)應(yīng)于VCC的高 邏輯電平來(lái)實(shí)現(xiàn)。在每一種情況中，由于假設(shè)維持RST#處于VCC的電路接收同樣的全局電 源電壓，則RST#和RSTf#跟隨VCC。施加到VCC端口的電壓從接地上升到VCC，并且在VCC 達(dá)到預(yù)定目標(biāo)電平之后，輸出信號(hào)VCC_0K由VCC檢測(cè)器400最終驅(qū)至高邏輯電平。模式邏 輯402隨后比較VCC_0K和輸出信號(hào)RSTf#。由于當(dāng)VCC_0K達(dá)到高邏輯電平時(shí)RSTf#處于 高邏輯電平，則MODE保持在低邏輯電平來(lái)設(shè)置圖7的接口和控制電路塊206在異步模式中 操作。在圖9a和9b 二者中，在上電期間，片使能端口可以靜態(tài)保持在VCC，在該情況中，其 信號(hào)軌跡遵循跟隨VCC變化的虛線。否則，在VCC_0K上升到高邏輯電平之后，CE#可以驅(qū) 至高邏輯電平。在之前描述的例子和實(shí)施例中，使用諸如復(fù)位端口 RST#的現(xiàn)有端口來(lái)設(shè)置雙重 功能存儲(chǔ)器裝置的操作模式。從而不需要附加新的端口。使用RST#端口的益處在于其是 僅由兩個(gè)操作模式的其中一個(gè)所使用的信號(hào)。因此，之前描述的實(shí)施例不限于使用RST^ 口，而是可以是僅用在兩個(gè)操作模式的其中一個(gè)中的任一端口。然而，還可以將用于選擇操 作模式的專用端口增加到雙重功能存儲(chǔ)器裝置用來(lái)設(shè)置操作模式。圖10是示出圖7的模式檢測(cè)器208和接口和控制電路塊206的替代實(shí)施例的框 圖，其中專用端口 MODE用于在同步串行和異步操作模式之間選擇。在當(dāng)前所示替代實(shí)施例 中，模式檢測(cè)器208包括耦合到MODE端口、用于提供內(nèi)部模式信號(hào)MODE的MODE輸入緩沖器 480和基本上和圖7具有相同標(biāo)號(hào)的接口和控制電路塊206相同的接口和控制電路塊206。 主要區(qū)別在于圖10的控制緩存器塊482包括用于復(fù)位端口 RST#的輸入緩存器電路。如 對(duì)于圖7之前所描述的，每個(gè)端口可以具有共享的緩存器或者專用的緩存器。在圖10中， RST#端口由于其可以在同步串行操作模式中正常使用但是其在異步操作模式中不能使用 而被使用。MODE緩存器480包括標(biāo)準(zhǔn)輸入信號(hào)調(diào)節(jié)電路，其和用于其他輸入信號(hào)的控制緩 存器塊482中所使用的那些電路類似或者相同。圖10中的MODE的功能和圖7中的相同， 其中MODE的邏輯電平設(shè)置接口和控制電路塊260的電路，使其在異步模式或者同步串行模 式中操作。如使用圖7中的復(fù)位端口 RST#那樣，MODE端口可以物理聯(lián)接到VDD或者VSS， 或者靜態(tài)保持在VDD或者VSS，用來(lái)設(shè)置雙重功能的存儲(chǔ)器裝置的操作模式。使用這兩種技 術(shù)，MODE均可設(shè)為VDD或者VSS。在圖7和圖10的實(shí)施例中，全局命令譯碼器410包括兩個(gè)不同的控制信號(hào)路徑。 和圖5的實(shí)施例相關(guān)的，同步命令譯碼器414包括在同步電路218中。類似地，異步命令譯 碼器416包括在異步電路220中。盡管在圖7和圖10中沒(méi)有示出，但是全局命令譯碼器410 可以包括集成在其中的圖5的選擇器212，使得合適的命令信號(hào)組耦合到控制邏輯412。圖11是示出前述同步信號(hào)路徑和異步信號(hào)路徑中的電路塊的框圖。同步控制信 號(hào)路徑包括同步命令譯碼器414和選擇器216，并且該異步控制信號(hào)路徑包括異步命令譯 碼器416和選擇器216。同步命令譯碼器414接收來(lái)自數(shù)據(jù)緩存器塊408的、對(duì)應(yīng)于也稱為 0P碼的同步模式命令的一組信號(hào)S_CMD。譯碼后的命令信號(hào)S_DEC提供給選擇器212的一個(gè)輸入。類似地，異步命令譯碼器416接收來(lái)自數(shù)據(jù)緩存器塊408的、對(duì)應(yīng)于也稱為OP碼 的異步模式命令的一組信號(hào)A_CMD。譯碼后的命令信號(hào)A_DEC提供給選擇器212的第二輸 入。選擇器212響應(yīng)于切換信號(hào)M0DE將A_DEC或者S_DEC耦合到控制邏輯412?？刂七?輯412產(chǎn)生必要的內(nèi)部控制信號(hào)，在圖11中集總地標(biāo)為C0RE_CTRL，其由內(nèi)核電路204中的 特定電路所使用。該組信號(hào)C0RE_CTRL可以是用于執(zhí)行具體操作所需的一組任意激活的信 號(hào)。本領(lǐng)域內(nèi)普通技術(shù)人員應(yīng)該理解，例如編程操作需要與讀出操作不同的內(nèi)部控制信號(hào)。如前所述，圖7和圖10的控制緩存器塊406/482和數(shù)據(jù)緩存器塊408具有帶有共 享緩存器電路或者專用緩存器電路的端口。用于默認(rèn)信號(hào)的輸入或者輸出緩存器電路可以 在分配給該端口的次級(jí)信號(hào)是相同類型信號(hào)時(shí)被共享。例如，默認(rèn)和次級(jí)信號(hào)都是輸入類 型或者都是輸出類型。圖12是同步串行操作模式中雙重功能存儲(chǔ)器裝置所使用的時(shí)鐘端口 CK的緩存器 電路的電路原理圖。在本例中，用于異步操作模式的次級(jí)信號(hào)WE#分配給CK端口。用于CK 的緩存器包括公知的輸入緩存器500和包括傳輸門502和504的信號(hào)路徑切換器。輸入緩 存器50接收在端口 506接收到的信號(hào)，并且在其輸出提供對(duì)應(yīng)的緩存的信號(hào)。傳輸門502 和504的輸入并行接收緩存的信號(hào)，并且響應(yīng)于MODE的邏輯電平和其互補(bǔ)M0DE#選擇性地 將其傳遞，作為內(nèi)部時(shí)鐘信號(hào)CKf或者內(nèi)部WEf#信號(hào)。根據(jù)之前描述的例子，MODE處于高 邏輯電平，以將雙重功能存儲(chǔ)器裝置設(shè)置為在同步串行模式中操作。從而，信號(hào)CK連接到 端口 506并且傳輸門502導(dǎo)通，而傳輸門504截止。內(nèi)部信號(hào)CKf隨后傳遞到其他電路，諸 如圖7和圖10的同步控制邏輯。另一方面，如果MODE處于低邏輯電平，則雙重功能存儲(chǔ)器 裝置設(shè)置為在異步模式中操作。從而，信號(hào)WE#連接到CK端口 506并且傳輸門502截止而 傳輸門504導(dǎo)通。內(nèi)部信號(hào)WEf#隨后傳遞到其他電路，諸如圖7和圖10中的異步控制邏 輯420。如在圖12中可以看到的，輸入緩存器500由信號(hào)0(和冊(cè)#共享?？梢杂心骋活愋偷拇渭?jí)信號(hào)，其可以被分配給另一類型的默認(rèn)信號(hào)。在這樣的情 況中，端口可以包括用于容納同步和異步模式信號(hào)的專用緩存器。圖13是用于輸入數(shù)據(jù)端 口 Dn和輸出數(shù)據(jù)端口 Qn的緩存器的電路原理圖。在本例中，不分配異步次級(jí)信號(hào)給Dn端 口，但是分配異步數(shù)據(jù)輸入/輸出信號(hào)I/On到Qn端口。Dn緩存器包括串行輸入塊510和 可選的功率節(jié)省裝置，包括功率開關(guān)512。串行輸入塊510包括其他的電路，諸如從圖4A的 串行接口 105連接到Dn端口并且用于提供串行輸入數(shù)據(jù)SER_INN的輸入緩存器，和圖4A 的用于接收SER_IN并且提供并行信號(hào)組PAR_IN的輸入串行到并行寄存器塊106。如圖4B 中所示，PAR_IN包括命令信息CMD，其被提供給圖7和10的同步命令譯碼器414。在同步 操作模式中，雙重功能存儲(chǔ)器裝置將在其Dn輸入端口接收的數(shù)據(jù)通過(guò)其Qn輸出端口傳遞 到隨后的裝置。從而，串行輸入塊510提供由Qn端口的緩存器接收的直通(flow through) 數(shù)據(jù) F_DATA。Qn緩存器包括單向數(shù)據(jù)輸出路徑和雙向數(shù)據(jù)路徑。單向數(shù)據(jù)輸出路徑在同步串行 操作模式期間啟用，并且雙向數(shù)據(jù)路徑在異步操作模式期間啟用。單向數(shù)據(jù)輸出路徑包括 串行輸出塊516、傳輸門518、傳輸門520和功率開關(guān)522。傳輸門518、串行輸出塊516和 傳輸門520串行連接，用于在同步串行操作模式期間將雙重功能存儲(chǔ)器裝置的內(nèi)核電路提 供的讀出數(shù)據(jù)DOUT耦合到Qn端口 524。在本例中，DOUT提供作為并行信號(hào)組，并且串行輸出塊516可以包括圖4的輸出并行到穿行寄存器塊和輸出緩存器。如前描述的，輸出并行 到串行寄存器塊108轉(zhuǎn)換D0UT并且轉(zhuǎn)換為串行輸出數(shù)據(jù)SER_0UT。在同步串行操作模式 中，Qn對(duì)應(yīng)于從串行輸入塊510提供的F_DATA或者從內(nèi)核電路提供的讀出數(shù)據(jù)D0UT。圖 7和10的同步控制邏輯418基于所執(zhí)行的操作來(lái)控制選擇哪個(gè)數(shù)據(jù)源輸出。因?yàn)镼n端口 524默認(rèn)為單向輸出端口，所以提供雙向數(shù)據(jù)路徑來(lái)容納輸入/輸出 數(shù)據(jù)信號(hào)I/On的次級(jí)分配。雙向數(shù)據(jù)路徑包括傳輸門526、1/0緩存器528、傳輸門530和 功率開關(guān)532。傳輸門526、I/O緩存器528和傳輸門530串行連接，用于將輸入/輸出數(shù) 據(jù)DI/0雙向耦合到Qn端口 524。I/O緩存器528包括用于將讀出數(shù)據(jù)驅(qū)至Qn端口 524的 輸出緩存器和用于接收施加到Qn端口 524的數(shù)據(jù)的輸入緩存器。例如，I/O緩存器528可 以包括和圖3中的數(shù)據(jù)緩存器46相同的電路。在本例中，DI/0可以是來(lái)自內(nèi)核電路的讀 出數(shù)據(jù)或者包括0P碼、讀出地址、寫地址和可選的寫數(shù)據(jù)的命令信息。DI/0的0P碼部分提 供給異步命令譯碼器416功率開關(guān)512、522和532將VCC功率耦合到串行輸入塊510、串行輸出塊516和 I/O緩存器528中的所有電路。在同步串行操作模式中，MODE為高邏輯電平，以關(guān)斷功率開 關(guān)532和傳輸門526和530。通過(guò)關(guān)斷這些裝置，I/O緩存器528和DI/0以及Qn端口 524 隔離，并且由于其不再接收VCC而停用。換句話說(shuō)，雙向數(shù)據(jù)路徑在同步串行操作模式期間 停用，并且因?yàn)橛捎谶壿嬮T切換而不再有功耗，所以實(shí)現(xiàn)了功率節(jié)省。在異步操作模式中， MODE處于低邏輯電平。從而，功率開關(guān)512和522以及傳輸門518和520關(guān)斷，來(lái)停用串行 輸入塊510和單向數(shù)據(jù)輸出路徑。因此，串行輸出塊516和D0UT以及Qn端口 524隔離。雖然在圖11中沒(méi)有示出，但是異步命令譯碼器416和異步控制邏輯420可以通過(guò) 類似于圖12和13中所示的功率開關(guān)的至少一個(gè)功率開關(guān)由VCC供電，使得它們僅在雙重 功能存儲(chǔ)器裝置設(shè)為在異步模式中操作時(shí)接收VCC功率。類似地，同步命令譯碼器414和 同步控制邏輯418可以通過(guò)至少一個(gè)功率開關(guān)由VCC供電。因此，在一個(gè)模式中沒(méi)有使用 的電路可以關(guān)斷，來(lái)降低功耗。圖14是概述根據(jù)本發(fā)明實(shí)施例用于設(shè)置雙重功能存儲(chǔ)器裝置的操作模式的方法 的流程圖。假設(shè)存儲(chǔ)器系統(tǒng)包括和至少一個(gè)包括之前描述實(shí)施例的雙重功能存儲(chǔ)器裝置以 環(huán)形拓?fù)浯羞B接的存儲(chǔ)器控制器。例如，存儲(chǔ)器系統(tǒng)可以配置為如圖6A或者6B中所述。 本方法在步驟600開始，存儲(chǔ)器系統(tǒng)上電，意味著VCC功率施加到用于饋電所有雙重功能存 儲(chǔ)器裝置和存儲(chǔ)器控制器的VCC端子。每個(gè)雙重功能存儲(chǔ)器裝置的指定模式端口，其可以 是諸如RST#的現(xiàn)有端口或者諸如MODE的專用端口，由其相應(yīng)的模式檢測(cè)器來(lái)監(jiān)控。模式 檢測(cè)器可以例如是圖7或者圖10的模式檢測(cè)器208。在步驟604，每個(gè)雙重功能存儲(chǔ)器裝 置的模式檢測(cè)器確定其模式端口是否偏置到電源電壓。當(dāng)前描述的例子假設(shè)模式端口可以 偏置到VCC，用于設(shè)置異步操作模式。如果模式端口偏置到VCC，則其內(nèi)部切換信號(hào)MODE設(shè) 置為VSS，指示雙重功能存儲(chǔ)器裝置在異步操作模式中操作。因此，該方法進(jìn)行到步驟606 并且每個(gè)雙重功能存儲(chǔ)器裝置的接口和控制電路塊206動(dòng)態(tài)配置為在其端口接收異步信 號(hào)并且使用根據(jù)所接收的異步信號(hào)產(chǎn)生的內(nèi)部控制信號(hào)來(lái)操作內(nèi)部電路。返回步驟604，如果在上電期間存儲(chǔ)器控制器將模式端口保持在VSS，則MODE設(shè)為 VCC。因此，該方法進(jìn)行到步驟608并且每個(gè)雙重功能存儲(chǔ)器裝置的接口和控制電路塊206 動(dòng)態(tài)配置為在其端口接收同步信號(hào)并且來(lái)使用根據(jù)所接收的同步信號(hào)產(chǎn)生的內(nèi)部控制信
21號(hào)來(lái)操作內(nèi)部電路。之前描述的實(shí)施例在上電期間通過(guò)將存儲(chǔ)器裝置封裝的端口偏置到特定電壓電 平，來(lái)啟用存儲(chǔ)器裝置(諸如閃速存儲(chǔ)器裝置)，以在同步串行模式中和更公知的異步模式 中操作。特定電壓電平可以是電源電壓，或者存儲(chǔ)器裝置可以檢測(cè)到的任一預(yù)定電壓電平， 并且當(dāng)檢測(cè)時(shí)，提供具有對(duì)應(yīng)邏輯電平的內(nèi)部切換信號(hào)。由于不同的信號(hào)根據(jù)所設(shè)置的操 作模式而分配給存儲(chǔ)器裝置的端口，因而路徑切換電路響應(yīng)于內(nèi)部切換信號(hào)確保對(duì)應(yīng)于每 一操作模式的信號(hào)被提供給對(duì)應(yīng)的控制器電路?？刂破麟娐诽峁┚哂泻线m的時(shí)序參數(shù)的一組控制信號(hào)，用于根據(jù)所設(shè)置的操作模式來(lái)正確的控制存儲(chǔ)器裝置的內(nèi)核電路。在之前描述中，出于解釋的目的，為了提供對(duì)本發(fā)明的實(shí)施例的全面理解而描述 了大量細(xì)節(jié)。但是，對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員來(lái)說(shuō)清楚的是為了實(shí)現(xiàn)本發(fā)明并不一定 需要這些具體細(xì)節(jié)。在其它情況中，以框圖形式示出公知的電結(jié)構(gòu)和電路以免混淆本發(fā)明。 例如，對(duì)于此處所述的本發(fā)明的實(shí)施例是否被實(shí)現(xiàn)為軟件程序、硬件電路、固件或其組合， 沒(méi)有提供具體細(xì)節(jié)。在上述實(shí)施例和例子中，簡(jiǎn)單起見(jiàn)，裝置元件如圖所示互相連接。在本發(fā)明應(yīng)用到 裝置的實(shí)際應(yīng)用中，器件、元件、電路等可以互相直接連接。同樣，如果對(duì)于裝置的操作有必 要，器件、元件和電路等也可以通過(guò)其他器件、元件和電路等間接互相連接。因此，在實(shí)際配 置中，電路元件和器件等互相直接或者間接耦合或者連接。本發(fā)明的上述實(shí)施例僅用于示例，對(duì)于本領(lǐng)域技術(shù)人員，在不脫離所附的權(quán)利要 求所唯一限定的本發(fā)明保護(hù)范圍之內(nèi)，可以對(duì)具體實(shí)施例進(jìn)行各種替換、修改和變更。
權(quán)利要求
一種用于設(shè)置存儲(chǔ)器裝置的操作模式的方法，該方法包括將存儲(chǔ)器裝置上電；在存儲(chǔ)器裝置已經(jīng)完成上電之后，響應(yīng)于端口的電壓提供響應(yīng)；并且響應(yīng)于該響應(yīng)，設(shè)置存儲(chǔ)器裝置的電路的操作模式。
2.權(quán)利要求1的方法，其中，所述設(shè)置步驟包括基于該響應(yīng)，選擇對(duì)應(yīng)于所述操作模式的的信號(hào)供存儲(chǔ)器裝置中的電路使用。
3.權(quán)利要求2的方法，其中，所述選擇的步驟包括檢測(cè)該電壓不存在，以提供電壓響應(yīng)作為所述響應(yīng)，在未檢測(cè)到該電壓不存在的情況 中該電壓響應(yīng)對(duì)應(yīng)于該響應(yīng)的補(bǔ)碼。
4.權(quán)利要求3的方法，其中，所述設(shè)置步驟還包括響應(yīng)于該響應(yīng)的補(bǔ)碼，將該電路的操作模式設(shè)置為另一種操作模式。
5.權(quán)利要求4的方法，其中，該存儲(chǔ)器裝置具有至少一個(gè)其它端口，并且所述設(shè)置的步 驟還包括在所述至少一個(gè)其它端口處接收包含信息的信號(hào)；并且響應(yīng)于所述響應(yīng)和所述響應(yīng)的補(bǔ)碼的其中一個(gè)，將所述至少一個(gè)其它端口配置為接收 包含在所述信號(hào)中的所述信息，該電路響應(yīng)于所述信息進(jìn)行操作。
6.權(quán)利要求5的方法，其中，所述接收步驟包括在至少一個(gè)其它端口處接收包含信息的所述信號(hào)，該信息對(duì)應(yīng)于控制信息和數(shù)據(jù)信息 中的至少一個(gè)。
7.權(quán)利要求1的方法，其中，將所述存儲(chǔ)器裝置上電包括檢測(cè)電源電壓是否達(dá)到預(yù)定 電平。
8.權(quán)利要求7的方法，其中，該電壓是電源電壓。
9.權(quán)利要求7的方法，其中，在所述電源電壓達(dá)到預(yù)定電平時(shí)檢測(cè)該端口的電壓.
10.權(quán)利要求7的方法，其中，該端口包括在第一操作模式中使用的而在第二操作模式 中不使用的現(xiàn)有端口。
11.權(quán)利要求10的方法，其中，當(dāng)電源電壓已經(jīng)達(dá)到預(yù)定電平時(shí)，將現(xiàn)有端口的低邏輯 電平鎖存。
12.權(quán)利要求11的方法，其中，在鎖存低邏輯電平之后，所述現(xiàn)有端口可以在高和低邏 輯電平之間切換。
13.權(quán)利要求1的方法，其中，所述端口在第一操作模式和第二操作模式中都不使用。
14.權(quán)利要求1的方法，其中，所述設(shè)置的步驟包括當(dāng)在該端口檢測(cè)到所述電壓時(shí)將模 式信號(hào)驅(qū)至第一邏輯電平，當(dāng)在該端口沒(méi)有檢測(cè)到所述電壓時(shí)將模式信號(hào)驅(qū)至第二邏輯電 平。
15.權(quán)利要求14的方法，其中，所述設(shè)置步驟包括響應(yīng)于模式信號(hào)的第一邏輯電平來(lái) 將存儲(chǔ)器裝置的控制和數(shù)據(jù)端口耦合到異步電路，并且響應(yīng)于該模式信號(hào)的第二邏輯電平 來(lái)將存儲(chǔ)器裝置的控制和數(shù)據(jù)端口耦合到同步電路。
16.權(quán)利要求15的方法，其中，所述設(shè)置步驟還包括響應(yīng)于模式信號(hào)的第一邏輯電 平，將電源電壓和同步電路斷開連接，并且響應(yīng)于模式信號(hào)的第二邏輯電平，將電源電壓和 異步電路斷開連接。
17.權(quán)利要求15的方法，其中，所述異步電路包括用于提供譯碼后的異步命令信號(hào)的 異步命令譯碼器，和用于提供譯碼后的同步命令信號(hào)的同步命令譯碼器。
18.權(quán)利要求17的方法，其中，所述設(shè)置步驟還包括響應(yīng)于所述模式信號(hào)，將譯碼后 的異步命令信號(hào)和譯碼后的同步命令信號(hào)的其中一個(gè)傳遞到控制邏輯。
19.權(quán)利要求18的方法，其中，所述譯碼后的異步命令信號(hào)和譯碼后的同步命令信號(hào) 是互相相同的。
20.一種可配置為在第一模式和第二模式中操作的存儲(chǔ)器裝置，包括用于接收對(duì)應(yīng)于第一模式的第一功能分配和對(duì)應(yīng)于第二模式的第二功能分配的其中 一個(gè)的端口；用于從至少一個(gè)所述端口接收命令并且可配置為用于在第一模式和第二模式之一中 譯碼該命令的接口和控制電路，該命令被譯碼來(lái)控制存儲(chǔ)器裝置的內(nèi)核電路；和連接到所述端口中一個(gè)所選端口的模式檢測(cè)器，用于配置接口和控制電路使其當(dāng)檢 測(cè)到電壓源時(shí)在第一模式中譯碼該命令，并且當(dāng)未檢測(cè)到電壓源時(shí)在第二模式中譯碼該命 令。
21.權(quán)利要求20的存儲(chǔ)器裝置，其中，所述接口和控制電路包括耦合到所述端口的同步電路，用于當(dāng)所述模式檢測(cè)器沒(méi)有檢測(cè)到電壓源時(shí)接收該命令 并且用于產(chǎn)生譯碼后的同步命令信號(hào)；耦合到所述端口的異步電路，用于當(dāng)所述模式檢測(cè)器檢測(cè)到電壓源時(shí)接收該命令并且 用于產(chǎn)生譯碼后的異步命令信號(hào)；響應(yīng)于譯碼后的異步命令信號(hào)和譯碼后的同步命令信號(hào)來(lái)產(chǎn)生相同的內(nèi)部控制信號(hào) 的控制邏輯；和響應(yīng)于檢測(cè)到的電壓源的狀態(tài)將譯碼后的異步命令信號(hào)和譯碼后的同步命令信號(hào)的 其中一個(gè)選擇性地傳遞到控制邏輯的選擇器。
22.權(quán)利要求21的存儲(chǔ)器裝置，其中，所述模式檢測(cè)器包括用于在電壓源已經(jīng)達(dá)到預(yù)定電平時(shí)提供狀態(tài)信號(hào)的電壓檢測(cè)器；和耦合到所選端口的模式邏輯，用于當(dāng)所選端口偏置到不同于電壓源的電壓電平時(shí)響應(yīng) 于該狀態(tài)信號(hào)將模式信號(hào)從第一邏輯電平驅(qū)至第二邏輯電平。
23.權(quán)利要求22的存儲(chǔ)器裝置，其中，所述同步電路包括同步命令譯碼器和耦合到每 一端口的同步緩存器，并且所述異步電路包括耦合到異步命令譯碼器和耦合到每一端口的 異步緩存器。
24.權(quán)利要求23的存儲(chǔ)器裝置，其中，所述第一功能分配和第二功能分配中具有相同 類型的每個(gè)端口具有用作所述同步緩存器和所述異步緩存器的公共緩存器，其中該類型是 輸入類型和輸出類型二者之一。
25.權(quán)利要求24的存儲(chǔ)器裝置，其中，所述接口和控制電路還包括用于響應(yīng)于模式信 號(hào)的第一邏輯電平通過(guò)同步緩存器將每一個(gè)端口選擇性地耦合到同步命令譯碼器，并且用 于響應(yīng)于模式信號(hào)的第二邏輯電平通過(guò)異步緩存器將每一個(gè)端口選擇性地耦合到異步命 令譯碼器的信號(hào)路徑切換器。
26.權(quán)利要求25的存儲(chǔ)器裝置，其中，所述接口和控制電路還包括響應(yīng)于模式信號(hào)的第二邏輯電平將電壓源與同步電路解耦合的第一功率開關(guān)，和響應(yīng)于模式信號(hào)的第一邏輯電平將電壓源和異步電路解耦合的第二功率開關(guān)。
27.權(quán)利要求22的存儲(chǔ)器裝置，其中，所述模式邏輯包括用于響應(yīng)于狀態(tài)信號(hào)維持模 式信號(hào)的第二邏輯電平的鎖存器。
28.權(quán)利要求20的存儲(chǔ)器裝置，其中，所選端口是在第一模式和第二模式之一的正常 操作期間所使用的功能端口。
29.權(quán)利要求20的存儲(chǔ)器裝置，其中，所選端口是在第一模式和第二模式二者的正常 操作期間均未使用的專用端口。
30.一種存儲(chǔ)器系統(tǒng)，包括存儲(chǔ)器控制器，用于提供具有第一信號(hào)功能分配和第二信號(hào)功能分配的控制信號(hào)；和多個(gè)存儲(chǔ)器裝置，其每一個(gè)被配置為用于響應(yīng)于在上電序列期間偏置到電源電壓的端 口來(lái)接收第一信號(hào)功能分配和第二信號(hào)功能分配之一，當(dāng)該端口在上電序列期間被偏置到 另一個(gè)電源電壓時(shí)所述多個(gè)存儲(chǔ)器裝置的每一個(gè)被配置為用于接收第一信號(hào)功能分配和 第二信號(hào)功能分配中的另一個(gè)。
31.權(quán)利要求30的系統(tǒng)，其中，所述端口是部分所述第一信號(hào)功能分配并且在第二功 能分配中不使用。
32.權(quán)利要求30的系統(tǒng)，其中，所述端口在第一信號(hào)功能分配和第二信號(hào)功能分配中 都不使用。
33.權(quán)利要求30的系統(tǒng)，其中，所述端口物理連接到電源電壓。
34.權(quán)利要求30的系統(tǒng)，其中，所述端口通過(guò)電路靜態(tài)保持在電源電壓。
全文摘要
本發(fā)明提供一種和異步操作以及同步串行操作可兼容的雙重功能存儲(chǔ)器裝置架構(gòu)。雙重功能存儲(chǔ)器裝置架構(gòu)包括具有兩個(gè)不同功能分配的一組物理端口。在存儲(chǔ)器裝置的物理端口和內(nèi)核電路之間耦合的是異步和同步輸入和輸出信號(hào)路徑或者電路。信號(hào)路徑包括耦合到該端口的共享或者專用緩存器、異步和同步命令譯碼器、切換器網(wǎng)絡(luò)和模式檢測(cè)器。模式檢測(cè)器根據(jù)端口確定雙重功能存儲(chǔ)器裝置的操作模式，并且提供合適的切換選擇信號(hào)。切換器網(wǎng)絡(luò)響應(yīng)于切換選擇信號(hào)將輸入或者輸出信號(hào)通過(guò)異步或者同步電路發(fā)送。合適的命令譯碼器解釋該輸入信號(hào)并且為命令控制邏輯提供用于初始化對(duì)應(yīng)操作的必要信號(hào)。
文檔編號(hào)G11C16/06GK101842846SQ200880114400
公開日2010年9月22日 申請(qǐng)日期2008年12月11日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者金鎮(zhèn)祺 申請(qǐng)人:莫塞德技術(shù)公司